【課題】マルチプロセッサシステムにおいて複数のプロセッサが動作すると、電力消費量が増加する。
【解決手段】マルチプロセッサシステムにおけるタスク共有方法を提供する。第１プロセッサの処理パイプラインに複数の命令を発行する（ステップ６００）。第２プロセッサが実行状態または待ち状態にあるかどうかを判定する（ステップ６０２）。第２プロセッサが待ち状態にあるとき、第２プロセッサのパイプラインの実行ステージに少なくとも１つの命令を転送し（ステップ６１２）、第２プロセッサのパイプラインの少なくとも１つの初期ステージをバイパスする（ステップ６１４）。 （もっと読む）

【課題】制御対象に対する高速、高精度、高安定な制御ができるコントローラ１を提供する。
【解決手段】コントローラ１は、ＤＳＰ部２とＣＰＵ部３とを搭載する。ＤＳＰ部２は、ＤＳＰ演算処理部11を接続するＤＳＰバス18を有する。ＣＰＵ部３は、ＣＰＵ信号処理部21、外部と通信する外部通信部22を接続するＣＰＵバス26を有する。ＤＳＰバス18とＣＰＵバス26とに接続した内部通信部４を通じて、ＤＳＰ演算処理部11とＣＰＵ信号処理部21とで通信する。内部通信部４は、ＤＰＲＡＭを有し、ＤＰＲＡＭを通じてＤＳＰ演算処理部11とＣＰＵ信号処理部21との通信方式を通信方向により異ならせる。ＤＳＰ演算処理部11の通信における処理待ち時間等の負荷を少なくし、ＤＳＰ演算処理部11の演算速度を向上させ、制御対象に対するより高速、高精度、高安定な制御ができる。
（もっと読む）

マルチプロセッサシステムまたはアレイに適した、ハードウェアメモリアーキテクチャまたは配列が提案される。本発明は、機能ユニット（計算ユニット）と、前記機能ユニットが（書き込み、および／または、読み出しのために）アクセスする、少なくとも１つのメモリ装置との間に、少なくとも１つのメモリキューを追加することである。
（もっと読む）

【課題】コマンド体系の異なる複数のＣＰＵで構成されたマルチプロセッサシステムにおいて、システムの処理能力の向上を図ること。
【解決手段】コマンド体系の異なる複数のスレーブプロセッサ３０と、ホストプロセッサ２０と含むプロセッサシステム１０である。複数のスレーブプロセッサがアクセス可能な共有メモリ４０は、アプリケーション領域単位で各スレーブプロセッサに割り当て可能に構成される。ホストプロセッサ２０は、スケジューリング処理部と、各スレーブプロセッサ３０に割り振ったプロセスに対応したアプリケーション領域を割り当てる共有メモリ割り当て処理部とを含む。スレーブプロセッサ３０は、ホストプロセッサ２０に割り当てられたアプリケーション領域に格納されたアプリケーションプログラムを、自己のコマンド体系に変換するコマンド変換処理部を含む。 （もっと読む）

【課題】複数のプロセスを高速に効率良く実行できる分散処理システム等を提供すること。
【解決手段】それぞれ少なくとも処理部とメモリ部と通信部とを有する２つ以上のプロセッシング・エレメント１００、２００が相互に接続された分散処理システムであって、第１の処理部１０２は、第１のメモリ部１０１の所定の領域へデータを格納し、または第１のメモリ部１０１の所定の領域に格納されているデータを読み出し、一方のプロセッシング・エレメント１００の第１の通信部１０３は、他方のプロセッシング・エレメント２００に対して第１のメモリ部１０１から読み出したデータを送信し、または他方のプロセッシング・エレメント２００から受信したデータを第１のメモリ部１０１へ格納することを特徴とする。 （もっと読む）

【課題】１つのＣＰＵにて非接触式インタフェースおよび接触式インタフェースを切り分けて制御する通信記録装置では両インタフェースの同時使用した場合、一方のインタフェース処理にＣＰＵを占有され、他方の通信制御が出来なくなる。よって、通信フレームロスにより、通信記憶装置システムが不安定になりうる問題がある。
【解決手段】接触式インタフェースおよび非接触式インタフェースのプロトコル制御するＣＰＵをインタフェース毎に設け、両インタフェースのデータの透過を実現するための前記ＣＰＵ間の調停手段と、前記ＣＰＵ間の同期性の向上のため、両ＣＰＵがインタフェースの入力信号と電源状況、対向するＣＰＵの動作状況を確認できる手段を設ける。 （もっと読む）

対称型マルチプロセッシング・フォルトトレラントコンピュータシステムは、対称型マルチプロセッシングコンピュータシステムにおいてメモリアクセスを制御する。これを行うために、仮想ページ構造が作成され、該仮想ページ構造は対称型マルチプロセッシングコンピュータシステム内のプロセッサに対して共有メモリへの物理ページアクセス権限を反映する。共有メモリへのアクセスは、仮想ページング構造内に反映された物理ページアクセス権限に基づいて制御されて、対称型マルチプロセッシングコンピュータシステム内のプロセッサ間で決定論的共有メモリアクセスを調整する。対称型マルチプロセッシング・フォルトトレラントコンピュータシステムは、複写又は連続再生を用いることができる。 （もっと読む）

【課題】複数のプロセッサコアを有する装置において、少ない消費電力で、より高速かつ効率的に処理を行うこと。
【解決手段】情報処理装置１は、ローカルメモリをそれぞれ備えたプロセッサコアが、デュアルポートメモリである共有メモリを介して直列に接続され、各プロセッサコア間では、共有メモリを介してデータの入出力を行う。そのため、複数のプロセッサコアが、データの入力時に、それぞれのデータ入力元である共有メモリに対し同時にアクセスできると共に、データの出力時に、それぞれのデータ出力先である共有メモリに対し、同時にアクセスできる。したがって、複数のプロセッサコアを有する装置において、少ない消費電力で、より高速かつ効率的に処理を行うことが可能となる。 （もっと読む）

【課題】本発明の目的は、入力ポート内の同一メモリのアクセス順序を守りながらクロスバ性能を向上させるマルチプロセッサシステムを提供することにある。
【解決手段】 複数の中央処理装置と複数の主記憶装置とを備えるマルチプロセッサシステムは、複数の出力部と、複数の入力ポートと、クロスバ部と、出力先情報比較部とを具備する。複数の出力部は、主記憶装置に内蔵されるメモリをアクセスする。複数の入力ポートは、中央処理装置と接続され、中央処理装置がメモリをアクセスするために発行するメモリアクセスリクエストを保持する複数の入力部を備える。クロスバ部は、メモリアクセスリクエストを複数の出力部のうち中央処理装置により指定される指定出力部に出力する。出力先情報比較部は、複数の入力ポートのうち第１入力ポートに保持されるメモリアクセスリクエストを、複数の入力ポートのうち未使用の入力部を有する第２入力ポートに移動させる。 （もっと読む）

【解決手段】この開示は弱順序処理システム及び弱順序処理システムにおいて強順序リクエストを強制する方法を説明する。処理システムは複数のメモリデバイスと複数のプロセッサを含む。バスインターコネクトは複数のプロセッサを複数のメモリデバイスに接続するように構成される。バスインターコネクトは、更に、開始プロセッサからターゲットメモリデバイスへの強順序メモリアクセスリクエストのための順序制約を強制することを、該開始プロセッサからアクセス可能な他のメモリデバイスであって且つ該開始プロセッサからの未実行のメモリアクセスリクエストを一つも持たないことを前記バスインターコネクトが確認できるものを除いたメモリデバイスの各々に対してメモリバリアを送信することによって、行う。 （もっと読む）

【課題】データアクセスの処理に対する高速化が求められている。
【解決手段】まず管理プロセッサ１０２Ｂは、一以上のプログラムを実行するためにローカルメモリ１０４Ａへのデータ転送を起動する起動デバイス１１６からの要求を受け付ける。ローカルメモリ１０４Ａは、共有メモリと通信することのできる複数の並列プロセッサの１つと連動する。ローカルメモリ１０４Ａへのデータ転送が遂行されると、ローカルメモリ１０４Ａへのデータ転送が完了したことを示す同期信号が生成される。 （もっと読む）

【課題】コンピュータシステム上の異なるパーティション中で複数のオペレーティングシステム（ＯＳ）を動作させ、各々が共用メモリを介して相互に通信可能にすること
【解決手段】各パーティションに構成できる複数の処理モジュールとメインメモリ（ＭＭ）を含む。各パーティションは別々のＯＳの制御下で動作する。少なくとも１つの共用メモリ・ウインドウ（ＭＷ）がＭＭ内に規定され、複数のパーティションがそこへの共用アクセス権を有する。各パーティションには排他メモリウインドウ（ＭＷ）も割り当てる。異なるパーティション上で実行するプログラムコードにより、各パーティションは共用ＭＷを介して相互通信可能である。各パーティション中のプロセッサの物理アドレス空間を各パーティションの各排他ＭＷにマッピングする手段も提供され、各パーティションの排他ＭＷはそこで実行する各ＯＳにはすべて同じベース・アドレスで開始するように見える。 （もっと読む）

【課題】 本発明は、排他制御に必要な処理時間が短いマルチプロセッサシステムを提供することを目的とする。
【解決手段】 マルチプロセッサシステムは、複数のプロセッサと、複数のプロセッサに共通に結合される共有バスと、共有バスに結合され複数のプロセッサにより共有されるリソースと、複数のプロセッサに共通に結合されリソースの排他的使用のためのロック／ロック解除を示すロックフラグを有する排他制御機構を含み、複数のプロセッサの各々は排他制御機構に結合される特殊用途レジスタ・インターフェースを含み、特殊用途レジスタ・インターフェースを介した特殊用途レジスタアクセスによりロックフラグにアクセスするよう構成されることを特徴とする。 （もっと読む）

【課題】プロセッサ数に関わらず、スケーラビリティに優れ、なおかつプロセッサ間通信にかかる処理時間を短縮することができるマルチプロセッサシステムを提供する。
【解決手段】送信側のプロセッサモジュールでは、プロセッサが通信バッファプールからバッファを確保して通信データをライトした後、バッファのアドレス情報をヘッダにライトする。受信側のプロセッサモジュールでは、キャッシュコントローラが、ヘッダが書き換えられたことを検出して、ヘッダに格納されたアドレス情報に対応するバッファに格納されている通信データをリードし、アドレス情報を新たなキャッシュタグに格納するとともに、通信データをキャッシュブロックに格納した後、プロセッサに割込みをかける。そして、割込みを受けたプロセッサが、キャッシュブロックに格納されている通信データをリードする。 （もっと読む）

分散メモリ型において、単一命令により種々のメモリに記憶された配列中の要素を入出力し、処理と通信を統合する。隣接するＰＭＭ１２の間には、一方から他方にパケットを伝達する第１のパケット伝送路１４、および、他方から一方にパケットを伝達する第２のパケット伝送路１６を備える。各ＰＭＭは、各々が項目と当該項目に属する項目値とを含むレコードの配列として表される表形式データを表現するための、特定の項目に属する項目値に対応した項目値番号の順に当該項目値が格納されている値リスト、および、一意的な順序集合配列の順に、当該項目値番号を指示するためのポインタ値が格納されたポインタ配列からなる情報ブロックを保持し、各メモリにて保持された情報ブロックの集合体により、グローバルな情報ブロックが形成される。
（もっと読む）

【課題】各処理部間でのデータ通信時におけるデータ保証の冗長性を排したマルチプロセッサシステムを提供する。
【解決手段】ネットワーク処理部１０１とリアルタイム処理部２０１間のデータ通信時には、送信側のネットワーク処理部１０１から受信側のリアルタイム処理部２０１への送信完了の割り込み信号出力動作および受信側のリアルタイム処理部２０１による送信完了の割り込み入力検知動作によってのみ共有メモリの排他制御を行い、ＴＣＰ／ＩＰプロトコルスタックソフトウェア２１３によってのみデータ化けとデータ喪失に対するデータ保証を実行する。 （もっと読む）

【課題】 シングルポートＳＲＡＭを可能とすることによりコスト削減を図ることができる共有メモリアクセス制御装置を提供すること。
【解決手段】 共有されるシングルポートメモリ２１と、 このシングルポートメモリにアクセスするメインＣＰＵ２２と、シングルポートメモリ２１にアクセスするサブＣＰＵ２３とを具備し、サブＣＰＵ２３は、メインＣＰＵがシングルポートメモリ２１にアクセスを終了してから所定時間を計数するタイマ２３ｍと、このタイマ２３ｍにより所定時間が計数されるとシングルポートメモリに対するバス権を自己に設定してシングルポートメモリにアクセスし、このアクセスが終了するとバス権をメインＣＰＵ２２に戻す制御手段を具備したことを特徴とする。 （もっと読む）

【課題】 排他を行わない共有メモリ使用方法を提供する。
【解決手段】 インタフェースメモリ１２において、ネットワークコントロール部１１がデータ書込みし、ホストマイコンがデータ読出す記憶領域である共有データバンク領域２１を２データバンク構成とし、バンク管理情報２２により管理する。バンク管理情報２２は、ネットワークに接続された各局毎に１bit割り当てられ、bit０の場合はデータバンクＡがホスト向け、bit１の場合はデータバンクＢがホスト向けであることを意味し、ネットワークコントロール部１１はホスト向けではないデータバンクにデータを書き込み、ホストマイコン１３はホスト向けのデータバンクからデータを読み出す。送信データバンク領域についても略同様である。 （もっと読む）

【課題】 並列処理時の共有メモリへのアクセス数を減少させたマルチプロセッサシステムを提供する。
【解決手段】 サブプロセッサユニット２０，３０から共通にアクセス可能なローカルコントローラ３００を設置し、ローカルコントローラ３００に、並列処理における個々の処理のステータス情報を記憶するフラグレジスタ３１０を備える。サブプロセッサユニット２０，３０は、ローカルコントローラ３００からステータス情報を読み取りつつ、並列処理を実行する。 （もっと読む）

【課題】フェイルオーバ後の複数の計算機の負荷を均一にすることを目的とし、さらに、リソースの競合を防ぐ。
【解決手段】クラスタ１００内の各ノード１〜４の負荷を取得し、取得した負荷に基づいて複数のノード１〜４のいずれかに障害が発生したときの引き継ぎ情報を予め作成し、複数のノードで共有する共有ストレージ装置６に格納しておく。複数のノード１〜４は相互に稼動状態を監視し、障害の発生を検知したときには、障害が発生したノードを除くクラスタ１００内の各ノード１〜４が、共有ストレージ装置６から引き継ぎ情報を読み込んで、障害のパターンと引き継ぎ情報に基づいて障害が発生したノードの処理を引き継ぐ。 （もっと読む）