【課題】外部から書き込みを行うデータサイズによって、不揮発メモリの書き込み先を切り替えるとき、書き込み先が決定された後の書き込みデータの転送に要する時間を削減し、高速な書き込みを可能な不揮発性メモリの書き込み方法を提供する。
【解決手段】 独立して書き込み可能な複数の物理ページを有する不揮発性メモリ（１０４；１０６）にデータの書き込みを行う書き込み方法であって、不揮発性メモリ（１０４：１０６；１０９）に書き込みデータを転送するデータ転送ステップ（Ｓ２０４）と、データ転送ステップ（Ｓ２０４）の実行の後に不揮発性メモリ（１０４；１０６）に対して書き込み先の物理ページのアドレスを指定する第１の書き込みアドレス指定ステップ（Ｓ２０７）とを備える。 （もっと読む）

【課題】メモリコントローラ内の制御メモリを削減する不揮発性メモリを提供すると共に、該不揮発性メモリへの読み書き制御を行うメモリコントローラと、該不揮発性メモリを備えた不揮発性記憶装置及び不揮発性記憶システムを提供すること。
【解決手段】不揮発性メモリ２０のメモリセルアレイ２１を複数のバンクに分割して、メモリセルアレイ２１内に制御メモリ領域をアロケートする。さらに、不揮発性メモリ２０とメモリコントローラ１０をアドレス線とデータ線と制御線によって接続する。ここでアドレス線を用いて、バンク選択アドレスと、バンク内アドレスとをそれぞれ互いに異なる期間に入力する。アドレス制御回路３３は入力されたバンク選択アドレスとバンク内アドレスとを結合して、メモリセルアレイ２１内の任意の位置を指定するメモリセルアレイアドレスを形成する。 （もっと読む）

【課題】アクセス時ごとに要求される信頼性を満たしつつ、その範囲内で実現できる最高の性能を出すことを可能とする不揮発性半導体記憶装置およびメモリシステムを提供する。
【解決手段】コントローラ３は、一方の入出力部（フラッシュ制御部）３１が不揮発性メモリユニット２に接続され、他方の入出力部３２がホストインタフェースを介してホスト装置４に接続されている。コントローラ３は、アクセスの信頼性と性能との複数通りのトレードオフ事項の中から所望のトレードオフ事項を選択し、選択したトレードオフ事項に応じたアクセス制御を行う。コントローラ３は、選択できるトレードオフ事項として、たとえばデータの書き込み時の管理情報格納頻度を採用し、選択した管理情報格納頻度に応じたアクセス制御を行う。 （もっと読む）

【課題】 速い応答時間を保証できる優先順位によるフラッシュメモリの演算処理装置及び方法を提供する。
【解決手段】 第１演算実行に所要される演算実行時間を算出する時間算出部、第１演算実行途中に第１演算より高い優先順位を有する第２演算実行要請がある場合、算出された演算実行時間に基づいて第１演算実行完了時までの残余時間を算出する残余時間算出部、及び算出された残余時間及び第１演算を中止するために所要される演算中止時間とを比べて、比較結果によって第１演算の中止如何を決定する演算処理部とを含む。 （もっと読む）

【課題】揮発性メモリを介してホストと記憶媒体との間でのデータのリード／ライトを制御する記憶媒体コントローラに対し、Ｔ１３に準拠する不揮発性メモリを、ピン数の増加やサイズの増大を伴うことなく、付設することを課題とする。
【解決手段】インタフェース制御機能部１０をさらに導入する。該機能部１０は、揮発性メモリ（ＳＤＲＡＭ）４と互換性を有するインタフェース制御を行う、不揮発性メモリ（フラッシュメモリ）８に対する不揮発性メモリ制御機能を、前記コントローラ２内の揮発性メモリ制御部６を介してサポートするように構成する。 （もっと読む）

【課題】４値の多値メモリセルのデータを読み出す場合、データがどの値なのかを見極めるために２回の判断を要する。このため、メモリセルの読み出し時間を要する。
【解決手段】本発明のメモリシステム１は、多値メモリセルアレイを有するメモリ装置２と、メモリ装置２を制御するコントローラ３と、物理的に同一のメモリセルに対して２回目以降の書込みシーケンスが実施されたかどうかを示す第２ページへの書込み有無情報Ｆ２を記憶する書込み有無情報記憶部４とを備え、コントローラ３は、書込み有無情報記憶部４の書込み有無情報Ｆ２に従ってメモリ装置２に対する動作シーケンスを変更する。第１ページのデータを読み出す際、第２ページへの書込み有無情報Ｆ２が書き込み無しを示しているとき（Ｆ２＝０）、１回の判断で読み出すことが可能となる。この結果、読み出し時間を短縮することが可能となる。 （もっと読む）

【課題】マルチプロセッサシステムにおいて、スヌープ等を用いずにデータのコヒーレンシを維持するため、データの送信側が、メモリにデータが書き込まれるのに要する時間だけ待って受信側プロセッサコアに書き込み済みメッセージを送信するとシステムの処理能力の低下を招く。
【解決手段】第１のプロセッサコアは、第１のバス接続部に対し、第２のプロセッサコアへの送信データのメモリへの書き込み要求を送信した後に、書き込み済みメッセージの第２のプロセッサコアへの送信要求を送信し、第１のバス接続部は、書き込み要求に応じてメモリインタフェース部に書き込み要求を送信し、その後、送信要求に応じて、メモリインタフェース部に応答要求を送信し、第１のバス接続部は、メモリインタフェース部から所定の応答を受信した場合に、書き込み済みメッセージを第２のプロセッサコアに対して送信するマルチプロセッサシステム。 （もっと読む）

【課題】複数の読み出しモードに対応できるメモリシステムを提供すること。
【解決手段】不揮発性半導体メモリ１１と、不揮発性半導体メモリ１１を制御するコントローラ１２とを備え、コントローラ１２は、不揮発性半導体メモリ１１を、第１読み出しモードで使用するか、及び第１読み出しモードよりもアクセス間隔が短い第２読み出しモードで使用するかのいずれかを選択する。 （もっと読む）

【課題】 フラッシュメモリについて、書き換え回数を低減させる。
【解決手段】 半導体記憶回路を形成した半導体装置を複数搭載し、この半導体装置にデータを保存する半導体記憶装置において、前記半導体記憶回路を形成した半導体装置として、第１の半導体装置と、第２の半導体装置とを有し、前記第１の半導体装置の記憶回路は、前記第２の半導体装置の記憶回路と比較して、ブロックサイズが小さく書き換え耐性が高い。 （もっと読む）

様々な符号化、圧縮、暗号化、またはその他のデータ変換アルゴリズムから生じる格納データ量の変化に、変換済みデータの個別単位を個別に識別することにより、およびフラッシュメモリ等のメモリシステムの格納ブロックの中でそのような単位を物理的に連続して格納することにより対処する。格納されるデータは、メモリシステム外部のホストシステムからまたはメモリシステムの中のプロセッサで実行するアプリケーションから到来する。
（もっと読む）

【課題】電源電圧投入時からの所定期間において、ソフトウェアが介在することなく、不揮発性メモリからデータを読み出すことが可能となるメモリ制御回路を提供することを目的とする。
【解決手段】複数のアドレスを有する不揮発性メモリと、不揮発性メモリの複数のアドレスを順次アクセスするアドレスカウンタと、不揮発性メモリの複数のアドレスからデータを読み出す読み出し回路と、電源電圧の投入を検出する検出回路と、電源電圧の投入を示す検出回路の検出結果に基づいて、一定時間の計時を開始する計時回路と、計時回路が一定時間を計時する間のみ、アドレスカウンタ、不揮発性メモリ、読み出し回路の動作を許可する制御回路と、を備えたことを特徴とする。 （もっと読む）

【課題】 メモリカードの種類に係わらず、常に最適なアクセス管理を行えるデータ処理装置を提供する。
【解決手段】 ＣＰＵ２１は、メモリカードコントローラ２２を介してインターフェース２３を制御することにより、そのインターフェース２３がアクセス可能なメモリカード１０にアクセスする。そのメモリカード１０のブロックサイズは、記憶装置２５に格納されたプログラム３０を実行して認識する。その認識は、メモリカード１０に１度に書き込ませるデータのサイズを順次、変更しながら、その書き込みに要する時間をタイマ２６で計時することにより、計時した時間の変化を基に行う。 （もっと読む）

【課題】 フラッシュメモリ書換えに要する時間の短縮化を図ること。
【解決手段】 フラッシュメモリ１０１に書き込まれているデータとＲＡＭ１０４上に格納された書換えデータをバイト単位で読み出して比較するデータ比較器１０２と、比較結果によりフラッシュメモリ１０１の消去、書換えを制御する書換え回路１０５とを備える。データ比較器１０２ではフラッシュメモリ１０１に書き込まれているデータとＲＡＭ１０４上に格納している書換えデータを比較し、比較結果が一致した場合はフラッシュメモリ１０１の書換えは行わない。また、書換え回路１０５は、比較結果が一致しない場合でも、フラッシュメモリのデータが消去状態のとき、消去処理を行わずＲＡＭ１０４上の書換えデータの書換えのみ行う。書換えデータが消去状態のデータと同じ場合、消去のみを行い、データの書換え処理は行わないように制御する。
（もっと読む）

【課題】 メモリカードにおける書き込み処理時間を短縮し、該メモリカードの性能を向上させる。
【解決手段】 メモリカード１に設けられた不揮発性半導体メモリ３ａ，３ｂには、ホスト機器から指定された論理アドレスから、不揮発性半導体メモリの物理アドレスへの変換を管理するアドレス変換テーブルがそれぞれ格納されている。不揮発性半導体メモリ３ａに格納されたアドレス変換テーブルは、不揮発性半導体メモリ３ｂの情報であり、不揮発性半導体メモリ３ｂに格納されたアドレス変換テーブルは、不揮発性半導体メモリ３ａの情報である。たとえば、不揮発性半導体メモリ３ａに書き込みを行う場合、コントローラ４は、不揮発性半導体メモリ３ａへの書き込みを行いながら、不揮発性半導体メモリ３ｂに格納されたアドレス変換テーブルの更新処理を行い、メモリカード１の書き込み処理時間を短縮する。 （もっと読む）

不揮発性メモリアレイにおいて、消去済みブロックの不足が生じる前に行われる再生操作のスケジューリングは、制限時間の超過を招く長期間の再生を回避する。メモリコントローラは、メモリアレイに記憶されるデータに関する情報をもとに、プログラムされ得る追加のホストデータと遂行される再生操作とを推定し、メモリが満杯になるまで書き込み操作の合間に再生操作が均一に分散するようにスケジュールを組む。
（もっと読む）

【課題】 不揮発性記憶装置の書込み消去によってデータ処理のリアルタイム性を損なわず、不揮発性記憶装置に対する特性評価などを詳細に行うことを可能にする。
【解決手段】 半導体集積回路（１）は、書込み及び消去可能な不揮発性メモリモジュール（４，５）とＣＰＵ（２）とを有する。不揮発性メモリモジュールはローカルＣＰＵ（１２）を備える。不揮発性メモリモジュールに対する書込み及び消去制御をＣＰＵの逐次命令実行によって可能にする第１動作モードと、ＣＰＵから発行されたコマンドに応答するローカルＣＰＵの逐次命令実行によって書込み及び消去制御を可能にする第２動作モードとを有する。不揮発性メモリモジュールに対する書込み及び消去をその制御プログラムに従って実行するから、試作評価、実動作の双方において柔軟な制御が可能になる。ローカルＣＰＵの処理中にＣＰＵはその他の処理を実行可能であり、リアルタイム性の維持が可能になる。 （もっと読む）

【課題】 本発明は、コマンドセットの仕様が異なる多品種のフラッシュメモリを制御できるメモリコントローラ、及び当該メモリコントローラを備えるフラッシュメモリシステムを提供することを目的とする。
【解決手段】 フラッシュメモリを制御するための処理の手順を定義する一連の命令であるコマンドセットを取得し、取得したコマンドセットを記憶装置に格納する。そして、フラッシュメモリを記憶媒体として利用するホストシステムからの命令に応じて、前記記憶装置に保持されているコマンドセットを用いて前記フラッシュメモリを制御する。 （もっと読む）

【課題】 新規なフラッシュメモリに対応可能なメモリコントローラ、当該メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法を提供することを目的とする。
【解決手段】 フラッシュメモリから当該フラッシュメモリの品種を特定するための品種識別情報を取得し、読み出し専用の第１のデバイス情報記憶手段に当該品種識別情報に対応するデバイス情報が格納されているか否かを判別する。格納されていないと判別した場合、書き換え可能な第２のデバイス情報記憶手段に当該品種識別情報に対応するデバイス情報が格納されているか否かを判別する。第１又は第２のデバイス情報記憶手段に、当該品種識別情報に対応するデバイス情報が格納されていると判別した場合、当該デバイス情報を取得し、当該デバイス情報を前記フラッシュメモリにアクセスするためのインターフェース手段に設定する。 （もっと読む）

【課題】 不揮発性メモリの書き込み途上における電源遮断による異常を容易に外部に知らせる。
【解決手段】 不揮発性メモリを制御するコントローラは、外部から与えられた論理アドレスに対応する物理アドレスが割り当てられていないとき、当該論理アドレスに対応する第１の物理アドレスの割り当てを行なう。そして第１の物理アドレスの初期化済み単位メモリ領域(ＢＬＫ０)に論理アドレス情報(ＬＡ０)とその世代情報(ＧＲ０)を格納する。この後コントローラは、当該論理アドレスに対応する第２の物理アドレスの割り当てを行ない、第２の物理アドレスの初期化済み単位メモリ領域(ＢＬＫ１)に論理アドレス情報(ＬＡ０)と一世代更新したその世代情報(ＧＲ１)とデータ情報(ＤＡＴ０)を書き込む。書き込み途中での電源遮断により異常のある論理アドレスに対する読出しを行なったとき、読出しデータが全て初期状態とされることによって異常を検出させる。 （もっと読む）

【課題】
フラッシュメモリのデータ書き換えに要する時間を短縮すると共に、フラッシュメモリの書き換えエリア、すなわち電気的消去処理を行うエリアを制御し、フラッシュメモリの劣化を最低限のエリアとすることにより、フラッシュメモリの寿命を延ばすことができるフラッシュメモリ制御方法及び制御装置を提供する。
【解決手段】
フラッシュメモリのメモリブロックをフラッシュメモリ分割設定手段により複数のデータブロックに分割し、分割されたデータブロック単位でデータの読み出し、書き込みを制御する。 （もっと読む）