【課題】ＰＣの利用状況に適した電力制御を行える情報処理装置を提供する。
【解決手段】情報処理装置本体の稼働中のアプリを監視するアプリ監視手段と、情報処理装置本体の電力状況を監視する状況監視手段と、電力状況を記憶する記憶手段と、情報処理装置本体の動作状況及び電力状況に基づいて情報処理装置本体のハードウエアリソースの消費電力量の制限量を制御する制御手段と、を備えた。 （もっと読む）

【課題】複数の周辺回路を備えたプロセッサ、半導体集積回路装置及びプロセッサシステムの処理能力を低下させることなく、消費電流を低減するプロセッサ、半導体集積回路装置及びプロセッサシステムを提供する。
【解決手段】プロセッサコア２と、プロセッサコア２からの命令に応答して所定の処理を実行する周辺回路３−１，３−２とを備えるプロセッサ７において、各周辺回路３−１，３−２は、プロセッサコア２からの命令に基づいて第１の全処理サイクル数を算出する算出部１００と、比較部３００からの分周比に基づいて、クロック信号を分周して出力するクロック発生部４００と、第１の全処理サイクル数を、他の周辺回路の算出部１００によって算出される上記他の周辺回路の第２の全処理サイクル数と比較して、当該比較結果に基づいて、当該周辺回路の処理終了時刻が上記他の周辺回路の処理終了時刻に近づくように上記分周比を発生する比較部３００とを備えて構成される。 （もっと読む）

【課題】低消費電力と低コストの両立を図りながら、マルチプロセッサの消費電力を低減できるマイクロプロセッサ、電子制御ユニット及び電源制御方法を提供すること。
【解決手段】 Ｎ個のプロセッサ１９と、複数のグループに分けられたＮ個のプロセッサに、グループ毎に共通の電源電圧を供給する電源回路１７と、グループ毎に共通のクロック周波数のクロックを供給する、電源回路と対のクロック生成回路１８と、プロセッサの負荷に基づき、グループ毎に電源電圧とクロック周波数を制御する制御回路１４と、を有し、電源回路１７の数の合計がＮ個より小さいＭ個であり、電源回路１７の数の合計又はクロック生成回路１８の数の合計が、Ｎ個より小さいＭ個である、ことを特徴とするマイクロプロセッサ１００又はチップセット１００を提供する。 （もっと読む）

【課題】クロック線上における消費電力を効果的に抑えることが可能な集積回路を設計する集積回路設計装置を提供する。
【解決手段】開示の装置は、消費電力算出手段と、消費電力比較手段と、クロックツリー生成手段とを備える。消費電力算出手段は、クロック線上における、クロックゲーティングセルをクロックソース側及びクロックシンク側に配置した場合の第１及び第２の消費電力を算出する。クロックツリー生成手段は、第１及び第２の消費電力の比較により、消費電力が小さいと判定された方の配置の仕方で、クロックゲーティングセルをクロック線上に配置する。ここで、消費電力算出手段は、クロックゲーティングセルのイネーブル率と、クロック線上における消費電力のダイナミック電力成分とスタティック電力成分との比率と、に基づいて、第１及び第２の消費電力を算出する。 （もっと読む）

【課題】低消費電流で動作する構成が求められている。
【解決手段】入力データが入力されると、前記入力データに応じて起動要求信号を出力するデータ入力部と、前記起動要求信号に応じて起動し、クロック信号を生成する発振器と、前記データ入力部からの前記起動要求信号を前記発振器に出力し、起動後に生成される前記発振器からのクロック信号を、前記データ入力部の動作クロック信号である第１のクロック信号と、第２のクロック信号として供給するクロック信号供給制御部と、前記第２のクロック信号を動作クロックとして動作し、その動作時に前記入力データに応じた処理を行うＣＰＵと、を有するマイクロコントローラ。 （もっと読む）

【課題】 データ処理システムの消費電力をきめ細かく制御する。
【解決手段】 複数のマスターの各々は、データの転送要求とともにデータの転送速度を示すスピードグレード信号を出力する。調停回路は、複数のマスターからの転送要求およびスピードグレード信号を調停する。クロックイネーブル生成回路は、調停回路により調停されたスピードグレード信号に応じて、有効期間の比率が異なるクロックイネーブル信号を生成する。スレーブは、クロックイネーブル信号が有効なときにクロック信号を受けて動作し、調停回路により調停された転送要求に応じてデータを転送する。これにより、スレーブを動作させるクロック信号の周波数を転送要求毎に変更でき、スレーブの電力のきめ細かな制御を容易に実施できる。 （もっと読む）

【課題】複数の回路ブロック全体のピーク消費電流を軽減しつつ、複数の回路ブロック全体のリセットを適切に行える仕組を提供すること。
【解決手段】複数の回路ブロックＡ２〜Ｄ５に対してクロックを供給するクロック供給装置１は、複数の回路ブロックＡ２〜Ｄ５の通常動作時には、複数の回路ブロックＡ２〜Ｄ５に、所定のアクティブエッジ位相を持つクロック信号を供給し、複数の回路ブロックＡ２〜Ｄ５のリセット動作時には、複数の回路ブロックＡ２〜Ｄ５のそれぞれに、異なるアクティブエッジ位相を持つクロック信号を供給する。 （もっと読む）

【課題】細かな時間調整を行うことで、ＣＰＵセービングの復帰時間を短縮する無線通信端末装置及びそのセービング復帰制御方式を提供する。
【解決手段】ＣＰＵ１０は外部デバイス３０ａにセービング要求を通知し（Ｓ１００）、外部デバイス３０ａは、割り込み出力待ち設定レジスタ３１に割り込み出力待ち時間を設定する（Ｓ２００）。ＣＰＵ１０は、クロック安定時間設定レジスタ１１にクロック安定時間を設定し（Ｓ３００）、ＣＰＵセービングに移行する。外部デバイス３０ａが起動要求信号を入力し（Ｓ４００）、外部クロック水晶発振子４０に「オン」信号を出力し（Ｓ５００）、外部クロック水晶発振子４０は外部クロックをＣＰＵ１０に出力する（Ｓ６００）。外部デバイス３０ａは、割り込み出力待ち時間の経過後にＣＰＵ１０に割り込み通知を出力する（Ｓ７００）。ＣＰＵ１０は、クロック安定時間が経過した後に動作を再開する。 （もっと読む）

【課題】コンピュータシステムにおいて、待機状態の機能実行部（回路ブロック）の消費電力と、その機能実行部が処理したデータを記憶する、ＣＰＵに内蔵された揮発性記憶部の消費電力とを低減する省電力処理装置、および、その省電力処理装置によって実現される消費電力を低減する画像処理システムを提供する。
【解決手段】省電力処理装置は、制御部に制御されて、ジョブデータに対して所定の処理を実行する機能実行部と、機能実行部が処理したデータを記憶する揮発性記憶部と、前記機能実行部と前記揮発性記憶部との双方に電力を供給する供給先限定電源部とを備え、制御部は、ジョブデータが入力されなかったときに、複製記憶機能部を制御して、揮発性記憶部に記憶されたデータを、不揮発性記憶部に記憶させて、供給先限定電源部の電力供給機能を停止させる。 （もっと読む）

【課題】消費電力をより低減した車載用制御装置を提供する。
【解決手段】発信回路１５は、制御回路１０に動作クロック信号Ｃ１を供給するとともに、通信ドライバ１３にも動作クロック信号Ｃ１を供給し、電源回路１２から供給される動作電源電圧ＶＤＤによって動作する。電源回路１２に接続される電源線ＰＬにはスイッチ素子としてＰＮＰトランジスタ１１が介挿されており、ＰＮＰトランジスタ１１がオフすることにより、動作電源電圧ＶＤＤの供給が遮断され、発信回路１５は動作を停止する。この、ＰＮＰトランジスタ１１のオン／オフはラッチ回路１６によって制御される。 （もっと読む）

【課題】入力されたクロック信号に同期してデータ処理を実行するデータ処理回路に対して、高周波クロック信号の入力を制御することにより出力時以外の消費電力及びノイズ発生の増大を抑制する制御装置を提供する。
【解決手段】制御装置は、データ処理用のクロック信号を出力する第１のクロック出力手段１２１０と、データ処理用のクロック信号よりも周波数の低い待機用のクロック信号を出力する第２のクロック出力手段１２２０と、データ処理用のクロック信号と待機用のクロック信号とを切替て、データ処理回路へ出力する切替部１２３０とを備える。制御装置の制御部１１１０、１２５０または１２９０は、データ処理回路でデータ処理を実行する期間中にデータ処理用のクロック信号を出力するように切替部１２３０を制御すると共に、データ処理回路がデータ処理をしていない期間中に待機用のクロック信号を出力するように切替部１２３０を制御する。 （もっと読む）

【課題】ＩＥＥＥ８０２．３ａｚの規格も考慮して、大きな節電効果を得ること。
【解決手段】画像形成装置１は、ＰＨＹ９１と、ＭＡＣ９２と、ＭＡＣに接続され、受信した画像形成用データに基づいて画像形成に関する処理を行うＣＰＵ９３と、ＭＡＣがＰＨＹから画像形成用データを受信する際の受信クロックの供給を制御する通信クロック制御部９５と、ＣＰＵの処理クロックのクロック周波数を制御する処理クロック制御部９４と、を備え、ＩＥＥＥ８０２．３ａｚの規格に基づき、ＰＨＹとハブとの間で通信が所定時間行われなかった場合に、ＰＨＹは受信クロックを停止させることを知らせるＬＰＩ情報をＭＡＣに送信した後、受信クロックを停止させ、処理クロック制御部は、ＭＡＣがＰＨＹからＬＰＩ情報を受信した場合に、処理クロックを停止させる。 （もっと読む）

【課題】 多機能機の省電力化を実現すること。
【解決手段】 多機能機は、メインＣＰＵ３６と、サブＣＰＵ３８と、ＬＣＤ１８と、第１及び第２ＬＥＤ２０，２２とを備える。第１及び第２ＬＥＤ２０，２２は、スピード、リンク、及び、アクティビティを示す。処理状態７０及び待機状態７２では、第１及び第２ＬＥＤ２０，２２が出力可能状態にされる。ＬＣＤ１８の光源が消灯状態であるＬスリープ状態７４では、第１及び第２ＬＥＤ２０，２２が出力不可状態にされる。メインＣＰＵ３６に対するクロック供給が停止されている状態であるＤスリープ状態７６では、第１及び第２ＬＥＤ２０，２２が出力不可状態にされる。 （もっと読む）

【課題】時間計測に誤差が生じることを抑制することができるマイクロコンピュータを提供することを目的とする。
【解決手段】クロックセレクタ１０から、クロック切り換え信号が切り換わると、クロック切り換え信号が切り換わった後から第１クロック信号または第２クロック信号と同じ信号である補正クロック信号を１パルス分出力させた後、切り換わった後のクロック信号を出力させ、セレクタ６０〜８０から、第１クロック信号が加算器９０に入力されるときには第１クロック用インクリメント値を示す信号を加算器９０に入力させ、第２クロック信号が加算器９０に入力されるときには第２クロック用インクリメント値を示す信号を加算器９０に入力させ、補正クロック信号が加算器９０に入力されるときには補正期間に対応するインクリメント値を示す信号を加算器９０に入力させる。 （もっと読む）

【課題】ホスト装置からの要求性能に応じて消費電力を変化させることができるメモリシステムを提供すること。
【解決手段】ホスト装置２００からの書き込みデータを夫々記憶する、夫々個別にリード／ライトされる並列動作要素１ａ〜１ｄを備えるメモリ１と、複数の並列動作要素１ａ〜１ｄに対してリード／ライトを同時実行する制御部４と、ホスト装置２００からの要求性能を計測する要求性能計測部６と、を備え、制御部４は、要求性能計測部６が計測した要求性能に基づいて並列動作要素１ａ〜１ｄのリード／ライトの同時実行数を変化させる。 （もっと読む）

【課題】誤って全てのＣＰＵの内部クロックを停止させることなく、一部のＣＰＵの内部クロックのみを停止させて、消費電力を適切に抑制することができる、堅牢性のある省電力マルチＣＰＵシステム及び画像形成装置を提供することを目的とする。
【解決手段】クロック信号を受け付けて動作する複数のＣＰＵ１０，１１と、各ＣＰＵにより制御され、当該ＣＰＵ以外の他のＣＰＵに対するクロック信号の供給及び当該供給の遮断を行う信号供給制御部１２〜１５と、各ＣＰＵに対するクロック信号の供給を監視して、各ＣＰＵに対するクロック信号の供給の全てが遮断されているか否かを判断する監視部１６と、監視部１６により、各ＣＰＵに対するクロック信号の供給の全てが遮断されていると判断されたときには、信号供給制御部１２〜１５により、各ＣＰＵのうちいずれかのＣＰＵに対するクロック信号の供給を再開する遮断解除制御部１７と、を備える。 （もっと読む）

【課題】通信応答性能を向上させたマイクロコンピュータを提供する。
【解決手段】送信部４０と、ウェイクアップ要因を検出したときにウェイクアップ通知を出力する検出部５０と、検出部５０からのウェイクアップ通知をトリガとして時間計測を開始し、所定の応答時間経過後に、応答時間経過通知を出力するタイマ６０と、を備え、ＣＰＵ３０は、検出部５０から出力されるウェイクアップ通知を入力したときに、ウェイクアップ作動を開始し、タイマ６０から出力される応答時間経過通知を入力したときに、送信部４０に対する送信指令の送信を開始し、送信部４０は、タイマ６０から応答時間経過通知があった後、所定時間経過するまではサブ発振器２０からのクロック信号により作動し、応答時間経過通知があった後、サブ発振器２０が発振するクロック信号の１フレーム分の時間経過後はメイン発振器１０からのクロック信号により作動するマイクロコンピュータ１。 （もっと読む）

【課題】実際の処理状況に応じて消費電力の低減をより効率的に図ることができる電子制御装置を提供する。
【解決手段】電源部４を、演算回路８及び描画回路９，表示回路１０，ビデオキャプチャ回路１１に対して個別に電源を供給可能とし、且つ夫々に供給する電源電圧を個別に設定可能に構成する。またクロック供給部４を個別にクロック信号を供給可能とし、且つ夫々に供給するクロック信号の周波数を個別に設定可能に構成する。外部より与えられる制御条件により決定される各回路８〜１１の処理状態に応じて、電源ＯＮ／ＯＦＦ制御部１５，電源電圧制御部１６は、各回路８〜１１に対する電源の供給を停止させるか、又は電源電圧を変化させるように電源部４を制御し、周波数制御部１７は各回路８〜１１に対するクロック信号の周波数を変化させるようにクロック供給部５を制御する。 （もっと読む）

【課題】半導体集積回路において、スタンバイモードからの復帰時間を短くでき、スタンバイモードからの復帰のための不揮発性メモリなどの付加的な回路は不要で余分なコストが発生しないという利点を維持したまま、スタンバイモードにおける電源電圧をさらに下げることでリーク電流を抑えた低消費電力動作を実現する。
【解決手段】半導体集積回路１００において、複数の内部回路のうちの主要なコア回路の動作モードを、通常動作モードとスタンバイモードとの間で切り替えるモード切替回路１０８と、該モード切替回路に該スタンバイモードを解除するよう指示するスタンバイ解除要因検出回路１０７とを備え、該モード切替回路１０８及び該スタンバイ解除要因検出回路１０７を、該スタンバイモードでのスタンバイ電圧により該システムクロックとは非同期で動作するよう構成した。 （もっと読む）