【課題】クロック信号のスペクトラムを拡散することによって電磁放射ノイズを低減する半導体集積回路装置において、規模が小さくシンプルで確実に動作する回路構成を用いて、デッドロックや誤動作から確実に復帰する。
【解決手段】この装置は、基準クロック信号に基づいて多相クロック信号を出力する遅延回路と、多相クロック信号の内の１つを選択信号に従って選択することにより変調クロック信号を生成する選択回路と、変調クロック信号の生成が停止したときにリセット信号を出力するクロック停止検出回路と、リセット信号によってリセットされ、変調クロック信号に含まれているパルスの数をカウントすることにより、周期的にタイミング信号を生成するタイミング信号生成回路と、タイミング信号に応答して、変調クロック信号の周波数を所定の変調周期において増減させるように選択信号を生成する制御回路とを具備する。 （もっと読む）

【課題】占有面積や定常位相誤差の増大、並びに、クロックが安定するまでに長時間を要することなく、スペクトラム拡散クロックを生成してＥＭＩ対策を図る。
【解決手段】基準信号ＣＫ１を受け取って、立ち上がりエッジの傾き、または、立ち下がりエッジの傾き、または、立ち上がりエッジおよび立ち下がりエッジの傾きを、周期的に変化させた第１信号ＣＫ２を生成する第１回路４と、前記第１信号を受け取って、周期的に周波数が変化するクロックを生成する第２回路５と、を有する。 （もっと読む）

【課題】複数の回路間で伝送路を介して第１クロックを伝送し、それぞれの回路で第１クロックを分周あるいは逓倍した第２クロックを用いる電子機器において、第１クロックと第２クロックとの伝送路でのクロストークを防止する。
【解決手段】リセット信号に基づいて動作を開始し、第１クロックを分周／逓倍して第２クロックを生成する第１分周／逓倍回路を備えた第１回路と、伝送路を介して入力したリセット信号に基づいて動作を開始し、伝送路を介して入力した第１クロックを分周／逓倍して第２クロックを生成する第２分周／逓倍回路を備えた第２回路と、を含むことを特徴とする電子機器。 （もっと読む）

【課題】 残ピークノイズを低減させることができるとともに、ジッターの増大を防止することのできるスペクトラム拡散クロックジェネレータを提供する。
【解決手段】 実施形態のスペクトラム拡散クロックジェネレータは、チャージポンプ回路１が、出力電流量が設定に応じて変化する可変電流源を有し、位相比較器１４により検出された位相差に応じた期間、ＶＣＯ１１へ印加する電圧を制御するためのチャージ電流を出力する。 （もっと読む）

【課題】電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【解決手段】タイミングコントローラＩＣ４００が含む出力インターフェース回路４２０＿１は、出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４とを有している。出力バッファ４２２は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる差動信号を出力する。減衰部４２４は、１対のローパスフィルタ４２５Ａおよび４２５Ｂを有している。ローパスフィルタ４２５Ａおよび４２５Ｂにより高周波成分がそれぞれ減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、それぞれ伝送線路６１０Ａおよび６１０Ｂに与えられる。 （もっと読む）

【課題】複数の接続部に動作クロックを出力すると、それぞれのクロックの立ち上がり及び立ち下がりにより生じる電磁波の周りへの影響が大きい。
【解決手段】電子機器は、信号の授受する動作クロックの周波数が同じ複数の外部機器が接続される複数の接続部と、複数の接続部に対して互いに位相をずらした動作クロックを出力するクロック出力部とを備える。クロック出力部は、複数の接続部のうちの２つに対して互いに逆位相の動作クロックを出力する。 （もっと読む）

【課題】ロックアップタイムを短くすることのできるクロック発生回路を提供する。
【解決手段】クロック発生回路１は、基準クロックＲＣＬＫに基づいて、周波数を変調させた変調クロックＳＣＬＫを発生するスペクトラム拡散クロック発生回路１０と、基準クロックＲＣＬＫと変調クロックＳＣＬＫとの位相の一致を検出したときにＨレベルのロック信号ＬＯＣＫを出力する位相比較器２０とを含む。また、クロック発生回路１は、Ｈレベルのロック信号ＬＯＣＫが出力されるまでは基準クロックＲＣＬＫを出力クロックＣＬＫとして選択し、Ｈレベルのロック信号の出力に応答して変調クロックＳＣＬＫを選択するセレクタ５０を含む。 （もっと読む）

【課題】小規模な回路で、クロックノイズが小さなクロック信号を生成可能なクロック生成回路を提供する。
【解決手段】クロック生成回路は、第１の電流生成回路と、第１の電圧生成回路と、第１の比較回路と、第２の電流生成回路と、第２の電圧生成回路と、第２の比較回路と、クロック出力回路と、制御回路と、を備える。クロック出力回路は、第１および第２の比較結果が変化するタイミングに同期して位相が変化するクロック信号を生成する。制御回路は、前記クロック信号に同期して乱数を生成し、この乱数に応じて、第１の電流、第２の電流、第１の閾値および第２の閾値電圧のうち、少なくとも１つを可変制御する。 （もっと読む）

【課題】 高価格化及び実効転送速度の低下を招くことなく、機器間の情報通信において、要輻射（ＥＭＩ）を低減することができるアダプタを提供する。
【解決手段】 カードアダプタは、ボード、該ボードの一端近傍に設けられたカードエッジコネクタ３１５、該ボード上に実装された２つのトランシーバソケット（３１２Ａ、３１２Ｂ）、変換素子３１７、及び４つのコネクタなどを有している。そして、変換素子３１７は、カードエッジコネクタ３１５と２つのトランシーバソケット（３１２Ａ、３１２Ｂ）との間を電気的に接続する複数の配線パターンの途中に設けられ、該複数の配線パターンのクロックドメインを、クロックがスペクトラム拡散クロックであるクロックドメインと、クロックが非スペクトラム拡散クロックであるクロックドメインとに分割している。 （もっと読む）

【課題】各コアの動作周波数を時系列で適切に変動させることで、放射ノイズ等の問題点を少なくとも部分的に解決すること。
【解決手段】 本発明は、複数のコアを搭載したマルチコアプロセッサ１，２であって、複数のコアＡ，Ｂ，Ｃは、同一の周期Ｔで周期的に周波数が変動する動作クロックで動作するように構成され、コアの動作クロックの周波数の変動位相が、前記複数のコア間でずらされることを特徴とする。好ましくは、各コアの動作クロックの周波数の変動位相は、時間Ｔ／Ｎ（Ｎはコア数）に相当する位相ずつずらされる。好ましくは、コアの動作クロックの周波数の変動態様は、複数のコア間で、変動位相が異なる以外は同一である。 （もっと読む）

【課題】
クロック配線からのクロストークを抑制できるクロック送受信回路を提供する。
【解決手段】
クロックを送信し送信した前記クロックを受信するクロック送受信回路において，入力クロックを入力し擬似乱数ビット列に基づく第１のクロックを生成する擬似乱数ビット列生成ユニットと，第１のクロックと入力クロックとを入力し排他的論理演算を行い第２のクロックを生成する送信側排他的論理演算器とを有する送信ユニットと，送信ユニットが生成する前記第１，第２のクロックを伝播する第１，第２のクロック配線と，第１，第２のクロック配線を伝播してきた第１，第２のクロックを入力し排他的論理演算を行い出力クロックを生成する受信側排他的論理演算器を有する受信ユニットとを有する。 （もっと読む）

【課題】必要なときにのみクロックアップすることにより、画像メモリからの画像データの読出しを阻害することなく、画像メモリへの画像データの書込みを確実に行うとともに、コストダウンを図ることのできる技術を提供する。
【解決手段】画像データ書込要求信号と画像データ読出要求信号との受付けが重複したときにのみ、ＲＡＭ制御部７６５は、高速モードの高クロックを生成するように、クロック切換部７６４に対してクロック切換信号を出力するため、必要なときにのみクロックを切換えてクロックアップすることにより、ＶＲＡＭ７６６からの画像データの読出しを阻害することなく、ＶＲＡＭ７６６への画像データの書込みを確実に行うことができる。また、必要なときのみクロックアップすることで、放射電磁波などを低減できるとともに省電力を図ることができるためコストダウンを図ることができる。 （もっと読む）

【課題】放射ノイズの発生を抑制することができる通信制御装置を提供する。
【解決手段】通信制御装置１００のマスター制御部８は、クロック信号を発生させる発振器５と、複数のスレーブ用通信制御部３ａ，３ｂ・・・３ｘの各通信データ量に応じて、発振器５により発生したクロック信号の周波数を変調し、変調した変調クロック信号を対応するスレーブ用通信制御部３ａ，３ｂ・・・３ｘのそれぞれに送信するクロック信号変調部とを有する。 （もっと読む）

【課題】絶縁素子及びその他の信号伝送系から発生する高周波放射ノイズを抑制することができる計測ユニットとこの計測ユニットを備えたユニット着脱型計測器とを得る。
【解決手段】本発明の計測ユニットは、計測回路が、アナログ信号を第１のクロック信号・サンプリングクロックの同期信号に基づきデジタル信号にする信号変換手段と、前記サンプリングクロックの同期信号と同じ周期を有し且つ各周期が少なくとも１つのクロックパルスを有している第２のクロック信号を、前記第１のクロック信号から生成するクロック信号生成手段と、絶縁素子を介して前記デジタル信号及び前記第２のクロック信号が入力され、前記第２のクロック信号を前記第１のクロック信号と同じ周波数に復調し、この第２のクロック信号に基づいて、前記デジタル信号にデジタル処理をさらに施すデジタル信号処理手段とを備えているものである。 （もっと読む）

【課題】動作モードによって周波数変調を行うか行わないかを選択することによって受信側の負荷を低減することができる半導体集積回路を提供すること。
【解決手段】半導体集積回路１は、２以上の内部回路（ビデオデコーダ１１、ＣＰＵ１２など）と、所定の周波数のクロックを発生するＰＬＬ３１と、周波数を変調させたクロックを発生するＳＳＣＧ ＰＬＬ３２と、内部回路にＰＬＬ３１からのクロックか、ＳＳＣＧ ＰＬＬ３２からのクロックのいずれかを選択して内部回路に入力するセレクタ２１とを有する。 （もっと読む）

【課題】クロックの停止時及び再開時にクロックを比較的短時間に制御するクロック制御回路を提供する。
【解決手段】クロック停止信号を信号入力端子から入力し、クロック入力を反転クロック端子から入力する第１のＤタイプフリップフロップ回路と、前記クロック停止信号を信号入力端子から入力し、前記クロック入力を非反転クロック端子から入力する第２のＤタイプフリップフロップ回路と、前記クロック入力と前記第１のＤタイプフリップフロップの非反転出力との論理積をとる第１の論理積ゲートと、前記クロック停止信号と前記第２のＤタイプフリップフロップの非反転出力との論理積をとる第２の論理積ゲートと、前記第１の論理積ゲートの出力を入力端子から入力し、前記第２の論理積ゲートの出力を駆動能力の制御信号として入力する駆動能力可変クロックバッファと、を備える。 （もっと読む）

【課題】クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。
【解決手段】本発明のクロック信号発生装置は、単一の周波数成分からなる第１クロック信号を出力する信号発生部と、上記第１クロック信号の振幅値内に設定された複数の閾値と上記第１クロック信号の瞬時値とをウインドコンパレータによって比較して第１クロック信号の位相を判別し、この位相角度に対応して信号の立ち上がり又は立ち下がりを決定して第２クロック信号を形成する位相角度検出部と、を備える。 （もっと読む）

【課題】システムクロックを発生することなく、チューナの設定データを制御する。
【解決手段】Ｉ２Ｃ制御部３０は、ＣＰＵからのアドレスデータに応じてゲート回路３６およびクロック発生器２４の動作についての設定データをレジスタ３４に記憶する。アナログＴＶの場合には、ゲート回路３６を開き、クロック発生器２４の動作を停止する。これによって、ＣＰＵからの設定データをチューナに供給する。 （もっと読む）

【課題】低コストで電流ピークを効果的に抑制することができる半導体装置を得る。
【解決手段】ステップＳＴ１において、モジュールＡ２１とモジュールＢ２２とのクロック位相を一致させた後、ステップＳＴ２において、モジュールＡ２１からモジュールＢ２２にデータ転送を行う。その後、ステップＳＴ３において、モジュールＡ２１のクロックＣＬＫＡとモジュールＢ２２のクロックＣＬＫＢとのクロック位相差を所定の大きさに設定した後、ステップＳＴ４において、モジュールＡ２１とモジュールＢ２２とがそれぞれ独立に所定の演算処理を行う。そして、ステップＳＴ５において、モジュールＡ２１のクロックＣＬＫＡとＣＰＵ２５のクロックＣＬＫＰとの位相を一致させた後、ステップＳＴ６においてモジュールＡ２１の演算結果をＣＰＵ２５で読み取る。 （もっと読む）

【課題】 集積回路の電源から放出されるノイズを効率良く低減することができる集積回路電源ノイズ低減方法および集積回路電源ノイズ低減システムを提供すること。
【解決手段】 トランジスタが作動するときの貫通電流によって発生するＩＣ１の電源ノイズを低減する集積回路電源ノイズ低減方法において、前記ＩＣ１のベースクロックに対して一定周期単位で位相を遅らせたディレイクロックを複数生成するクロック分散手順と、前記複数のディレイクロックにより動作する回路ブロックを複数の回路ブロック１１，１２，１３，１４に分割する回路ブロック分割手順と、各回路ブロック１１，１２，１３，１４により生成された位相のずれたノイズ波形と電源ノイズ波形を干渉させて電源ノイズを低減する電源ノイズ低減手順と、を有する。 （もっと読む）