【課題】セル面積の小さい不揮発性プログラマブルスイッチを提供する。
【解決手段】第１配線に接続される第１端子と第２配線に接続される第２端子と第３配線に接続される第３端子とを有する第１不揮発性メモリトランジスタと、第４配線に接続される第４端子と第２配線に接続される第５端子と第３配線に接続される第６端子とを有する第２不揮発性メモリトランジスタと、第２配線にゲート電極が接続されたパストランジスタと、を備え、第１および第４配線が第１電源に接続され、第３配線が第１電源の電圧よりも高い電圧に接続されるときに第１不揮発性メモリトランジスタの閾値電圧が増加し、第２不揮発性メモリトランジスタの閾値電圧が低下し、第１および第４配線が第１電源に接続され、第３配線が第１電源の電圧よりも低い電圧に接続されるときに第１不揮発性メモリトランジスタの閾値電圧が低下し、第２不揮発性メモリトランジスタの閾値電圧が増加する。 （もっと読む）

【課題】フローティングゲートへの電荷の蓄積と消去を容易に行え、またフローティングゲートの電荷を消去する場合にメモリセルの閾値を容易に制御できる、不揮発性半導体メモリ素子を提供する。
【解決手段】フローティングゲートへの電荷の蓄積時に、フローティングゲートとドレイン（またはソース）間に電圧を印加し、バンド・バンド間によるホットエレクトロンを半導体基板中に発生させ、フローティングゲートに電荷を注入する。また、フローティングゲートの電荷の消去時には、フローティングゲートとドレイン（またはソース）間に電圧を印加し、バンド・バンド間によるホットホールを発生させ、該ホットホールにより蓄積された電荷を消去する。また、フローティングゲートの電荷の消去時には、メモリセルのコントロールゲートとソース間の閾値が所望の値になるように制御しながら、電荷を消去する。 （もっと読む）

【課題】読出速度が速い半導体記憶装置を提供する。
【解決手段】フラッシュメモリ３は、選択ビット線ＢＬをプリチャージするプリチャージ回路４５と、定電流源５０と、電流検知型のセンスアンプ２３と、選択ビット線ＢＬがメモリアレイＭＡ２に属する場合は、選択ビット線ＢＬおよび定電流源５０をそれぞれセンスアンプ２３の入力ノードＬＢＴ，ＬＢＢに接続し、選択ビット線ＢＬがメモリアレイＭＡ３に属する場合は、選択ビット線ＢＬおよび定電流源５０を入力ノードＬＢＢ，ＬＢＴに接続する切換回路ＳＷＴ２，ＳＷＢ２，ＳＷとを含む。したがって、ビット線ＢＬのプリチャージとデータ読出を並列に実行できる。 （もっと読む）

【課題】不揮発性半導体記憶装置においてリーク電流を抑制し読み出し動作を正確に実行する。
【解決手段】この不揮発性半導体記憶装置は、１導電型の半導体層と、第１方向に並ぶように前記第１半導体層上に形成される複数の第２導電型のウエルを有する。この複数のウエルの各々に、メモリブロックが配列される。複数のメモリブロックは、それぞれ複数のメモリセル及び選択トランジスタを直列接続してなる複数のＮＡＮＤセルユニットを配列してなる。複数のワード線が、１つのメモリブロック中の複数のＮＡＮＤセルユニットに共通に接続される。複数のビット線は、第１方向に延びて複数のメモリブロックに存在するＮＡＮＤセルユニットの一端に接続される。ソース線は、ＮＡＮＤセルユニットの他端に接続される。ウエルドライバは、第１電圧、又は第１電圧よりも大きい第２電圧を選択的に複数の前記ウエルの各々に与える制御を行う。 （もっと読む）

【課題】ＭＯＳ構造を有する各メモリセルにおいて信頼性が高い２ビットのデータの記憶が容易な半導体記憶装置およびデータ書込み方法を提供する。
【解決手段】ＭＯＳ構造を有するメモリセル１０は、ゲート電極１３の第１半導体領域１２_１側に設けられた第１記憶部１４_１と、ゲート電極１３の第２半導体領域１２_２側に設けられた第２記憶部１４_２とを有する。第１記憶部１４_１に電子を保持させる第１電荷移動ステップと、第２記憶部１４_２に電子を保持させる第２電荷移動ステップとを交互に行うことで、第１記憶部１４_１および第２記憶部１４_２の双方に所定量の電子を保持させる。 （もっと読む）

【課題】動作信頼性を向上出来る半導体記憶装置を提供すること。
【解決手段】実施形態の半導体記憶装置１は、メモリセルアレイ１０と、ビット線ＢＬと、ソース線ＳＬと、センス回路１３とを備える。メモリセルアレイ１０は、半導体基板４０上に積層されたメモリセルＭＴが直列接続されたメモリストリング１６を有する。ビット線ＢＬは、いずれかのメモリストリング１６に接続され、データを転送可能である。ソース線ＳＬは、いずれかのメモリストリング１６に接続され、データの読み出し時において、ビット線ＢＬから読み出し電流が流れ込む。センス回路１３は、ビット線ＢＬに接続され、読み出しデータをセンスする。センス回路１３の動作タイミングは、ソース線ＳＬに流れる電流に基づいて決定される。 （もっと読む）

【課題】容量素子が占有する回路面積の増大を抑制する。
【解決手段】メモリストリングは、複数の第１導電層、メモリゲート絶縁層、及び半導体層を有する。複数の第１導電層は、半導体基板に対して実質的に垂直方向に所定ピッチをもって配列され、メモリトランジスタのゲートとして機能する。半導体層は、複数の第１導電層と共にメモリゲート絶縁層を一方の側面で挟み、半導体基板に対して実質的に垂直方向に延び、メモリトランジスタのボディとして機能する。第１キャパシタは、複数の第２導電層を有する。複数の第２導電層は、半導体基板に対して実質的に垂直方向に所定ピッチをもって配列され、第１キャパシタの電極として機能する。制御回路は、複数の第１導電層に印加される電圧に応じて、複数の第２導電層の各々に印加する電圧を制御し、これにより第１キャパシタの容量を変化させる。 （もっと読む）

【課題】電荷捕獲型の場合であっても高速にプログラムすることが可能な不揮発性メモリを備えた半導体装置を提供する。
【解決手段】半導体装置において、メモリアレイは、行列状に配列され、各々が閾値電圧のレベル変化によってデータを記憶する複数のメモリセルＭＣ０，ＭＣ１を含む。ベリファイ回路５０は、プログラム対象のメモリセルに対して複数回実行されるプログラム動作ごとに、閾値電圧がプログラムベリファイ電圧に到達したか否かを判定する。電流調整回路５２は、プログラム対象の複数のメモリセルのうち、ベリファイ回路５０によって閾値電圧がプログラムベリファイ電圧に達していないと判定されたメモリセルには第１の電流値のプログラム電流を流し、閾値電圧がプログラムベリファイ電圧に達したと判定されたメモリセルには第１の電流値よりも小さい第２の電流値のプログラム電流を流す。 （もっと読む）

【課題】
誘電体電荷トラップメモリの動作速度及び／又は耐久性を向上させる技術を提供する。
【解決手段】
メモリデバイスは、ワードライン及びビットラインを含む誘電体電荷トラップ構造メモリセルのアレイを含む。該アレイに、読み出し、プログラム及び消去の動作を制御するように構成された制御回路が結合される。コントローラは、該アレイのメモリセル内の誘電体電荷トラップ構造を熱アニールする支援回路を備えるように構成される。熱アニールのための熱を誘起するために、ワードラインドライバ及び前記ワードライン終端回路を用いて、ワードラインに電流を誘起することができる。熱アニールは、サイクルダメージからの回復のために、通常動作とインターリーブされて適用されることが可能である。また、熱アニールは、消去のようなミッション機能中に適用されることもでき、それにより該機能の性能を向上させ得る。 （もっと読む）

【課題】
実施形態は、メモリセルの信頼性を向上可能な半導体記憶装置を提供する。
【解決手段】
本実施形態の半導体記憶装置によれば、複数のメモリセルを有するメモリセルアレイと、前記メモリセルのデータを消去する場合において、消去後に第１データを書き込む予定のメモリセルの第１閾値分布を、消去後に第２データを書き込む予定のメモリセルの第２閾値分布より低くする制御回路とを備え、前記第１データを有するメモリセルの閾値分布は、前記第２データを有するメモリセルの閾値分布より低いことを特徴とする。 （もっと読む）

【課題】
実施形態は、動作効率の低減を防止可能なメモリシステムを提供する。
【解決手段】
本実施形態のメモリシステムによれば、半導体チップの内部温度とアクセス可否とを対応づけたデータを保持する第１記憶部と、前記半導体チップの内部温度を計測する温度計測部と、前記データから、計測された内部温度に対応するアクセス可否を算出し、アクセス可の半導体チップに対して、シーケンスを実行し、アクセス否の半導体チップに対して、シーケンスを実行しない制御部とを備えることを特徴とする。 （もっと読む）

【課題】メモリセルの閾値分布をより狭くしつつ、迅速にデータ書き込み終了させる半導体記憶装置を提供すること。
【解決手段】データを保持可能なメモリセルＭＣが形成されたアレイ１と、回数に応じた書込電圧ＶＰＧＭ及びベリファイ電圧ＶＣＧＲを生成し、閾値電圧が前記回数に応じた前記ベリファイ電圧よりも下に位置するメモリセルに前記書き込みとして第１電圧を生成し、前記ベリファイ電圧よりも上に位置する前記メモリセルに前記書込電圧として第１電圧よりも小さな第２電圧を前記メモリセルに転送する電圧発生回路６と、前記電圧発生回路に前記ベリファイ電圧を前記メモリセルに転送させ、閾値分布が所定電圧にまで達するメモリセルの数が半数以上に達した時点で書き込み動作を終了させる制御部７とを具備し、前記制御部は、前記書き込みを少なくとも２回行う。 （もっと読む）

【課題】消去動作を的確に実行する。
【解決手段】
制御回路は、データ消去動作を実行する場合において、ドレイン側選択トランジスタ及びソース側選択トランジスタの少なくとも一方においてホールを発生させて柱状半導体層に供給して少なくとも第１電圧まで上昇させる。そして、複数のワード線のうちの第１のワード線に対し、第１電圧よりも小さい電圧を第１の期間の間印加する一方、第１のワード線とは別の第２のワード線に対し、第１電圧よりも小さい電圧を第１の期間とは異なる第２の期間の間印加する。 （もっと読む）

【目的】迅速に且つ精度良く書込データに対応した所定量の電荷をメモリセルの電荷蓄積部に蓄積させることが可能な半導体不揮発性メモリ及びデータ書き込み方法を提供することを目的とする
【構成】書込データに対応した書込電圧をメモリセルのドレイン領域又はソース領域に印加することにより、このメモリセルに形成されている電荷蓄積部に電荷を注入するにあたり、電荷蓄積部に蓄積された電荷量の増加に応じて書込電圧を低減する。 （もっと読む）

【課題】メモリセルに保持されたデータの信頼性を向上させる。
【解決手段】
書き込み動作を実行する場合に、書き込み対象の第１のメモリセルに正の複数通りの閾値電圧分布を与える第１の書き込み動作が実行される一方、第１のメモリセルに隣接する第２のメモリセルに対し、第２のメモリセルに書き込むべきデータの有無に拘わらず、正の複数通りの閾値電圧分布のうち最も低い閾値電圧分布である第１閾値電圧分布を与える第２の書き込み動作が実行される。第１のメモリセルにおいて所望の閾値電圧分布が得られたか否かを検証し（第１の書き込みベリファイ動作）、さらに第２のメモリセルにおいて第１閾値電圧分布又はこれより電圧レベルの大きい閾値電圧分布が得られたか否かを検証する（第２の書き込みベリファイ動作）。制御回路は、第１の書き込みベリファイ動作及び前記第２の書き込みベリファイ動作の結果を通知する。 （もっと読む）

【課題】電荷の蓄積を制御することによりメモリセルを消去するフラッシュＥＥＰＲＯＭの消去方法を提供する。
【解決手段】フラッシュメモリの消去方法は、Ｆ/Ｎトンネリング期間において、ウェル電極と第二半導体領域に対し正極性の第一電圧バイアスを印加し、且つコントロールゲート電極に対し負極性の第二電圧バイアスを印加するステップと、Ｆ/Ｎトンネリング期間のあとのトラップ減少期間において、ウェル電極と第二半導体領域に対し正極性の第三電圧バイアスを印加し、且つコントロールゲート電極に対し第一ゼロ電圧バイアスを印加するステップと、トラップ減少期間のあとのトラップアシストトンネリング期間において、コントロールゲート電極に対し負極性の第四電圧バイアスを印加し、且つウェル電極と第二半導体領域に対し第二ゼロ電圧バイアスを印加するステップと、を有する。 （もっと読む）

【課題】 センスアンプの故障とメモリーセルの故障とを区別できる信頼性の高い故障診断を行う不揮発性記憶装置等を提供する。
【解決手段】 不揮発性記憶装置１であって、テストデータを含む第１のデータ群を、１ビット毎に記憶する第１のメモリーセルで構成される第１のブロック１０−１と、第１のデータ群の各データを相補するデータから成る第２のデータ群を１ビット毎に記憶する第２のメモリーセルで構成される第２のブロック１０−２と、２つの入力信号の差に基づく出力値を生成する少なくとも１つの差動センスアンプ３０−１〜３０−Ｎと、差動センスアンプからの値を用いて故障診断を行う診断回路４０と、制御回路９０と、を含み、制御回路は、テストデータとその相補データに基づく信号を差動センスアンプの入力信号とし、診断回路が差動センスアンプの故障診断を実行するように制御する。 （もっと読む）

【課題】高い読出し精度が得られるデータの書き込みを行う不揮発性半導体メモリ装置を提供する。
【解決手段】書き込み前に、メモリセル各々のドレイン側及びソース側の電荷蓄積部に各々対応してドレイン端子とソース端子との間に流れる電流値を第１初期電流値及び第２初期電流値として測定する第１電流測定ステップと、メモリセル毎に第１初期電流値と第２初期電流値とを大小比較する比較ステップと、第１初期電流値が第２初期電流値より大であるという比較ステップの比較結果が得られたとき第１初期電流値に対応したソース側の電荷蓄積部に電荷を注入して第１初期電流値を第２初期電流値に近づける第１電荷注入ステップと、第２初期電流値が第１初期電流値より大であるという比較ステップの比較結果が得られたとき第２初期電流値に対応したドレイン側の電荷蓄積部に電荷を注入して第２初期電流値を第１初期電流値に近づける第２電荷注入ステップと、を備える。 （もっと読む）

【課題】半導体記憶装置のメモリセルの参照セルとなる副記憶領域の読出し電流の変動を抑制して、メモリセルの読出し電流の判定時における誤判定を低減することができる半導体記憶装置へのデータの書込み方法及び半導体記憶装置を提供する。
【解決手段】メモリセルの第１不純物領域及び第２不純物領域に印加される電圧の大小関係が互いに異なる２つのデータ書込みステップによってメモリセルにデータの書込みをなす。 （もっと読む）

【課題】 より簡易な構成でかつ高精度に無電源期間のデータ保持状態をモニタすることができる不揮発性記憶装置を提供する。
【解決手段】 不揮発性記憶装置１を、データ記憶部２と、参照メモリセル部３と、状態検出部４と、制御回路部５とを備える構成とし、各部の構成及び機能を次のようにする。参照メモリセル部３は、非動作期間のデータ保持状態を検出するための参照メモリセル３ａを含む。状態検出部４は、参照メモリセル３ａの状態を検出する。そして、制御回路部５は、状態検出部４での検出結果に基づいて、非動作期間のデータ保持状態を特定する。 （もっと読む）