【課題】電源遮断時に不揮発性メモリへの誤書込の可能性を低減する。
【解決手段】不揮発性メモリ４は、外部から第１および第２の書換可能信号ＦＨＶＥＤ，ＦＧＶＥＩを受ける。第１の書換可能信号ＦＨＶＥＤは、ラッチ回路３０Ｄを介してデータ領域１０Ｄに設けられた第１の電圧供給制御部２０Ｄに与えられる。第１の電圧供給制御部２０Ｄは、第１の書換可能信号ＦＨＶＥＤが活性化状態の場合に、内部電源回路（昇圧回路）１１で生成された高電圧をデータ領域１０Ｄのメモリアレイ４０Ｄに供給する。第２の書換可能信号ＦＧＶＥＩは、ラッチ回路３０Ｉを介して第２の電圧供給制御部２０Ｉに与えられる。第２の電圧供給制御部２０Ｉは、第２の書換可能信号ＦＨＶＥＩが活性化状態の場合に、内部電源回路（昇圧回路）１１で生成された高電圧をコード領域１０Ｉのメモリアレイ４０Ｉに供給する。 （もっと読む）

【課題】メモリセルのデータ値の如何にかかわらずメモリセルのリーク不良を検出することができるような構成の不揮発性半導体メモリ及びそのリーク不良検出方法を提供する。
【解決手段】
通常モード及びテストモードのいずれか１を選択し、当該通常モードのときには通常モード電圧を選択ワード線へ供給し且つ当該テストモードのときには当該通常モード電圧よりも低いテストモード電圧を選択ワード線へ供給する不揮発性半導体メモリ。
かかる不揮発性半導体メモリにおいて、テストモード選択をなすことによってそのリーク電流を検出する。 （もっと読む）

【課題】ワード線電圧の立上げ時間を速くして読出し動作の高速化を図ることができ、しかも十分なマージンを持って読出し動作が可能となり、レイアウト面積の増大を招くこともない不揮発性半導体記憶装置の読出し方法を提供すること。
【解決手段】ワード線に所定レベルの電圧を供給して読出しを行う不揮発性半導体記憶装置の読出し方法において、前記所定レベルより高い電圧をワード線に供給してワード線電圧を立上げた後、前記所定レベルの電圧をワード線に供給して、該レベルにワード線電圧を設定し、読出しを行う。 （もっと読む）

【課題】共有されたストリング／グラウンド選択ライン構造を有するＮＡＮＤ型フラッシュメモリ装置を提供する。
【解決手段】本発明によると、ストリング方向に隣接したストリング／グラウンド選択トランジスタがバッティングコンタクトを共有するように、隣接したメモリブロックのストリング／グラウンド選択ラインは、電気的に連結されている。このような構造においては、ワードライン方向へのレイアウト面積は、減少するバッティングコンタクト数に比例して減少する。 （もっと読む）

【課題】読み出し動作時において、単位セルの高抵抗性に起因する誤動作を防止し、これにより、読み出し動作の信頼性を向上させることのできる不揮発性メモリ装置を提供すること。
【解決手段】本発明は、単位セル１１０と、該単位セル１１０からデータを感知する感知手段１２０と、入力電圧を可変させ、可変した読み出し電圧を単位セル１１０に供給する読み出し電圧可変手段１３０と、を備える不揮発性メモリ装置を提供する。 （もっと読む）

【課題】従来の電子機器においては、使用者が自己で注意を払ってデータ保護を行わなければならないという課題があった。
【解決手段】本発明の不揮発性半導体記憶装置は、ＥＥＰＲＯＭで構成する未確定データ格納メモリ領域に記憶したデータを、所定の時間が経過した後に、１回だけデータ書き込みを行うことができるメモリ素子で構成する確定データ格納メモリ領域に置き換える。このような構成にすることにより、使用者が意識することなく、確定データを保護することができる。 （もっと読む）

不揮発性記憶システムは、ワードラインごとの制御が要求される複数の非選択ワードラインのための独立制御可能なドライバを、限定数有することで、ワードライン数よりも少ないワードラインドライバを備える。また、不揮発性記憶システムでは、その他のワードラインは共通ソースへ接続される。
（もっと読む）

不揮発性メモリのメモリセルに書き込まれるデータビットの記憶に使用する改善したクロスカップルＣＭＯＳ高電圧ラッチ（１００）に、ラッチのメモリセルへのデータビットの書き込み中に、ラッチの１つのレッグと地面との間に高い直列のインピーダンスを提供するスイッチング回路（１１６）を設けてリーク電流を制限する。数多くのラッチが並列に接続され、これらの累積したリーク電流がスイッチング回路（１１６）により制限されて、チャージポンプ回路などの、高電圧ラッチ（１００）のための高電圧発電機のオーバーロードを防ぎ、この結果、不揮発性メモリのメモリセルにデータが適切に書き込まれるようになる。 （もっと読む）

【課題】二層ゲート構造を有する不揮発性メモリセルトランジスタの電極間絶縁膜として高誘電率絶縁膜を用いた場合に問題となる電子のデトラップによるセル特性の劣化を抑制し、電荷保持特性を改善する。
【解決手段】シリコン基板１上で素子分離領域４に挟まれた素子領域に第１絶縁膜２および第１導電膜３からなる浮遊ゲートが積層されており、第１導電膜３上に比誘電率が５程度以上の高誘電率を有する第２絶縁膜５および第２導電膜６からなる制御ゲートが積層されたゲート構造を有するメモリセルが複数配列されている。メモリセルにデータが書き込まれた後に、デトラップパルスをメモリセルの制御ゲートに供給して、第２絶縁膜から電荷を引き抜くデトラップパルス供給回路１９が設けられている。 （もっと読む）

【課題】長期の待機期間後でも、正常な読み出しが可能な半導体記憶装置を提供する。
【解決手段】ドレイン電圧発生回路４０の出力側を抵抗６２を介して各メモリセルアレイ１０_ｉのドレイン電源線１２の一端に接続してドレイン電圧ＭＣＤを与え、更にこのドレイン電源線１２の他端の電位ＭＣＤＳを充電回路５０で監視する。これにより、ドレイン電源線１２の電位上昇が遅延して充電回路５０からドレイン電圧ＭＣＤを供給する時間が長くなり、メモリセルアレイ１０_ｉを確実にドレイン電圧ＭＣＤまで充電することができる。なお、抵抗６２の抵抗値は、この抵抗６２と全メモリセルアレイ１０のドレイン電源線１２に接続される浮遊容量とで構成される積分回路の時定数が、イネーブル信号／ＣＥのアクセス規格値の４０〜６０％の範囲となる値に設定する。 （もっと読む）

【課題】 不揮発性メモリデバイスを効率的に使用できるようにし、高耐圧デバイスを混載せずに済み、開発期間も短縮できるようにする。
【解決手段】 外部書込み端子１５と、内部書込み書換え回路１７と、外部書込み端子１５を通して外部書込み書換え装置３を用いてデータを書き込まれ、そのデータを保持する第１の不揮発性メモリデバイス１１と、内部書込み書換え回路１７によってデータの書き込み及び書き換えが行われる第２の不揮発性メモリデバイス２１とを備え、その第１、第２の不揮発性メモリデバイス１１，２１を同一のデバイス構造にした。その第１、第２の不揮発性メモリデバイス１１，２１を、単一の不揮発性メモリデバイスにおける異なるメモリ領域によって構成し、その異なるメモリ領域の境界を可変にすることもできる。 （もっと読む）

【課題】本発明は、フラッシュメモリに用いられる内部電源回路において、昇圧回路の停止時に発生していた逆流電荷による電圧降下を阻止できるようにする。
【解決手段】たとえば、昇圧回路１１の出力電圧ＶＤＤＲＯが供給される出力端には、ＰＭＯＳトランジスタＴＲ１のドレインが接続されている。このＰＭＯＳトランジスタＴＲ１のソースには、リード動作用の昇圧電圧ＶＤＤＲが供給されるメモリセルＭＣが接続されている。昇圧回路１１の動作時には、ＮＭＯＳトランジスタＴＲ３がオンし、ＰＭＯＳトランジスタＴＲ１のバックゲートの電圧ＶＤＤＲＸを、昇圧回路１１の出力電圧ＶＤＤＲＯと同電位にする。一方、動作停止時には、ＮＭＯＳトランジスタＴＲ２がオンし、ＰＭＯＳトランジスタＴＲ１のバックゲートの電圧ＶＤＤＲＸを、昇圧電圧ＶＤＤＲと同電位にする。 （もっと読む）

【課題】
従来、微細化された素子を用いて、書き込みバラツキが小さく、書き込み精度の高い不揮発性半導体記憶装置を実現するのは困難であった。
【解決手段】
本発明にかかる不揮発性半導体記憶装置は、データを記憶する複数のメモリ素子１１４と、データの書き込みのための高電圧を供給する書き込み回路１０６と、書き込み回路１０６と複数のメモリ素子１１４との間に複数のメモリ素子１１４の１つを選択する複数のセレクタを有する不揮発性半導体記憶装置であって、複数のセレクタの１つを選択してセレクタの制御端子に制御電圧を入力し、制御電圧に基づいてメモリ素子の書き込み電圧を設定する制御回路とを有するものである。 （もっと読む）

【課題】 消去単位領域ごとに書き換え回数が異なる場合でも、全ての消去単位領域の書き換え回数を向上させる。
【解決手段】 フラッシュＥＥＰＲＯＭ１００は、メモリセルアレイ１１０に含まれる各消去単位領域１２０に対応して、トリミング値を記憶するトリミング値記憶領域１３０を備える。ある消去単位領域１２０に対して消去および書き込みを行うときには、レギュレート回路１５０は、昇圧回路１４０で昇圧された電圧を、当該消去単位領域１２０についてのトリミング値に応じたレベルに変換する。消去および書き換え回数が増大し、読み出し判定回路１７０で異常が検出されると、トリミング値はレギュレート回路１５０から出力される電圧が高くなる値に更新される。 （もっと読む）

【課題】 温度変化によってメモリセルのしきい値電圧の分布が広がるのを抑制でき、データ保持特性を向上できる不揮発性半導体記憶装置及びそのデータ読み出し方法を提供する。
【解決手段】 不揮発性半導体記憶装置は、モリセルアレイ２１、読み出し回路２２，２３，２３，２５，２６，２７、書き込み回路２２，２３，２３，２５，２６，２７、読み出し電圧発生回路２９、記憶回路３４及び切り換え回路３５を備えている。読み出し電圧発生回路は、読み出し電圧を生成して上記読み出し回路に供給する。上記記憶回路は、メモリセルアレイ中のメモリセルの温度特性を変化させるための情報を記憶する。上記切り換え回路は、上記記憶回路に記憶された情報に基づいて、上記読み出し電圧発生回路で生成される読み出し電圧の温度依存性を切り換える。 （もっと読む）

【課題】動作範囲を拡大させることができる不揮発性半導体記憶装置の読み出し回路を提供すること
【解決手段】読み出し回路３０は、メモリセルトランジスタ１０に流れる電流Ｉｃｅｌｌとダミーセルトランジスタ２０に流れる基準電流Ｉｒｅｆとに基づいて、メモリセルトランジスタ１０に格納されたデータ値を検出するセンスアンプ回路４０と、ダミーセルトランジスタ２０のゲートに第１電圧Ｖ１を供給する電圧制御回路６０とを備える。メモリセルトランジスタ１０は、制御ゲート１５と浮遊ゲート１３を有する。電圧制御回路６０は、ダミーセルトランジスタ２０のゲートとソース間の電圧Ｖｇｓが、メモリセルトランジスタ１０の制御ゲートとソース間の電圧ＶＲより小さくなるように、第１電圧Ｖ１を設定する。 （もっと読む）