【課題】バッテリ電圧が異なる車両の制御対象機器を制御するための、同じハードウエア構成を備えた電子制御装置に対して、正しい制御プログラム以外の書き込みを防止すること。
【解決手段】ＥＣＵ１０４が、書込装置１０１から制御プログラムの提供を受けたときに、検出されたバッテリ電圧Ｖ_Ｖと、制御プログラム内の使用電圧情報１１０から取得した使用電圧Ｖ_Ｓとに基づき、制御プログラムの正誤を判定する。そして、正しい制御プログラムではないと判定した場合、制御プログラムのフラッシュＲＯＭへの書込処理を中止する。 （もっと読む）

【課題】全てのＲＯＭに共通するデータと個々のＲＯＭごとに異なるデータとを１つの工程で書き込むことができ、また、書き込みデータの秘匿性を保つことができるデータ書き込み装置およびデータ書き込み方法を提供する。
【解決手段】データ書き込み装置１０は、経路切り替え手段１１とデータ書き込み手段１２とデータ格納手段１３とを備え、経路切り替え手段１１は、制御装置から受信した共通データをデータ格納手段１３に記憶させ、制御装置から共通データの書き込み開始の要求があった場合は、データ格納手段１３から読み出した共通データをデータ書き込み手段１２に出力し、制御装置から個別データの書き込み開始の要求があった場合は、制御装置から受信した個別データをデータ書き込み手段１２に出力し、データ書き込み手段１２は、経路切り替え手段１１から入力されたデータをデータ書き換え可能な記憶素子の所定領域に書き込む。 （もっと読む）

【課題】複数種類の外部不揮発性記憶装置に対して、それぞれに適した書込パラメータを自動選択することにより、書込処理が可能な半導体集積回路を提供すること。
【解決手段】複数種類の外部不揮発性記憶装置のそれぞれに対して書込処理を行なうための複数種類の書込パラメータが格納された内部不揮発性記憶回路１０２と、接続された外部不揮発性記憶装置２００の識別情報を取得し、識別情報に基づいて複数種類の書込パラメータから接続された外部不揮発性記憶装置２００に適した１つの書込パラメータを選択し、選択された書込パラメータを用いて接続された外部不揮発性記憶装置２００に対して書込処理を行なう制御回路１０１と、を備えた半導体集積回路１００。 （もっと読む）

【課題】ソケットとの接触不良によるインバリッドマークへの意図しない書き込みを防止する。
【解決手段】Ｉ／Ｏライン８−１〜８−Ｎにスイッチ１１−１〜１１−Ｎを介して抵抗（プルアップ抵抗）１２−１〜１２−Ｎの一端を接続し、プルアップ抵抗１２−１〜１２−Ｎの他端を所定の電源電位Ｖｃｃに接続する。コントローラ１に、スイッチ１１−１〜１１−ＮのＯＮ／ＯＦＦモードを設定するＲＯＭ書きモード設定用レジスタ１０を設け、ソケットを使用してのメモリアレイ２へのプログラムの書き込み時に、スイッチ１１−１〜１１−ＮをＯＮモードとする。 （もっと読む）

【課題】ＣＰＵはＳＲＡＭ異常が自発的に行う学習又は受動的に行う学習の何れで発生したかを判断し受動的に行う学習で発生した場合に学習結果を表示させる技術を提供する。
【解決手段】
電源第１系統より電力を受給し、不揮発性の第１記憶部にデータを書込む装置は、書込要求判定データを発生源に応じ記憶し、揮発性の第２記憶部に書込要求判定データが書込まれている場合に電源第２系統より電力を受給し、書込対象データと書込要因とを記憶する第３記憶部に記憶された書込対象データを第１記憶部に書込み、第３記憶部に記憶された書込要因がユーザ受付の場合に第１記憶部への書込対象データの書込結果を表示し、第３記憶部がデータ異常で初期化された場合に第２記憶部にユーザ受付を示す書込要求判定データが記憶されるときは第１記憶部への書込対象データの書込結果を表示する。従って制御結果を適切に表示できる。 （もっと読む）

【課題】ユーザに制御結果を誤解させない学習制御の技術を提供する。
【解決手段】車両の電源から導かれる第１系統より電力の供給を受け、不揮発性の第１記憶部にデータを書き込むデータ書込装置は、書込要求に応答して、電源から導かれる第２系統より電力の供給を受け、データを記憶可能な第２記憶部に記憶された書き込みの対象データを、第１記憶部に書き込み、主電源からの電力供給が停止した後に開始する際は所定の初期表示を行う表示装置に、第１記憶部へのデータの書込結果を表示させ、第１記憶部に書込む際に、第１系統からの電力供給が停止された後に開始された場合は、第２記憶部に記憶された対象データを第１記憶部に書き込む第２書込手段は、書込要求を制御手段から受け付けたときに有効化し、書込要求をユーザから受け付けたときに有効化しない。このため、ユーザに制御結果を誤解させない学習制御を実現することができる。 （もっと読む）

【課題】半導体記憶装置において、書き換え回数の増加に伴う特性変化に応じてセルからデータを読み出す際の閾値を調整する。
【解決手段】電圧の保持状態によってデータを記憶する複数のセルに対し、電圧の保持状態を変化させることでデータの書き込み若しくはデータの消去を行い、書き込み若しくは消去した際のデータの電圧値に応じて、閾値を更新させる。また、複数の閾値のうち、前記セルにデータを書き込んだ状態で読出しエラーが無く読み出せた閾値と前記セルのデータを消去した状態で読出しエラーが無く読み出せた閾値の中間値に最も近い閾値に更新する。 （もっと読む）

【課題】ベリファイ動作において、内部降圧電源回路から出力される内部降圧電圧を調整してベリファイ対象のメモリセルからデータを読み出すことにより、メモリセルの書き換え状態の印加電圧依存性を検出することが可能な不揮発性記憶装置の制御方法、および不揮発性記憶装置を提供すること。
【解決手段】内部降圧電源回路が搭載される不揮発性記憶装置に関して、メモリセルに対して書き換え用のバイアスを印加し、書き換え用バイアスの印加の後、内部降圧電源回路から出力される内部降圧電圧の降圧電圧値を調整する。内部降圧電圧の降圧電圧値が調整された状態で、書き換えられたメモリセルの内容を読み出してベリファイする。 （もっと読む）

【課題】電子回路において、プリント回路基板を大型化させることなく、複数個の不揮発性メモリにそれぞれ別のデータを書き込めるようにする。
【解決手段】単一のコネクタ４と、第１系統の信号伝送ライン１０と、第２系統の信号伝送ライン２０を設ける。信号伝送ライン１０は、第１トランジスタ１１、１２のスイッチング動作により、コネクタ４を介してデータ送信装置１００から送信されたデータをＥＥＰＲＯＭ２に伝送する。信号伝送ライン２０は、第２トランジスタ２１、２２のスイッチング動作により、コネクタ４を介してデータ送信装置１００から送信されたデータをシリアルフラッシュメモリ３に伝送する。制御部５は、第１トランジスタ１１、１２及び第２トランジスタ２１、２２を排他的にオン／オフさせ、ＥＥＰＲＯＭ２又はシリアルフラッシュメモリ３に排他的に書き込む。 （もっと読む）

【課題】メモリデバイスへの書き込み動作にかかる時間を従来よりも短縮するメモリコントローラを提供する。
【解決手段】メモリコントローラ１０には、内蔵する揮発性メモリ２２ａ、２２ｂから対応する不揮発性メモリ２１ａ、２１ｂへのデータのコピーが可能になっているメモリデバイス２０ａ、２０ｂが接続される。メモリコントローラ１０からメモリデバイス２０ａ、２０ｂの揮発性メモリ２２ａ、２２ｂにデータが書き込まれると、メモリデバイス２０ａ、２０ｂ内で、揮発性メモリ２２ａ、２２ｂから不揮発性メモリ２１ａ、２１ｂにデータのコピーが行われる。メモリコントローラ１０は、不揮発性メモリ２１ａに書き込まれたデータを、揮発性メモリ２２ｂに書き込まれたデータを用いてベリファイする。 （もっと読む）

【課題】フラッシュメモリ等の記憶媒体に記憶されているデータのリフレッシュ処理が中断してしまう可能性を低減することが可能な再書き込み装置を提供する。
【解決手段】フラッシュメモリに記憶されているファイル毎に、データリテンションによりデータが破壊されてしまう危険度を算出し（Ｓ３０５）、算出された危険度の高さに応じて設けられているリフレッシュ処理開始条件が成立したか否かを判定する（Ｓ３４０、Ｓ３５０）。リフレッシュ処理開始条件が成立した場合、リフレッシュ処理を最後まで実行可能である可能性が高いとみなし、リフレッシュ処理を実行する（Ｓ３５５）。 （もっと読む）

【課題】マイクロコンピュータに内蔵されたフラッシュメモリの使い勝手を向上させる。
【解決手段】本発明のマイクロコンピュータは、ＣＰＵとＩ／Ｏポートとフラッシュメモリとランダムアクセスメモリとを単一の半導体チップに構成される。フラッシュメモリは、複数の一括消去可能な記憶領域に分割され、書換え制御プログラムと転送制御プログラムとを格納し、消去・書込み等の動作状態を設定するコントロールレジスタを有する。コントロールレジスタは、消去動作を指示するビット、書込み動作を指示するビット、ベリファイ動作を指示するビット、および消去対象となる記憶領域を指定するビットとを有し、ＣＰＵによって制御される。ＣＰＵは、転送制御プログラムを実行して、書換え制御プログラムを前記ランダムアクセスメモリへ転送し、さらに、転送された前記書換え制御プログラムを実行して、用意されたデータをフラッシュメモリへ書き込む。 （もっと読む）

【課題】ＥＥＰＲＯＭライタを有効に活用する。
【解決手段】マイコン１は、ＥＥＰＲＯＭライタ２からＥＥＰＲＯＭ通信のプロトコルを介して、情報を書き込む旨の信号である書込指令信号を受け付けて、この書込指令信号が受け付けられた場合に、ＥＥＰＲＯＭライタ２からＥＥＰＲＯＭ通信のプロトコルを介して書き込み対象の情報を受信する情報受信部１２と、情報受信部１２によって受信された書き込み対象の情報を、フラッシュメモリ１１に書き込む書込実行部１３と、を備えている。 （もっと読む）

【課題】 マイコンの仕様に関係なく使うことのできる汎用性の高いＲＯＭライタと電気機器とこれらを用いた書込み方法を提供する。
【解決手段】 本発明に係る不揮発性メモリへの書込み方法は、書込み制御端子が所定電圧にプルダウン若しくはプルアップされた時にデータの書換えが可能となる不揮発性メモリを内蔵した電気機器と、この不揮発性メモリにデータの書込みを行うＲＯＭライタとからなる書き込み方法であって、前記電気機器は、前記所定電圧を発生する発生回路を備えると共に、前記ＲＯＭライタは、前記発生回路による所定電圧を前記書込み制御端子に繋げる手段を備えたものである。 （もっと読む）

【課題】フラッシュメモリのようにブロック機能を持つメモリを短時間にテストすることができるメモリ試験装置を提供する。
【解決手段】被試験メモリＭＵＴの全ビットの不良を格納できる不良解析メモリＡＦＭに加えて、被試験メモリが持つブロックの数に対応する記憶容量を持つ第１バッドブロックメモリＢＢＭと第２バッドブロックメモリＣＦＭとを設け、第１バッドブロックメモリには初期テストの結果を格納し、初期テストの結果をマスクデータとして利用してバッドブロックはマスクして機能テストを省略し、正常なブロックだけを機能テストし、この機能テストの結果を第２バッドブロックメモリに格納し、この第２バッドブロックメモリにバッドブロックデータが格納されているブロックだけを救済可能か否かを判定処理する。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリコントローラを種々のＮＡＮＤ型フラッシュメモリに対応可能とし、機能やスペックを落とさずに制御基板を長いライフサイクルで使えるようにする。
【解決手段】システム電源をＯＮして、メインＣＰＵを起動させると共に、ＮＡＮＤ型フラッシュメモリコントローラ１２を起動させる。ＮＡＮＤ型フラッシュメモリコントローラ１２の起動においては、ＮＡＮＤ型フラッシュメモリ１３からＮＡＮＤ ＩＤ２０を読み込んで、メモリアクセスに必要な個別仕様を設定すると共に、コンフィグデータ２１を読み込んで、メモリアクセス時におけるスピード（アクセスタイム）を設定する。そして、ＮＡＮＤ型フラッシュメモリ１３のユーザデータ２２をＤＲＡＭへコピーして、メインＣＰＵがメインプログラムを実行する。 （もっと読む）

【課題】 書き込み装置の書き込み電源のみで書き込みを可能とする。
【解決手段】内部電源をオフになると、書き込み電源領域４１０、および、内部電源領域４２０には、内部電源が供給されず、電源スイッチ４５０が、オフになり、書き込み電源領域４１０と内部電源領域４２０とは電源パターンが不導通になる。接続コネクタ５００からの書き込み電源をオンになると、書き込み電源が、データ格納回路４１１、書き込み制御回路４１２に供給される。ここで、電源スイッチ４５０がオフなので、書き込み電源は、内部電源領域４２０には、供給されない。接続コネクタ５００、書き込み用ピン４０３を経由し、書き込み制御情報、書き込みデータが書き込み制御回路４１２に入力される。書き込み制御回路４１２は、書き込み制御情報に基づき、書き込みデータをデータ格納回路４１１に書き込む。 （もっと読む）

【課題】 チップ／モジュールの面積を小さくして、製品単価を低くすること。
【解決手段】 不揮発性メモリ・モジュール（１００Ａ）は、メモリセル（１０２）と、外部クロック信号（ＳＣＬＫ）に同期して、外部のトリミングデータ書込み回路（５００）で生成された昇圧回路（ＶＰＰ）に基づいてトリミング情報をメモリセル（１０２）に書き込む書込制御回路（１１０Ａ）とを有する。 （もっと読む）

【課題】供給側での製造処理を簡易にしつつ、ユーザ側から所望された仕様を満足するメモリを供給する。
【解決手段】メモリコア２２のアドレス空間２００Ｃは、情報格納領域２０１と、コード領域２０２と、非書き込み領域２０３とを有している。情報格納領域２０１にはその第１部分２０１ａにおいて非書き込み領域情報ＷＲＧＮが、第２部分２０１ｂにおいて固定値ＦＸＶＬが、それぞれ書き込まれている。コード領域２０２にはプログラムコードＣＯＤＥが書き込まれている。非書き込み領域情報ＷＲＧＮは非書き込み領域２０３の位置を示し、固定値ＦＸＶＬは非書き込み領域２０３において書き込まれるべき固定された値を示している。ＲＯＭ２は、データ選定部２１３によってメモリコア２２から直接に得られた読み出し原データＤＴＲと固定値ＦＸＶＬとを選択して、読み出しデータＤＴＣとして出力する。 （もっと読む）

【課題】 大規模な記録容量とともに、高速なデータ書き込み、並びにデータ読み出しを実現する不揮発性半導体メモリを有した半導体集積回路装置のデータ記録方式を提供する。
【解決手段】 二値領域５５と多値領域５７とを含むメモリ領域５１を備え、ホスト機器が送信したデータ(ＤＡＴＡ１〜ＤＡＴＡ３)を、二値領域５５に二値データで記録し、二値領域５５に記録したデータ(ＤＡＴＡ１〜ＤＡＴＡ３)を、ホスト機器からのアクセスが無いときに多値領域５７に多値データでコピーする。 （もっと読む）