説明

Fターム[5C024GX15]の内容

光信号から電気信号への変換 (72,976) | 撮像素子の細部(構造) (7,971) | セル構造 (7,384) | 回路素子 (2,124)

Fターム[5C024GX15]の下位に属するFターム

Fターム[5C024GX15]に分類される特許

61 - 79 / 79


【課題】固体CMOSイメージセンサに関し、更に具体的には、1つのピクセルに2つのロウラインのみを有し、光を感知するためのピンフォトダイオード、及び1つ又は2つのカラムラインを有するCMOSイメージセンサピクセル並びにそのアレイに関する。
【解決手段】ピクセルは、アドレッシングトランジスタを有さず、感知トランジスタとリセットトランジスタは、何れもpチャネル型MOSトランジスタである。結果的に、このような構造は、極めて低いノイズ動作をもたらす。そして、この新たなピクセル構造は、標準CDS信号処理動作を許容し、ピクセル−ピクセルの不均一性を減少させて、kTCリセットノイズを最小化する。ピクセルは、高感度、高い変換利得、高い応答均一性及び低ノイズを有し、これは効率的な3Tピクセルレイアウトによって可能になる。 (もっと読む)


【課題】本発明は、所定周波数のミリ波・サブミリ波のみを選択的かつ高感度に検出できる、簡便で安価な電磁波センサ、撮像素子及び撮像装置を提供する。
【解決手段】複数のアンテナ要素間の間隙における間隔は、赤外光の波長より小さくなるように形成され、かつ複数のアンテナ要素間の間隙によって電気的に形成されるコンデンサと、電気抵抗部とは、アンテナ部に電気的に結合される並列回路を形成し、所定の周波数を有する電磁波に対しては、アンテナ部と並列回路とのインピーダンス整合が取れ、所定の周波数を有する電磁波の高調波に対しては、インピーダンス整合が取れなくなるように、複数のアンテナ要素が形成された。 (もっと読む)


【課題】画素部の構造の複雑化及び開口率の低下を招かずに変換ゲインを切り替える。
【解決手段】受光量に応じた電荷を蓄積するFD部と、第1の端子及び第2の端子を有するとともにFD部に接続されている第3の端子を有する増幅トランジスタ22と、第1のモードでは、増幅トランジスタ22の第2の端子に電源を接続して増幅トランジスタの第1の端子からFD部に蓄積されている電荷に相当する信号電圧を読み出し、第2のモードでは、増幅トランジスタ22の第1の端子に電源を接続して増幅トランジスタの第2の端子からFD部に蓄積されている電荷に相当する信号電圧を読み出す読み出し手段(29−33)とを備え、増幅トランジスタ22の第1の端子と第3の端子とが容量27により結合され、増幅トランジスタ22の第2の端子と第3の端子とが容量28により結合されている。 (もっと読む)


【課題】少なくとも暗電流の抑制を図ることができる固体撮像装置およびその製造方法、並びに当該固体撮像装置を備えたカメラを提供する。
【解決手段】本実施形態に係る固体撮像装置は、基板30の第1面側に配線層を有し、基板30の第2面側から光を受光する。当該固体撮像装置は、基板30に形成され、電荷蓄積領域41を含む受光部31と、基板30の第1面上であって受光部31に隣接して配置され、受光部31に蓄積された信号電荷を転送する転送ゲート51と、基板30の第1面上であって受光部31に重なって配置され、受光部31の第1面近傍のポテンシャルを制御する制御ゲート52とを有する。 (もっと読む)


【課題】組立作業性、及び信頼性に優れ、小型化、及び短縮化を図った撮像装置を提供すること。
【解決手段】撮像装置40は、入射面42a側に配置された対物光学部41の光軸を、出射面42b側に配置されたCMOS43のイメージエリア部43aに導くように光路変化するプリズム42と、このプリズム42より基端側に積層実装され、CMOS43と電気的に接続される複数の基板61、62、71と、これら複数の基板61、62、71のうちいずれかの基板71に接続される信号ケーブル80とを具備している。 (もっと読む)


【課題】従来の高精細の画像伝送装置では、固体撮像素子としてローリングシャッタ型CMOSセンサを用いているため、動きの大きな画像信号が入力される場合に、良好な画像符号化処理を行うことができず、効率が悪い。
【解決手段】画像伝送装置は、グローバルシャッタ型CMOSセンサ201により撮像するため、移動する被写体を撮像した場合でも、撮像画像は被写体の画像と異なる画像歪みは発生しない。これにより、動きの大きな被写体に対しても画像信号の相関、時間方向の相関を共に確保して、画像情報を効率良く符号化することができ、そのため、画像信号を伝送する際の伝送帯域を効率良く使用でき、高精細画像信号を少ない伝送路にて伝送できる。また、画像1フレーム毎の信号の撮像時刻にズレが生じないため、静止画としての画像の品質と符号化された場合の符号化効率も向上する。 (もっと読む)


【課題】裏面照射型かつ共有画素構造の固体撮像装置であって、画素に占めるセンサ部の面積の最大化を図ることができる固体撮像装置およびカメラを提供する。
【解決手段】本実施形態に係る固体撮像装置は、基板に画素毎に形成され、基板の第1面側から入射した光を光電変換する複数のフォトダイオード31〜34と、基板の第1面側とは反対側の第2面側に形成され、複数のフォトダイオード31〜34からの信号を処理する読み出し回路50とを有し、読み出し回路50は、複数のトランジスタ51〜53を含み、各トランジスタ51〜53は画素間の領域において一列に並んで配置されている。 (もっと読む)


ピクセルアレイを駆動する方法は、グローバル蓄積信号をアクティベートして、フォトセンサ電荷を各ピクセルの第1の蓄積領域に蓄積するステップと、第1の行におけるピクセルのための第1のリセット信号をアクティベートして、前記第1の行のピクセルの第2の蓄積領域をリセットするステップと、前記リセットされた第2の蓄積領域をサンプリングするステップと、第2の行におけるピクセルのための第3のリセット信号をアクティベートして、第2の行のピクセルの第3の蓄積領域をリセットするステップと、前記リセットされた第3の蓄積領域をサンプリングするステップと、前記フォトセンサ電荷を、前記アレイの前記第1及び第2の行の第1の組の列におけるピクセルの前記第1の蓄積領域から、前記第2及び第3の蓄積領域へそれぞれ転送するステップと、前記第1の行/第1の列のピクセルからの、前記第2の蓄積領域からの前記フォトセンサ電荷をサンプリングするステップと、前記第2の行/第1の列のピクセルからの、前記第3の蓄積領域からの前記フォトセンサ電荷をサンプリングするステップと、を含んでいる。 (もっと読む)


イメージャーの多数の列によりアナログ/デジタル・コンバータ(ADC)を共用させるようにしたイメージャーの読み出し回路が提供されている。複数グループのADCが、それらADCによって処理された信号を記憶するための単一ブロックのメモリーを共用する。ADCは、ピクセル列の1グループから受取られた信号を処理すると共に、異なる時間には、ピクセル列の他のグループからの信号も処理する。一つの列からの信号の一つが処理され第一のメモリー・バンクに記憶されている間に、既に処理され第二のメモリー・バンクへ記憶された信号がパイプライン読み出し処理のために記憶域から読み出され、更なる処理のために下流へ送り出される。 (もっと読む)


フォトアレイは、セル(10)の1次元又は2次元のアレイを具え、各セル(10)が、 前記セル(10)の光強度に依存するセンサ信号を発生するフォトセンサ(D,T1−4)と、前記センサ信号の時間微分に比例する電流によって充電される第1コンデンサ(C1)と、前記第1コンデンサの電圧がしきい値を越えるか否か検出し、前記第1コンデンサの電圧がしきい値を越える場合には出力信号(ON,OFF)を発生する少なくとも1個のしきい値検出器(T9−T11、T12−T14)と、前記出力信号(ON,OFF)の発生後前記第1コンデンサ(C1)を放電する放電装置(T7)とを有する。そのようなセルは、入射する光の強度が変化するときにのみイベントを発生し、これによって、フォトアレイからの処理すべきデータの量を減少する。
(もっと読む)


【課題】 ストレージ部やタイミング発生回路が不要であると共に、ダイナミックレンジを変更しても、露光期間が変わらない撮像装置を提供する。
【解決手段】 各画素を、入射光を光電変換するフォトダイオードD1と、このフォトダイオードD1と接続されたリセットゲートとなるMOSトランジスタTR1と、MOSトランジスタTR1と接続された時定数回路となるコイルL1とを設けて構成する。露光時間中の全期間にわたって、リセットゲートとなるMOSトランジスタTR1を間欠的にスイッチング動作させると、電荷が徐々に引き抜かれ、ダイナミックレンジが調整できる。新たにストレージ部を設置する必要がなく、また、ダイナミックレンジを変更しても、露光期間は変わらない。 (もっと読む)


【課題】共有構造相補性金属酸化膜半導体センサアレイのレイアウトを提供する。
【解決手段】平面の第1方向に配列された複数個の単位ブロックを具備し、各単位ブロックは、第1方向に配列されたN(Nは、自然数)対のフォトダイオード領域、フォトダイオード領域の一側角に形成され、同一フォトダイオード領域対に属する2個のトランジスタは互いに対向している2N個の伝送トランジスタ、フォトダイオード領域対を構成する2個のフォトダイオード領域と2個の伝送トランジスタとによって共有され、2個のフォトダイオード領域の間に配置されたN個のフローティング拡散ノード、N個のフローティング拡散ノードを連結する少なくとも一つの金属ライン、リセットトランジスタ、及びフローティング拡散ノードの電位をサンプリングするための少なくとも一つのトランジスタを含む信号読み出し回路を含む。 (もっと読む)


【課題】各感光セルを3個のトランジスタで構成したセンサについて、回路のサイズを小さくする。
【解決手段】各感光セルでは、フォトダイオード101と、転送ゲート102と、フローティング拡散層部103と、増幅トランジスタ104と、リセットトランジスタ105とが、素子分離領域に囲まれた一つの活性領域100内に形成される。感光セルに含まれるフローティング拡散層部103は、当該セルに含まれる増幅トランジスタ104ではなく、当該感光セルと列方向に隣接する感光セル含まれる増幅トランジスタ104のゲートに接続される。ポリシリコン配線111は同じ列に配列された転送ゲート102を接続し、ポリシリコン配線112は同じ行に配列されたリセットトランジスタ105を接続する。これら行方向の接続を行う配線には、ポリシリコン配線のみが使用される。 (もっと読む)


CMOSプロセスにおいて高感度および広いダイナミックレンジを有する画像受光デバイスを開示する。この画像受光デバイスは、通常の3トランジスタおよび受光部の構造に追加した特別な目的のキャパシタトランジスタを含む。前記キャパシタトランジスタは、容量ノードと浮遊拡散ノードにそれぞれ接続された第1および第2ソース/ドレイン端子を有し、所定のキャパシタ制御信号の活性化に応答してオンオフされる。本発明のCMOS画像受光デバイスにおいて、浮遊拡散ノードは外部電源電圧以上にポンピングされる。したがって、初期化状態での浮遊拡散ノードの電子ポテンシャルは受光部の最大電圧よりかなり高くなる。したがって、本発明のCMOSアクティブピクセルは、光強度が弱い領域では非常に高い感度を有し、光強度が強い領域では感度が低くなって、非常に広いダイナミックレンジを有する。
(もっと読む)


【課題】消費電流を低減しながら、複数のゲート電極下の領域で発生する暗電流のばらつきを低減することが可能な固体撮像装置を提供する。
【解決手段】この固体撮像装置は、n型シリコン基板8と、n型シリコン基板8上に、画素5ごとにそれぞれ複数設けられたゲート電極6とを備えている。そして、撮像期間中に、同一の画素5内の各々のゲート電極6をそれぞれ1回ずつオン状態にすることにより、同一の画素5内の所定のゲート電極6下の領域に電子を蓄積するとともに、蓄積された電子を同一の画素5内の所定のゲート電極6以外のゲート電極6下の領域に転送する。 (もっと読む)


【課題】 本発明は、撮像装置及び撮像素子の集積回路に関し、例えば動画による撮像結果を記録するビデオカメラ、電子スチルカメラ、監視装置等に適用して、CMOS固体撮像素子等の撮像素子の特徴である撮像結果の読み出しに係る高い自由度を有効に利用して、全体構成を一段と簡略化することができるようにする。またCMOS固体撮像素子の特徴である撮像結果の読み出しに係る高い自由度を有効に利用して、従来に比して簡易な処理により、より適切にレート制御することができるようにする。
【解決手段】 本発明は、撮像手段3の撮像面とは逆側の面に形成された配線層により撮像手段3と画像圧縮手段5とを接続して一体化するようにして、撮像手段3から画像圧縮処理に係る処理単位により順次撮像結果S1を出力する。また事前に、有効画像領域の一部領域でデータ圧縮処理による発生符号量を検出し、この発生符号量によりデータ圧縮率を可変して撮像結果をデータ圧縮処理する。 (もっと読む)


イメージデータ内に電子透かしを付ける方法及び装置に関する。一実施形態は、CMOS又はCCDイメージアレイに関してオンチップで電子透かしを埋め込む。ある形態は、イメージ取込み中に透かしコンポーネントを取り入れ、この透かしは、ピクセルのセットの色々な物理的な特性を通じて取り入れられる。他の形態は、内部に埋め込まれている地理的位置情報を通じてイメージを管理する。また、本発明は電子透かしの入ったイメージを通じてトラベルポイントを識別する方法及び装置に関する。例えば1つのイメージは、ステガノグラフィックに埋め込まれた位置情報を含む。この位置情報を使い、その位置情報に対応する地図が識別、提供される。その位置情報に関連の地図上の位置が、オブジェクトを使用して視覚的にマークされる。ある形態では、このオブジェクトは、イメージ又はそのサムネイルバージョンである。 (もっと読む)


イメージセンサは、第1の導電型の基板、基板の少なくとも一部に亘る第1の導電型のチャネル、ある所定部分においてチャネルと基板との間に位置し、またある所定部分において基板とチャネルとの間に位置しない第2の導電型のウェルであって、それらウェルは全て実質的に連続している第2の導電型のウェル、およびウェルへの接続部を備え、前記基板およびチャネル間に存在しないウェルの抵抗は、前記チャネルおよび基板間に存在するウェルの総抵抗の実質的に25%以上である。
(もっと読む)


付随するひずみシリコン層を備えるピクセルセルを有するイメージャである。ひずみシリコン層は電荷転送効率を増大し、残像を減少し、撮像デバイスにおける青感度を改善する。
(もっと読む)


61 - 79 / 79