【課題】熱融着時における短絡の発生が防止された配線回路基板と電子部品との接続構造を提供する。
【解決手段】各配線パターン２は、導体層２ａおよび錫めっき層２ｂからなり、先端部２１、接続部２２および信号伝送部２３を含む。先端部２１の幅と信号伝送部２３の幅とは互いに等しく、接続部２２の幅は先端部２１および信号伝送部２３の幅より小さい。電子部品の実装時には、各配線パターン２の接続部２２と電子部品の各バンプ６１とが熱融着によって接続される。距離Ａ１，Ａ２は、０．５μｍ以上に設定される。距離Ｂ１，Ｂ２は、２０μｍ以上に設定される。錫めっき層２ｂの厚みは０．０７μｍ以上０．２５μｍ以下に設定される。 （もっと読む）

【課題】コスト上昇を抑制しながら、フレキシブル配線体における配線の高密度化を実現する。
【解決手段】電気的負荷３２と外部信号源側とを接続するフレキシブル配線体４は、基材の一方の広幅面に多数の導線が配線された配線材が複数備えられ、電気的負荷３２に対して、複数の配線材４１，４２が広幅面同士を重ねて積層されている。各配線材における電気的負荷側の広幅面の導線５６には、電気的負荷３２と接続するための突起状のバンプ体４４ａ、４４ｂがそれぞれ設けられ、電気的負荷３２に対して他の配線材４１を介して重なる配線材４２のバンプ体４４ｂは、他の配線材４１に形成された貫通穴４３を介して、電気的負荷３２と対向するように構成されている。 （もっと読む）

【課題】対向する位置にバンプが形成されていない２個の半導体チップを回路基板上に実装する場合であっても、バンプと回路基板の電極パッドとの間の良好な接触状態を確保できる半導体チップの実装構造体を提供する。
【解決手段】２個の半導体チップ４ａおよび４ｂが回路基板１０を挟むように配置され、接着剤３により回路基板１０に実装される。半導体チップ４ａは、バンプ８ａ１〜８ａ４が回路基板１０の上面ＵＳに設けられた電極パッド２ａに圧接された状態で、回路基板１０に接着剤３で接合されている。また半導体チップ４ｂは、バンプ８ｂ１〜８ｂ４が回路基板１０の下面ＬＳに設けられた電極パッド２ｂに圧接された状態で、回路基板１０に接着剤３で接合されている。半導体チップ４ｂのフリーバンプ８ｂ３と対向する回路基板１０の裏側には、電極パッド２ｂ３の変形を抑制する変形抑制部材１５ａが設けられている。 （もっと読む）

【課題】効率よく製造することができる回路基板及び回路基板の製造方法を提供することを目的とする。
【解決手段】回路基板１は、金属基材２及び前記金属基材２上に設けられたプリント基板３からなる基板本体４と、前記基板本体４上に実装した実装部品５と、前記基板本体４に穿設した貫通穴７に圧入されたスタッド部材６とを備え、前記スタッド部材６により装置本体に固定する。前記基板本体４は、前記貫通穴７の前記プリント基板３側周縁にグランドパターン10を設け、前記スタッド部材６は、半田15を印刷した前記グランドパターン10側から前記貫通穴７に圧入され、前記金属基材２と前記グランドパターン10とを電気的に接続する。 （もっと読む）

【課題】端子挿入力を下げても、端子保持力を向上させることができ、信頼性の高い電気的接続を実現できるプレスフィット端子と基板との接続構造を提供する。
【解決手段】本接続構造は、プレスフィット端子３の表面には第１のメッキ層４が被覆され、基板１のスルーホール２の内壁には第２のメッキ層７が被覆され、基板１の内部には熱伝導性を備えたコア層５を有し、コア層５の端部は、第２のメッキ層７又はその近傍まで延びて形成され、第１のメッキ層４と第２のメッキ層７との間を拡散接合させることにより、プレスフィット端子３を基板１のスルーホール２内に保持させる。 （もっと読む）

【課題】高抗張力銅箔を用いてデバイスホール内に長いフライングリードを有し、複数のデバイスホールを有する配線板にそれぞれ電子部品が安定に実装された回路板を提供する。
【解決手段】絶縁フィルム１０からなる一のキャリアに形成された複数のデバイスホール１２に電子部品２０が実装された回路板において、該配線１５が、常態における引張り強さが７０kgf／mm²以上の高抗張力銅箔から形成され、該配線１５の端部がデバイスホール縁に片持ち状態で複数延設されてインナーリードを形成しており、該デバイスホール１２内に延設されたインナーリードの延設長さ（L）が、該インナーリードの線幅（W）に対して、４０以上（L／W）であり、電子部品２０がデバイスホール１２内に収納されてインナーリードと電気的に接続されている。 （もっと読む）

【課題】フローはんだ工法によってはんだをスルーホールに充填しても、２５０μｍを超える高さのはんだ突起が形成されることがないプリント基板を提供する。
【解決手段】積層基材２０、５０に、スルーホール３を穿設するとともに、スルーホールを露出させる開口を有する絶縁保護膜４２、６２を積層基材の裏面に形成して、積層基材の露出面に金属メッキ２４、２５を施すことにより積層基材の裏面における絶縁保護膜の開口に第２のランド２４ｂ、２５ｂを形成したプリント基板１、５とした。スルーホールを半径Ｒ≦０．７５ｍｍの横断面円形状に形成するとともに、上記第２のランドをπ（０．６Ｒ＋０．０９） ｍｍ²以下の環状に形成した。または、スルーホールを０．７５ｍｍ＜半径Ｒ≦１．０ｍｍの横断面円形状に形成するとともに、上記第２のランドをπ（０．２Ｒ＋０．０１） ｍｍ²以下の環状に形成した。 （もっと読む）

【課題】 電子部品を電子部品搭載基板に載せ換えるための仮搭載と、電子部品を電子部品搭載基板に固定して本搭載することを容易に確実に行うようにする。
【解決手段】 電子部品のリード端子２と接続される配線層端子６を備える電子部品搭載基板３において、配線層端子６のリード端子２と接続される部分にリード端子２の全長に対して短い長さにわたり凹部７を形成し、凹部７の内壁に配線層端子６と連なる導電層８を形成し、載せ換えの際の仮搭載では、リード端子２を折り曲げて凹部７に嵌合させて配線層端子６と接続させ、固定して本搭載する場合には、リード端子２と配線層端子６とを半田付けして固着する。 （もっと読む）

【課題】従来、扁平形電気素子では、プリント基板実装後に、不良実装素子をプリント基板から外して交換するため、はんだコテを用いて手作業で不良素子を外すことがあるが、従来の扁平形電気素子では、はんだが電気素子の影に隠れて、不良素子を外すことが困難となり、結果、リワークが困難であった。
【解決手段】リード付きコイン形電池２０において、２つのリード２２，２３の各々を、コイン形電池２１の主面２１ａ，２１ｂの縁よりも内側の領域に、当該主面２１ａ，２１ｂに交差する方向に折り曲げられてなる折曲部分２２ａ，２３ａを備えさせた。 （もっと読む）

【課題】集積回路を多層配線板にフリップチップ接続する際に、多層配線板に対して集積回路が傾いてしまうことを抑制することにより、集積回路のバンプを多層配線板の接続電極に確実に接続することができる電子回路モジュールおよび多層配線板を提供すること。
【解決手段】本発明の電子回路モジュール１は、多層配線板３および集積回路２を備える。また、本発明の多層配線板３は、樹脂製の多層樹脂基板４、接続電極５および内層電極６を備える。多層配線板３は、接続電極５および内層電極６が最も積層された最多積層箇所７を集積回路２の四隅に１箇所ずつ有している。また、合計４箇所の最多積層箇所７は、最多積層箇所７を頂点として隣位する最多積層箇所７を結ぶことにより形成される四角形の内側に集積回路２の重心２ｇが重なるように配置されている。 （もっと読む）

【課題】 はんだ材の流出を防止してなおかつ、はんだ付け後の部品搭載やワイヤボンディングを阻害しない、実装性の良好なはんだ材流出防止構造を提供する。
【解決手段】 電子部品５を部品搭載部の導体パッド１３に掛け渡した状態で、はんだ材４を用いてはんだ材４で固定した後、ワイヤーボンディングパッド１４によりワイヤー６を接合するために、はんだ材がワイヤーボンディングパッド７に流出しないための、はんだ流れ出し防止部８を設けた。 （もっと読む）

【課題】プリント配線基板において、スルーホールの外縁のうち、端子の圧入端となる入口部は端子よりも小径に形成されており、スルーホールに端子を圧入する際には、入口部が端子の表面に接触し、入口部と端子は強く摩擦する。この摩擦によって端子のメッキ層が削られると、剥がれ落ちた破片や削り屑がプリント配線基板の表面に付着し、回路を短絡させる問題がある。
【解決手段】基板と、該基板に形成されている導電部と、該基板に穿設され外縁の少なくとも一部に該導電部が表出しているスルーホールを備え持つプリント配線基板において、前記スルーホールは、周方向に面取りされた形状に形成され、かつ、入口部の厚さ方向の断面が略円弧状に形成されていることを特徴とするので、端子を取り付けする際に端子のメッキ層の破片や削り屑が生じ難くなることで、導電部からなる回路を短絡させる問題を解消できる。 （もっと読む）

【課題】半導体パッケージの端子の狭ピッチ化を可能とすると共に、半導体パッケージ間の距離を確保することで高実装化を図った半導体装置等を提供する。
【解決手段】回路基板１０は、ソルダーレジスト層１６上に形成された開口部６２を有するポスト部形成層２８と、開口部６０，６２の連通した孔内部に形成されたポスト部２８と、ポスト部２８の先端部に形成されたはんだボール１８とを備える。半導体パッケージ３０は、半導体チップ４２と電極パッド３４とを備える。半導体装置１００は、回路基板１０のはんだボール１８と半導体パッケージ３０の電極パッド３４とがリフローにより電気的に接続されて構成される。回路基板１０のポスト部２８の高さを調節することによって回路基板１０および半導体パッケージ３０間の距離を調整できる。 （もっと読む）

【課題】電子部品とプリント配線板との接続不良を低減し、半田ボールの発生を防止可能な電子部品実装基板の製造方法及び電子部品実装基板を提供する。
【解決手段】基材１８上にランド部１２と該ランド部が露出する第１開口部１４及び第２開口部１５を有するソルダーレジスト１６とを形成してプリント配線板１０を作製し、このプリント配線板にクリーム半田２０を塗布した後に電子部品をクリーム半田を介して載置し、このプリント配線板を所定温度に加熱してさらに冷却することによって電子部品実装基板を得る手順を有し、ソルダーレジストを形成する際、第１開口部をランド部上の所定範囲に、第２開口部をランド部上の第１開口部の周部よりも外側に第１開口部を囲うように形成すると共に、第１開口部及び第２開口部が形成された範囲並びにソルダーレジストが第１開口部と第２開口部との間に介在する範囲にクリーム半田を塗布する。 （もっと読む）

【課題】インダクタンスを低減することができる、積層コンデンサのような積層型電子部品の実装構造を提供する。
【解決手段】積層コンデンサ２１の内部電極２４と配線基板３６の表面導体４０とが互いに面対向するように配置し、外部端子電極２７と表面導体４０とが電気的に接続された状態で、配線基板３６上に積層コンデンサ２１を実装する。内部電極２４の引出し方向であって実装面３７と垂直な方向に延びる仮想平面に投影したとき、内部電極２４を流れる電流４５の方向と、表面導体４０からビア導体４１に向かって流れる電流４６の方向とが逆向きとなるように、ビア導体４１を配置する。 （もっと読む）

本発明は、モジュラ電気システムであり、基板３、１２、電源４０、電力／データ伝送手段４、１６及び保持手段を有するベースモジュール２、１１と、電気的負荷、電力／データ受け取り手段８、２６及び保持手段を有する少なくとも１つのロードモジュール７、２０、３０とを備えるモジュラ電気システムであって、前記ロードモジュールが、第１及び第２位置において前記基板に配置可能であるよう適合させられ、前記第１位置（接続位置）において、前記ベースモジュールの前記伝送手段４、１６が、前記ロードモジュール７、２０、３０の前記受け取り手段８、２６と相互に作用し、前記第２位置（反発位置）において、前記伝送手段４、１６と前記受け取り手段２６との相互作用が、許容されない又は可能ではないモジュラ電気システムに関する。前記モジュラ電気システムは、前記ベースモジュール及び前記ロードモジュールの前記保持手段が、磁石素子５、９、４９、５９であって、前記ロードモジュール７、２０、３０が、前記第１位置においては、着脱可能に保持され、前記第２位置においては、保持されないように、互いに対して配置される磁石素子５、９、４９、５９を有することを特徴とする。
（もっと読む）

【課題】発光素子の搭載面を有するセラミック層を備え、前記発光素子の熱を効率良く放熱でき、且つ所要の配線層を内部に自在に形成できると共に、簡単で且つ少ない工程で製造可能な配線基板を提供する。
【解決手段】発光ダイオード（発光素子）１８の搭載面６を有し且つＷまたはＭｏなどの金属成分を含有するセラミック層ｓ１（ｓ１１〜ｓ１３）と、上記搭載面６において、その３分の２以上の面積で形成され、且つ表層にＡｇメッキ膜１２およびＡｕメッキ膜１３の少なくとも一方が被覆されているパッド（導体）８ａ，９ａと、上記金属成分を含有するセラミック層ｓ１の搭載面６（上層）側に積層され、当該搭載面６とかかる搭載面６の周辺から斜めに立ち上がる側面７ａとからなるキャビティ５ａを形成すると共に、上記金属成分を含有するセラミック層ｓ１よりも白色度が大きいセラミック層ｓ２１と、を含む、配線基板１ａ。 （もっと読む）

【課題】導電体の上がり量を確実に検出することができるプリント基板およびプリント基板ユニットを提供する。
【解決手段】基板１４の貫通孔２３は絶縁体で空間を仕切る。貫通孔２３は電子部品１５のリード端子２８を受け入れる。リード端子２８は導電体２９に接触する。導電体２９は基板１４の第１面および第２面の少なくともいずれかで露出する。貫通孔２３内の空間には任意の絶縁層１７同士の間から導電パターン２４、２５、２６、２７が臨む。導電パターン２４、２５、２６、２７は、基板１４の第１面および第２面の少なくともいずれかで露出する導電材３３、３４、３７、３８のいずれかに接続される。リード端子２８と導電材３３、３４、３７、３８のいずれかとの間で導通の確立の有無が検出される。導通が検出されれば、導電体２９が導電材３３、３４、３７、３８の位置まで上がっていることが確認される。導電体２９の上がり量は確実に検出される。 （もっと読む）

【課題】接続電極の増加に伴うサイズの増大を抑制する。
【解決手段】少なくとも一方の面側に配線層を有する配線基板と、配線基板の一方の面に配設され、配線層と接続される回路素子と、配線基板の一方の面に配設され、配線層と接続される複数の接続電極と、を備え、複数の接続電極の配線基板の一方の面から突出する高さが、回路素子の配線基板の一方の面から突出する高さより低く、複数の接続電極が他の配線基板の一方の面に配設された複数の接続部と当接されるとともに、回路素子が他の配線基板の一方の面と干渉しない位置に配設されることにより接続可能である。 （もっと読む）

【課題】フリップチップ実装される半導体素子接合用の電極を、ソルダーレジスト被膜により規定した配線パターンの露出部分により形成したプリント配線板に於いて、強固なはんだ接合を可能にするとともに、接合部の高密度化が図れるプリント配線板を提供する。
【解決手段】プリント配線板１１は、フリップチップ実装される半導体素子の実装面部に所定の間隔を存して配列された、半導体素子接合用の電極形成部分を有する多数本の配線パターン１２ｐ，１２Ｐ，…と、部品実装面部を電極形成部分を残しソルダーレジスト（ＳＲ）で被覆することにより電極形成部分に露出形成された多数の電極１２，１２，…と、各電極１２，１２，…に一体に設けられ、半導体素子の電極に接合する部分の電極幅を他の部分より広幅に形成し、この広幅の部分が上記電極の配列方向に隣接しないように該電極の延長方向に位置的にずらせて配置した電極拡張部１２ａ，１２ａ，…とを有して構成される。 （もっと読む）