【課題】低粘度で吐出性に優れ、かつ耐熱性、エッチング耐性、めっき耐性など各種耐性に優れる剥離レジスト形成用硬化性組成物、及びその硬化物並びにそれを用いた電子回路基板を提供する。
【解決手段】式（Ｉ）：


（Ｒ^１は、水素原子又は１価の有機基。有機基は、エーテル基、ハロゲン原子を有していてもよい。）で表わされる化合物を含むことを特徴とする。 （もっと読む）

【課題】本発明は、薄膜電極セラミック基板及びその製造方法に関する。
【解決手段】薄膜電極セラミック基板は、セラミック基板と、セラミック基板の表面に形成されたエッチング防止金属層と、エッチング防止金属層上に形成された薄膜電極パターンと、薄膜電極パターン上に形成されたメッキ層と、を含み、薄膜電極パターンの各エッジ部は前記エッチング防止金属層と接することを特徴とする。薄膜電極セラミック基板は、セラミック基板の表面に陰刻形状のエッチング防止金属層を形成することにより、セラミック基板の表面と薄膜電極パターンとの間、及び薄膜電極パターンの間でエッチング液によって発生するアンダーカットを防止できる。また、薄膜電極パターンのエッジ部のセラミック基板表面の金属層に対する接着力が向上されることができ、薄膜電極パターン全体の固着力を向上させることができるため、薄膜電極パターンの耐久性及び信頼性を確保できる。 （もっと読む）

【課題】金属膜のウェットエッチングの終点を的確に検出できる回路基板の製造方法を提供する。
【解決手段】回路基板の製造方法は、基板上に、少なくとも第１の金属材料よりなる第１の金属層を介して、前記第１の金属材料とは異なる第２の金属材料よりなる第２の金属層を形成する工程と、前記第２の金属層上に第３の金属材料よりなる金属配線パタ―ンを形成する工程と、前記金属配線パタ―ンの形成工程の後、エッチング液中におけるウェットエッチングにより前記第２の金属層をエッチングし、前記第２の金属層を前記第１の金属層に対して選択的に除去するエッチング工程と、を含み、前記ウェットエッチング工程は、前記エッチング液中における前記第２の金属層の浸漬電位の時間変化を測定する工程を含み、前記浸漬電位がいったん降下した後上昇に転じ、その後さらに前記浸漬電位の時間変化率が減少したのが検出された場合に、前記ウェットエッチング工程を終了する。 （もっと読む）

【課題】損傷の少ない、良好な導電率となる導電膜が形成される配線基板の製造方法を提供する。
【解決手段】基板１０１上の導電膜形成予定位置Ｐに、有機材料がコーティングされた導電性材料を分散溶媒中に分散させてなる金属微粒子分散インク１０２を塗布する。
基板１０１に塗布された金属微粒子分散インク１０２の分散溶媒を揮発させて導電性材料の堆積膜１０２Ａを形成する。加熱により発泡する発泡カプセルを混合した保護膜１０３で堆積膜１０２Ａを覆い、除去対象物Ｅをエッチングする際に堆積膜１０２Ａを保護する。除去対象物Ｅをエッチング後、基板１０１を焼成して保護膜１０３の発泡カプセルを発泡させて多数の通気孔１０５を形成すると共に、堆積膜１０２Ａの導電性材料に含まれる有機材料のガスを通気孔１０５を介して放出させる。このように堆積膜１０２Ａからガスを放出させて導電膜１０２Ｂを形成する。 （もっと読む）

【課題】銅層のエッチングによるダレを防止し、均一な回路幅を形成して、配線の直線性を良好にする。
【解決手段】銅層のエッチング面側に、銅よりエッチングレートの遅い層を形成すると共に、前記銅層の非エッチング側の面を樹脂基板に張付け、エッチング面に回路形成用レジストパターンを形成する。銅よりエッチングレートの遅い層を先にエッチングした後、次に銅層をエッチングして、樹脂基板上に電子回路を形成することで回路形成時のサイドエッチングを抑制し、高いエッチファクタを可能であるだけでなく、エッチングに先立ち、エッチングされるべき銅箔の直上にある表面処理層を予め除去するプリエッチング工程を導入することで、目的とする回路幅の、より均一な回路を形成でき、パターンエッチングでのエッチング性の向上、ショートや回路幅の不良の発生を防止できる銅箔及び電子回路形成用銅張積層板並びにこれを用いた電子回路基板を提供する。 （もっと読む）

【課題】めっき触媒又はその前駆体との吸着性及び加水分解に対する耐性に優れた絶縁性樹脂、絶縁性樹脂層形成用組成物、基板との密着性に優れた金属膜又は金属パターンを簡易に形成しうる積層体、表面金属膜材料及び金属パターン材料の作製方法を提供する。
【解決手段】下記式で表されるユニットを含み、（Ｃ）で表されるユニットの含有率が共重合体に含まれる全ユニット中２０モル％未満である共重合体からなる絶縁性樹脂。
（もっと読む）

【課題】 配線パターンに応じた凹凸や段差が当該配線パターンを構成する導電層上の絶縁層の表面に生じるのを抑制することができるプローブ基板の製造方法を提供する。
【解決手段】 配線基板上に導電層からなる第１配線パターンを形成する第１配線パターン形成ステップと、第１配線パターンの形成後の配線基板上に第１絶縁層を形成する第１絶縁層形成ステップと、第１配線パターンに対応する第１絶縁層の領域を選択的に露光させる第１絶縁層露光ステップと、露光された第１絶縁層を除去する第１絶縁層除去ステップと、第１絶縁層の除去後に第２絶縁層を形成する第２絶縁層形成ステップからなる。 （もっと読む）

【課題】ウエットエッチングを採用した場合でも、未エッチング部分を発生させずに微細なパターンを形成することができる電気的固体装置の製造方法、電気的固体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板上に、スリット７ｂを備えた透光性の画素電極７ａを形成するにあたって、透光性導電膜７の上にレジストマスク９６を形成した後、ウエットエッチングを行なう。レジストマスク９６において、マスク開口部９６ｂを挟むマスク線状部９６ｅの側面部９６ｆは斜め上向きのテーパ面になっている。 （もっと読む）

【課題】工数を低減して、生産効率の向上を図ることができる配線回路基板の製造方法を提供すること。
【解決手段】金属支持基板７と、金属支持基板７の上に形成されるベース絶縁層８と、ベース絶縁層８の上に形成され、端子１４および端子１４から連続するめっきリード１６を備える導体パターン９と、導体パターン９を被覆するように、ベース絶縁層８の上に形成されるカバー絶縁層１０とを形成し、金属支持基板７をエッチングした後、ベース絶縁層８をエッチングして、金属支持基板７およびベース絶縁層８から、めっきリード１６を露出させ、露出させためっきリード１６をエッチングする。 （もっと読む）

【課題】銅配線間のニッケルの異常析出が生じることもなく、Ｎｉブリッジを減少させることと、チップの実装のズレを防止することと、銅配線の線幅が細くなることを防止して銅配線のはく離を防止することを同時に達成するチップ搭載用基板の製造方法を提供する。
【解決手段】基板１表面に形成した銅配線２を覆うエッチングレジスト３を設ける工程と、前記銅配線２表面が露出するまで前記エッチングレジスト３を除去する工程と、前記銅配線２を途中までエッチングする工程と、前記エッチングレジスト３をはく離する工程とを有する。 （もっと読む）

導電パターンを特徴とする回路基板の製造方法であって、i）最終生産物のための所望領域（３ａ）と最終生産物における導電性領域間の狭小領域（３ｃ）とを備える金属箔（３）などの導電層の一部は、ボンド（２）によって基板物質（１）に接着され、
例えば金属箔（３）などの導電層において後に除去されるさらに広範囲の領域（３ｂ）は、基板物質と実質的に非接着状態で残っており、除去領域（３ｂ）は、続く工程ii）でパターン化される予定の縁部分よりも小さい部分、可能であれば、続く工程iii）の前に除去領域が解放されるのを防ぐ領域にて、基板物質と接着するように、金属箔（３）などの導電層を基板物質（１）へ選択的に接着する工程と、ii）導電パターンを確立するために、所望の導電性領域（３ａ）間の微小ギャップと、固体状態で除去可能な領域（３ｂ）の外側周囲から、材料を除去することにより、金属箔（３）などの導電層をパターン化する工程と、iii）工程ii）において除去領域の外側周囲から除去された導電層の縁領域が、基板物質と縁が接着している除去領域（３ｂ）をもはや保持しなくなった後に、基板物質（１）に付加されていない除去領域（３ｂ）を金属箔（３）などの導電層から除去する工程、とを備える回路基板の製造方法。
（もっと読む）

【課題】プリント配線板のキャパシタ層を構成するために用いる電極回路付キャパシタ層形成材に対し、ブラスト処理を用いて、上部電極間に露出した誘電層を除去しても、キャパシタ品質の変化が少ない製造方法を提供する。
【解決手段】上記課題を達成するため、誘電体層の片面に仮上部電極回路を備え、他面側に下部電極回路用の導電体層を備え、仮上部電極回路と仮上部電極回路との間に誘電体層が露出した状態の第１仮上部電極回路付キャパシタ層形成材を準備し、この第１仮上部電極回路と第１仮上部電極回路との間に露出した誘電体層をブラスト処理を用いて除去した第２仮上部電極回路付キャパシタ層形成材を得て、当該第２仮上部電極回路付キャパシタ層形成材の第２仮上部電極回路の外周縁端部をエッチング除去して上部電極回路とすることを特徴とした電極回路付キャパシタ層形成材の製造方法等を採用する。 （もっと読む）

【解決手段】基板（Ｓ）上にスタンプ形状部（Ｐ）を形成する方法は、基板の少なくとも一方の表面に複数のスタンピングツールセグメント（３２，４０ａ，４０ｂ，４０ｃ，５０，６０，７０，８０，９２）を押し当てる段階を含む。基板（Ｓ）上にスタンプ形状部（Ｐ）を形成する構成（３０，９０）は、個々に、一以上からなるグループで協調的に、又はそれらの組み合わせで動作可能な複数のスタンピングツールセグメント（３２，４０ａ，４０ｂ，４０ｃ，５０，６０，７０，８０，９２）を含む。 （もっと読む）

【課題】回路パターン部とセラミックス基板との間に隙間が形成されており、且つ前記隙間にエッチング残渣が残るのを防止できる耐熱衝撃性に優れたセラミックス回路基板及びその製造方法を提供する。
【解決手段】本発明に係るセラミックス回路基板は、セラミックス基板１上に形成されたろう材パターン８，９と、前記ろう材パターン上に接合された回路パターン部と、を具備し、前記ろう材パターンは、前記回路パターン部の端部に沿ったろう材パターンを有し、前記セラミックス基板と前記回路パターン部との間には前記ろう材パターンの内側に位置する隙間が形成されていることを特徴とする。 （もっと読む）

基板が設けられ、走査ステップでは、処理ヘッドの少なくとも１つの走査設備により、基板に対して既に塗布された構造体が検出され、処理ヘッドには少なくとも１つの照明設備が設けられ、この照明設備は、照明ステップにおいて、走査ステップを用いて得られた情報を使用することにより、塗布されたラッカー構造体を局部的に照明する方法。また、この方法を行なうための装置が記載されている。この装置には、基板キャリアに対して移動可能な処理ヘッドが設けられ、処理ヘッドは、少なくとも１つの走査設備と少なくとも１つの照明設備とを備えている。
（もっと読む）