【課題】本発明は、シールド性能を維持しつつ、絶縁層とシールド電極との間で生じる剥離を抑制することが可能な多層基板を提供する。
【解決手段】可撓性を有する絶縁層１７と導体層５１とを含む積層体中に、電子部品１２、１３を内蔵してある。内蔵してある電子部品１２、１３をシールドするシールド電極１６が複数の層に分散して配置してあり、シールド電極１６のうち、電子部品１２、１３に近接する位置に配置してある第一のシールド電極１６ａは、積層方向から見て電子部品１２、１３が配置されている位置に配置してあり、第一のシールド電極１６ａより電子部品１２、１３から離れた位置に配置してある第二のシールド電極１６ｂは、第一のシールド電極１６ａで覆われている領域以外の領域を覆うように配置してある。 （もっと読む）

【課題】積層型回路基板における良好なインピーダンスコントロールと十分な不要輻射シールド効果とを両立させる。
【解決手段】積層型回路基板１は、表層側から順に、導体により形成された第１のグランド層２ｂと、信号配線パターンが形成された信号配線層２ｃと、第１のグランド層による信号配線パターンのインピーダンスコントロールを可能とするための開口部２ｄ′を有する導体により形成された第２のグランド層２ｄとがそれぞれの間に絶縁層３ｃ，３ｄを挟んで積層された部分を含む。上記開口部の内側に、それぞれの間に開口が形成されるように配置された複数のグランド線７が設けられている。 （もっと読む）

【課題】接地導体の面積を十分に確保しつつも接地導体が電子部品に与える影響を低減し、干渉源である信号線からの電磁的な干渉をも回避することにより、電子部品の誤動作や性能の低下を確実に防止して、部品内蔵基板の正確な動作を安定に維持することが可能な部品内蔵基板を提供する。
【解決手段】第１導体層１は、第１グランド電極１１を有する一方で、第２導体層２は、第２グランド電極２１を有している。電子部品８は、導体が近接配置されることでその特性が変化する特定領域８１を有している。第１グランド電極１１には、第２絶縁層６側から特定領域８１を見通すことができるように開口領域１３が形成されている。更に本発明に係る部品内蔵基板２０には、第２絶縁層６を貫通し、第１グランド電極１１と第２グランド電極２１とを電気的に接続する接地導体９が設けられている。 （もっと読む）

【課題】容易に湾曲させることができると共に、高周波信号に発生する損失を低減できる信号線路を提供する。
【解決手段】本体１２は、可撓性材料からなる複数の絶縁シート２２が積層されてなる。グランド導体３０ａ，３０ｂは、本体１２において信号線３２よりもｚ軸方向の正方向側に設けられている。グランド導体３０ａ，３０ｂには、ｚ軸方向から平面視したときに、信号線３２と重なっているスリットＳが形成されている。グランド導体３４は、本体１２において信号線３２よりもｚ軸方向の負方向側に設けられ、かつ、ｚ軸方向から平面視したときに、信号線３２と重なっている。グランド導体３０ａ，３０ｂ，３４及び信号線３２は、ストリップライン構造を構成している。グランド導体３０ａ，３０ｂと信号線３２との間隔Ｌ１は、グランド導体３４と信号線３２との間隔Ｌ２よりも小さい。 （もっと読む）

【課題】キャビティの上面側に設けられた半導体構成体用凹部内に半導体構成体を配置した半導体装置において、薄型化する。
【解決手段】キャビティ１の上面側に設けられた半導体構成体用凹部４内には半導体構成体１１がフェースダウン方式で配置されている。半導体構成体用凹部４内には絶縁層３５が半導体構成体１１を覆うように設けられている。絶縁層３５の上面は、キャビティ１の上面に設けられた上層オーバーコート膜３３の上面と面一となっている。絶縁層３５および上層オーバーコート膜３３の上面には上層配線３７が設けられている。この場合、キャビティ１および半導体構成体１１上には上層絶縁膜を設けておらず、したがってその分薄型化することができる。 （もっと読む）

【課題】配線基板に配設される信号配線のインピーダンスが揃え得る多層配線基板を提供する。
【解決手段】多数本の信号配線の一端を接続するパッド２ｂと他端を接続するパッド３ｂを配線基板１の表面と裏面に同心円状に配設して信号配線６を等長とし、信号配線６の上層及び下層に電源配線５，７を配設した。 （もっと読む）

【課題】露光マスクを用いる際にマスクパターンにおける静電破壊を防止し得る配線基板の製造方法を提供する。
【解決手段】本発明の配線基板１０の製造方法では、所定の導体層４４の下層に感光性樹脂層を形成し、導電性遮光膜が形成されたマスクパターンを有する露光マスクを感光性樹脂層の表面に配置した状態で露光・現像を行ってめっきレジストを形成し、めっきレジストの開口部に導体パターンとなる金属めっき層を形成した後、エッチングにより金属めっき層の表面を除去する。マスクパターンは、製品形成領域に対応する第１導電性パターンと、枠部に対応する第２導電性パターンと、第１及び第２導電性パターンを電気的に接続する第３導電性パターンを含む。第３導電性パターンはエッチングで除去可能な細い線幅を有し、導体パターンが形成されない領域に配置できるため、マスクパターンの帯電時に図形パターン間の放電による静電破壊を防止可能となる。 （もっと読む）

【課題】高速伝送を実現しつつも設計が容易なプリント配線板の構造を提供する。
【解決手段】
第１絶縁層１０の一方主面に形成されたグランド層３０と、他方主面に形成された信号線４１と、第１絶縁層１０の他方主面に形成され、信号線４１を挟んで並設された２本の導電線４２と、信号線４１と導電線４２とを覆う第２絶縁層２０と、を備え、第２絶縁層（絶縁層Ａ）２０の誘電正接Ａ＞第１絶縁層（絶縁層Ｂ）１０の誘電正接Ｂである場合は、関係式１：比誘電率Ｂ×信号線４１の幅（Ｗ４１）÷第１絶縁層（絶縁層Ｂ）１０の厚さ（Ｔ１０）＞比誘電率Ａ×｛信号線４１の厚さ（Ｔ４１）÷信号線４１と一方の導電線４２ａとの距離（Ｓ１）＋信号線４１の厚さ（Ｔ４１）÷信号線４１と他方の導電線４２ｂとの距離（Ｓ２）＋信号線４１の厚さ（Ｔ４１）÷一対の信号線（４１ａ、４１ｂ）間の距離（Ｓ３）×２）｝を満たす。 （もっと読む）

【課題】 振動や温度変動といった物理的外力の耐性向上と、低ＥＭＩ実現とを同時に両立させる多層プリント配線板を提供する。
【解決手段】 各種情報を画像表示する表示手段を制御する表示制御手段と、前記表示制御手段による描画処理する際に用いるデータを格納し、１００ＭＨｚ以上の動作クロック周波数であるＢＧＡパッケージ記憶手段１０１と、を備えた多層プリント配線板１０２において、ＢＧＡパッケージ記憶手段１０１は、その実装面と平行に設けられるリファレンスプレーン１０２ｇに接続されるとともに、ＢＧＡパッケージ記憶手段１０１の実装面と同一面に設けられるＢＧＡパッケージ記憶手段１０１の電源パターン１０２ｈと、リファレンスプレーン１０２ｇの少なくとも一部とが、絶縁層を介して所定の面積で対向する。 （もっと読む）

【課題】 共振周波数での電源インピーダンスを低く保ったまま反共振周波数での電源インピーダンスを下げることが可能な多層配線基板を提供する。
【解決手段】 多層配線基板１に実装されているＩＣ５０の電源−グランド間には、ＥＳＬが１ｎＨ以下であり、ＥＳＲが１．５Ω以上２０Ω以下の１以上（図１では２個）の高ＥＳＲコンデンサ７０と、ＥＳＬが１ｎＨ以下であり、ＥＳＲが１００ｍΩ以下の１以上（図１では２個）の低ＥＳＲコンデンサ６０とが並列に接続されている。多層配線基板１によれば、共振周波数での電源インピーダンスを低く保ったまま、反共振周波数におけるインピーダンスを、低ＥＳＲコンデンサ６０のみの場合と比較して、半分以下に低減（−６ｄＢのノイズ低減に相当）することができる。 （もっと読む）

【課題】特性を規格内に収めながら、層数と基板面積を同時に削減可能な多層配線構造を提案する。
【解決手段】複数の配線層は、積層方向の一方側から他方側に向かって順に、電源層Ｌ４、グランド層Ｌ３、第１信号配線層Ｌ２、第２信号配線層Ｌ１の４層を層間に絶縁層を介して配置させた４層配線部を有する。第１および第２信号配線層Ｌ２，Ｌ１は、一方にデータ信号（ＤＱ）配線を含み、他方にクロック信号（ＣＬＫ）配線を含み、これらは、少なくとも両方の配線が平行な箇所において、積層方向からみて重ならないように配置されている。 （もっと読む）

【課題】 共振周波数での電源インピーダンスを低く保ったまま反共振周波数での電源インピーダンスを下げることが可能な多層配線基板を提供する。
【解決手段】 多層配線基板１には、ＩＣ５０、及び該ＩＣ５０の電源−グランド間に互いに並列に接続された２個の積層セラミックコンデンサ（デカップリングコンデンサ）６０，６７が実装されている。当該２個の積層セラミックコンデンサ６０，６７は、所定の抵抗値を有する抵抗パターン１６を含む配線パターン１５によって接続された積層セラミックコンデンサ６７と、抵抗パターン１６を含まない配線パターン１４によって接続された積層セラミックコンデンサ６０とを含む。積層セラミックコンデンサ６０のＥＳＲは１００ｍΩ以下に設定され、積層セラミックコンデンサ６７のＥＳＲと抵抗パターン１６との合成抵抗は１．５Ω以上２０Ω以下に設定されている。 （もっと読む）

【課題】半導体集積回路素子に対して十分な電源供給を行なって半導体集積回路素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】接地用のスルーホール導体５Ｇおよびこれに接続される接地用の外部接続パッド８Ｇと電源用のスルーホール導体５Ｐおよびこれに接続された電源用の外部接続パット８Ｐとが互いに隣接して配置されており、接地用のスルーホール導体５Ｇと接地用の外部接続パッド８Ｇとをそれぞれ２箇所ずつで接続する接地用のビア接続経路６Ｇｂおよび電源用のスルーホール導体５Ｐとの電源用の外部接続パッド８Ｐとをそれぞれ２箇所ずつで接続する電源用のビア接続経路６Ｐｂと、を有する配線基板であって、接地用のビア接続経路６Ｇｂと電源用のビア接続経路６Ｐｂとは、互いに向き合う方向に片寄って配置されている。 （もっと読む）

【課題】環境温度の大きな変動に対して信頼性の高い高周波接続配線基板を提供する。
【解決手段】基板上に中心導体と接地導体とを有し、中心導体の一端側から１０Ｇｂｐｓ以上の高周波電気信号が入力され、中心導体の他端側から高周波電気信号が出力され、基板の表面と裏面との間に導通のためのビアを複数有する高周波接続配線基板において、環境温度変化により複数のビア間でクラックが発生しないよう、ビアを形成すべき位置における接地導体の表面積に応じた所定の直径で各ビアが形成され、複数のビアは複数種類の直径から構成される。 （もっと読む）

【課題】信号配線の特性インピーダンスの制御及びデカップリングキャパシタのキャパシタンスの制御を行う基板を提供する。
【解決手段】半導体装置１は、基板と、前記基板に形成された電源配線と、前記基板に形成された信号配線と、前記基板に形成されたグランド配線と、前記信号配線、前記電源配線及び前記グランド配線を被覆する絶縁層と、前記絶縁層の上に形成された金属膜１１と、を備え、前記電源配線を被覆する前記絶縁層の厚さと、前記信号配線を被覆する前記絶縁層の厚さとが異なり、前記金属膜１１がグランド電位に接続されている。 （もっと読む）

【課題】マイクロストリップラインを含みかつ良好な高周波特性を有する信号配線を備えた基板を提供する。
【解決手段】基板１０ａは、絶縁性基材２０ａと、該絶縁性基板を挟むよう配置された導電層３０ａと、高速信号配線１００ａ，２００ａを備える。高速信号配線は、マイクロストリップライン１１０ａ，２１０ａと、導電性パッド１２０ａ，２２０ａと、中継ライン１３０ａ，２３０ａから構成される。特に、中継ラインは、マイクロストリップラインよりも特性インピーダンスが高くなるよう、該マイクロストリップラインの線幅よりも細い線幅を有する。 （もっと読む）

【課題】電圧変換用ＩＣの雑音除去性能を劣化させることなく、電圧変換用ＩＣを多層配線板中に内蔵させた、新規な構成の電圧変換モジュール素子及び電圧変換モジュールを提供する。
【解決方法】多層配線板における複数の配線パターンの、内方に位置する配線パターンの一つに実装された電圧変換を行うための電圧変換用ＩＣと、 前記複数の配線パターンの少なくとも一つにおいて、前記電圧変換用ＩＣの入力側における入力端子及びグランド端子と電気的に接続するようにして実装されたコンデンサとを具える電圧変換モジュール素子及び電圧変換モジュールにおいて、前記コンデンサの、前記電圧変換用ＩＣの前記入力端子及び前記グランド端子までの接続長の合計を１ｍｍ以下とする。 （もっと読む）

【課題】伝送コネクタ用の中継基板において、伝送特性や接地特性が高く、低コストな中継基板を提供することを目的とする。
【解決手段】本発明の中継基板は、複数のワイヤとコネクタとを中継する伝送コネクタ用の中継基板であって、表面に配置された、第一及び第二の表グランドパッド１２ａ、１２ｂと、裏面に配置された第一及び第二の裏グランドパッド１３ａ、１３ｂと、グランドパッド間に配置されたシグナルパッド１４ａ〜１５ｂと、第一の表グランドパッド１２ａと第一の裏グランドパッド１３ａとを接続する第一のＶＩＡホール１７ａと、第二の表グランドパッド１２ｂと第二の裏グランドパッド１３ｂとを接続する第二のＶＩＡホール１７ｂとを備え、第一のＶＩＡホール１７ａと第二のＶＩＡホール１７ｂとが、シグナルパッドの両側に配置されていることを特徴とする。 （もっと読む）

【課題】
高速での信号伝達特性の良好な高速信号伝送用基板を提供すること。
【解決手段】
高速信号伝送用基板は、第１接地パターンと、前記第１接地パターンの両面に形成される第１絶縁層と、前記第１絶縁層の表面に形成される第１導電パターンとを有する第１基板部と、第２接地パターンと、前記第２接地パターンの両面に形成される第２絶縁層と、前記第２絶縁層の表面に形成される第２導電パターンとを有する第２基板部と、前記第１基板部と前記第２基板部とを対向させた状態で、前記第１基板部の前記第１導電パターンと、前記第２基板部の前記第２導電パターンとを接続する接続部とを含む。 （もっと読む）

【課題】本発明はプローブカード用セラミック基板及びその製造方法に関する。
【解決手段】本発明の一実施形態によるプローブカード用セラミック基板は、複数の第１共用ビアが形成された第１共用基板と、複数の第２共用ビアが形成された第２共用基板と、第１共用基板と第２共用基板の間に配置され、１つ以上のグループビアを含み、複数の第１共用ビア及び複数の第２共用ビアを電気的性質に応じてグループ化し、グループ毎に同じグループビアに連結するグループ化基板と、個別の電子部品に形成された１つ以上の端子に対応するように形成され、上記複数の第１共用ビアと第２共用ビアの全部または一部に連結される１つ以上の配線ビアを含むビルドアップ層とを含む。 （もっと読む）