【課題】シュリンク技術を利用して、コンタクトホールとして利用できる複数の凹部を１回のレジストマスク工程で異なる深さ寸法に形成することのできるコンタクトホールの形成方法、および電気光学装置の製造方法を提供すること。
【解決手段】電気光学装置の素子基板１０上にコンタクトホールを形成するにあたって、まず、第１開口部１７ａおよび第２開口部１７ｂを備えたレジストマスク１７を層間絶縁膜４２の表面に形成した後、第１開口部１７ａおよび第２開口部１７ｂから層間絶縁膜４２および絶縁膜４９をエッチングする。その後、シュリンク工程において、レジストマスク１７を変形させて第２開口部１７ｂを塞ぐ一方、第１開口部１７ａの開口面積を狭める。次に、第１開口部１７ａから層間絶縁膜４１およびゲート絶縁層２をエッチングする。 （もっと読む）

【課題】高品質で低コストの発光ダイオード用基板の製造方法、発光ダイオードの製造方法及びモールドの製造方法を提供する。
【解決手段】実施形態に係る発光ダイオード用基板は、基板上に、レジスト材料を配置する工程と、主面に複数の第１の凸部が形成され、少なくとも前記第１の凸部の上面に、その幅及び間隔が前記第１の凸部の幅及び間隔よりも小さい複数の第２の凸部が形成されたモールドを、前記基板に押し付けることにより、前記第１の凸部間及び前記第２の凸部間に前記レジスト材料を進入させる工程と、前記モールドを押し付けた状態で、前記レジスト材料を固化させることにより、前記基板上にレジストパターンを形成する工程と、前記レジストパターンから前記モールドを剥離する工程と、前記レジストパターンをマスクとして、前記基板に対してエッチングを施す工程と、を備える。 （もっと読む）

【課題】半導体からのＶ族原子の脱離を抑制しつつ同一面内でエッチング深さが異なる形状を簡易に加工することができる半導体素子の作製方法を提供する。
【解決手段】酸素プラズマの所定の濃度に対して、開口部幅の異なる領域毎に、半導体表面にて酸素プラズマによりポリマーの生成を抑制しつつ半導体表面のエッチングが進行する状態のみが発現するように前記開口部幅１９０５が設定された開口部１９０１を有するマスク１９００を半導体表面に形成する第１の工程と、マスク１９００が形成された前記半導体表面に前記炭化水素系プラズマおよび前記酸素プラズマを照射し、前記酸素プラズマを前記マスクの開口部幅方向にて前記開口部に拡散させることによりポリマーの生成を抑制するとともにエッチングに寄与する炭化水素系プラズマの濃度を制御する第２の工程を有するようにした。 （もっと読む）

【課題】エッチング面積を変えずにマスク面積を小さくする、同一面内でエッチング深さが異なる形状を容易に加工することができる半導体素子の作製方法を提供すること。
【解決手段】エッチングされる領域のマスク端からの距離は、マスク幅が１μｍ以上でほぼ一定の値を示す。このことは、マスク上のマスク端から１μｍまでの領域に存在する水素プラズマが開口部に拡散してエッチングに寄与することを示す。このとき、マスク上のマスク端から１μｍ以上の領域に存在する水素プラズマはエッチングに寄与することなくマスク上から脱離するものと考えられる。そのため、本発明の選択エッチングにおいてはマスクの幅は１μｍ以上あればエッチング領域のマスク端からの距離を十分に得られる。また、半導体素子の高密度集積における素子間隔が１０μｍ程度であることを考慮すると、マスク幅は１μｍ以上１０μｍ以下で有効である。 （もっと読む）

【課題】単結晶半導体層のテーパー形状を有する端部の特性を良好にすることを課題とする。
【解決手段】加速されたイオンを単結晶半導体基板に照射することによって、単結晶半導体基板中に脆化領域を形成し、単結晶半導体基板とベース基板とを、絶縁膜を介して貼り合わせ、脆化領域において単結晶半導体基板を分離して、ベース基板上に絶縁膜を介して第１の単結晶半導体層を形成し、第１の単結晶半導体層に対してドライエッチングを行って、端部の形状がテーパー形状である第２の単結晶半導体層を形成し、第２の単結晶半導体層の端部に対して、ベース基板側の電位を接地電位としたエッチングを行う。 （もっと読む）

【課題】エピタキシャル基板と製造方法を提供する。
【解決手段】本発明のエピタキシャル基板は結晶性基板を備える。結晶性基板は微細な凹凸を備えるとともにパターニング不要のエピタキシャル表面を有する。本発明によるエピタキシャル基板は化合物半導体材料から、良好な品質のエピタキシャル層の成長を得るという利点を有する。さらに、本発明によるエピタキシャル基板の製造方法は低コストかつ製造時間短縮といった利点を有する。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】チャネル層のキャリア濃度が増大することを避けてリークを低減できる構造を有する、窒化物電子デバイスを提供する。
【解決手段】半導体積層１５の斜面１５ａ及び主面１５ｃは、それぞれ、第１及び第２の基準面Ｒ１、Ｒ２に対して延在する。半導体積層１５の主面１５ｃは六方晶系III族窒化物のｃ軸方向を示す基準軸Ｃｘに対して５度以上４０度以下の範囲内の角度で傾斜すると共に、第１の基準面Ｒ１の法線と基準軸Ｃｘとの成す角度は第２の基準面Ｒ２の法線と基準軸Ｃｘとの成す角度より小さいので、チャネル層１９の酸素濃度を１×１０^１７ｃｍ^−３未満にすることができる。これ故に、チャネル層１９において、酸素添加によりキャリア濃度が増加することを避けることができ、チャネル層を介したトランジスタのリーク電流を低減できる。 （もっと読む）

【課題】 ナノ／微小球リソグラフィによって製造されるナノ／マイクロワイヤ太陽電池を提供する。
【解決手段】 ナノワイヤ／マイクロワイヤ・ベースの太陽電池を製造する技術が提供される。一実施形態において、太陽電池を製造する方法が提供される。本方法は、以下のステップを含む。ドープ基板を準備する。基板の上に球の単層を堆積させる。球は、ナノ球、微小球、又はそれらの組み合わせを含む。球をトリミングして単層内の個々の球の間に空間を設ける。トリミングされた球をマスクとして用いて、基板内にワイヤをパターン形成する。ワイヤは、ナノワイヤ、マイクロワイヤ、又はそれらの組み合わせを含む。ドープ・エミッタ層をパターン形成されたワイヤ上に形成する。上部コンタクト電極をエミッタ層の上に堆積させる。底部コンタクト電極を基板のワイヤとは反対の側に堆積させる。 （もっと読む）

【課題】４００℃程度の耐熱性を有するＮｄ添加量２ａｔ％のＡｌＮｄ層をプラズマエッチングにおいてフェンスと呼ばれる反応生成物の堆積を抑制できるエッチング方法を提供する。
【解決手段】プラズマエッチングを行うエッチングガスとして塩素ガスを用い、エッチング速度を２５０ｎｍ／分以下のエッチング速度でエッチングが行われるよう塩素ガスを供給する。ネオジム塩化物は蒸気圧がアルミニウム塩化物に比べて低いが、２５０ｎｍ／分以下のエッチング速度となるようプラズマエッチングすることで、アルミニウム塩化物と同時に蒸発させることができるため、フェンスの発生を抑えることが可能となる。 （もっと読む）

【課題】 光の取り出し効率を向上させることが可能な半導体発光素子を提供する。
【解決手段】 本発明による半導体発光素子１は、光（Ｌ９〜Ｌ１１）を透過可能な基板２と、基板２の主面上に形成された、傾斜した側面１０ｂを有する発光層を含む半導体層１０と、半導体層１０の表面を覆うように形成された反射層２０とを備え、半導体層１０の側面１０ｂは、基板２の主面の水平方向に対して４５〜７５°の傾斜角θを有しており、反射層２０は、複数の誘電体層（１１〜１３）を含み、各誘電体層（１１〜１３）は半導体層１０の上部端面１０ａ側の平均厚さがｍ（λ／ｎ_ｒ）、半導体層１０の側面１０ｂ側の平均厚さがｍ（λ／ｎ_ｒ）ｃｏｓθ、ただし、λ：発光層の発光波長、ｎ_ｒ：各誘電体層（１１〜１３）の屈折率、ｍ：１以上の任意の整数、で表される。 （もっと読む）

【課題】より微細な配線が形成された半導体装置を容易に製造する方法を提供する。
【解決手段】半導体基板上に導電性膜を形成する工程と、前記導電性膜上に犠牲膜を形成する工程と、前記犠牲膜をパターニングする工程と、パターニングされた前記犠牲膜の側面に、サイドウォールを形成する工程と、パターニングされた前記犠牲膜を除去する工程と、前記サイドウォールをマスクとして用いて前記導電性膜をパターニングして、配線を形成する工程とを有する方法により、半導体装置を製造する。 （もっと読む）

【課題】大面積に亘って大きなエッチング角で斜方向プラズマエッチングを行う方法を提供する。
【解決手段】基材２１の表面に、それに対して傾斜した形状の縁２３を持つ電界制御板２２を前記表面に対して平行に載置し、プラズマ中のイオンにバイアス電圧を印加することによりイオンを基材２１の表面に入射させる。電界制御板２２の縁２３がオーバーハングしているため、一見すると縁２３の直下の領域２６にはイオンが到達しないようにも思われるが、実際には縁２３に沿って電界制御板２２の下面側に等電位面が引き込まれるように変形することにより、領域２６にイオンが回り込んで入射する。これにより、大面積に亘って、基材２１の表面の法線に対して40°〜50°という大きなエッチング角で斜方向エッチングを行うことができ、それにより３次元フォトニック結晶を好適に作製することができる。 （もっと読む）

【課題】リソグラフィによらないでウィグル形状パターンを形成する半導体装置のパターン形成方法を提供することである。
【解決手段】本発明の１態様による半導体装置のパターン形成方法は、半導体基板の上方に被加工膜を堆積する工程と、前記被加工膜上に不純物を添加することによりエッチング特性が変化するマスク膜を堆積する工程と、前記マスク膜にラインパターンを形成する工程と、前記ラインパターンを形成したマスク膜の所望の領域にエッチング速度を変化させる不純物を選択的に添加する工程と、前記マスク膜からなる前記ラインパターンを選択的にエッチングして部分的に線幅の異なるウィグル形状を含むマスクパターンを形成する工程と、前記マスクパターンをマスクとして前記被加工膜をエッチングしてウィグル形状パターンを形成する工程とを具備する。 （もっと読む）

【課題】露光装置の解像限界に依存せずに、微小なパターン幅を有する薄膜パターンを高精度に形成することが可能な薄膜パターンの形成方法を提供する。
【解決手段】アンダーカット部を有するマスクパターンを使用して薄膜を選択的にエッチングすることによりプレ薄膜パターン（上面２Ａ，側面２Ｂ）を形成し、引き続きプレ薄膜パターンの上面２Ａおよび側面２Ｂを覆うようにエッチング保護膜を形成したのち、そのエッチング保護膜をマスクとしてプレ薄膜パターンを選択的にエッチングすることにより薄膜パターン７（側面２Ｃ）を形成する。２段階のエッチング工程を経て形成される２つの側面２Ｂ，２Ｃに基づいて薄膜パターン７のパターン幅が決定される。しかも、上面２Ａの幅および側面２Ｂ，２Ｃの傾斜角度に基づいて薄膜パターン７のパターン幅が高精度に制御される。 （もっと読む）

【課題】 半導体基板の加工時における位置決めの際に、透明な基板に対しても良好な位
置情報の検出を実現することのできるアライメントマークを設けたアライメントマーク付
き半導体基板及びアライメントマークの製造方法を得る。
【解決手段】 彫りこみ形のアライメントマーク４及び５を構成するそれぞれの彫りこみ
６を、第一段目の彫りこみの底面６１にさらに第二段目の彫りこみ６２を設けた、二段の
階段状に形成し、アライメント光源等を照射したときに散乱による反射を起こしやすくし
て、透明な半導体基板に対しても十分な安定した反射光を得る。 （もっと読む）

【課題】良好かつ安定したオーミック特性および接触抵抗を得ることができ、かつレジストマスク除去時における電極の酸化を防止した半導体発光素子の製造方法を提供する。
【解決手段】本実施形態に係る半導体発光素子の製造方法では、ｎ型半導体層３と、発光層４と、ｐ型半導体層５の積層構造からなるＩＩＩ−Ｖ族窒化物系半導体層１０を相対的に遅い第１速度でドライエッチングした後に、最終的に第１速度よりも速い第２速度でＩＩＩ−Ｖ族窒化物系半導体層１０をエッチングする。 （もっと読む）

【課題】 工程数の増加を可及的に抑制し、サイドエッチの進行を防止して、複数の被処理層を所望の形状に形成することができる被処理層の処理方法を提供する。
【解決手段】 第１エッチング処理工程の後に、被覆処理工程を行うことによって、サイドエッチによって形成される被処理層Ａ３の側面をレジスト層１によって被覆することができる。これによって、第２エッチング処理工程において、被処理層Ａ３が前記側面からエッチングされることを防止することができる。第１エッチング処理工程と第２エッチング処理工程との間に、被覆処理工程を設けることによって、エッチング処理工程を複数回行わなくても、サイドエッチを防止することができ、少ない工数で、複数の被処理層を所望の形状に形成することができる。 （もっと読む）

フェロキャパシタの形成のための方法であり、基板、底部の電極層１、フェロ電気層３およびトップの電極５を含む構造に対して第１のハードマスク要素７を堆積することを備える。RIEエッチングは、トップの電極５およびフェロ電気層３の部分を除去するために実行される。次に、第２のハードマスク要素９は、第１のハードマスク要素上に堆積される。第２のハードマスク要素は、エッチバックプロセスにより丸くされ、そのテーパー角は、７５から８７°の範囲に制御される。第２のRIEエッチングプロセスは、底部の電極１の部分を除去するために実行される。第２のハードマスク要素９の丸みにより、エッチングされた底部の電極１の側部に低い残存が形成される。
（もっと読む）