【課題】基板の表面に微細形状のリセスを形成する。
【解決手段】表面上に、第１の寸法と形状を備えた第１のフューチャを有するパターン形成層を形成し、該パターン形成層をエッチングして、前記第１の寸法とは異なる第２の寸法を有する第２のフューチャを形成し、該第２のフューチャを順応層で覆うとともに、該順応層の上方を除去して前記第２のフューチャの頂部を露出させた後に、
該第２のフューチャを、前記順応層と相互作用してin-situ硬化マスクを生成する酸素ベースの化学作用を伴うプラズマエッチングにより除去して、前記第１の寸法とは異なる第２の寸法を有する、前記形状の反転形状を作成して、該反転形状を前記表面に転写する。 （もっと読む）

【目的】マスクの厚さを所定の値にし、後退量とエッチング量の比を所定の値にしてトレンチの開口部の端部を丸めることで、ゲート酸化膜形成温度を９５０℃未満の低い処理温度にした場合でもゲート酸化膜の良好な耐圧特性と長期信頼性が得られる半導体装置の製造方法を提供すること。
【解決手段】マスクであるシリコン酸化膜２の端部１０をトレンチ８の開口部９の端部Ａから後退させる量Ｘと、等方性ドライエッチングによるエッチング量Ｙとの比（Ｘ／Ｙ）を２以上５以下に設定することで、Ｑｂｄの値を高くすることができて、良好なトレンチ８の開口部９の端部Ａと段差１２の端部Ｂの形状を丸めることができる。その結果、その後形成するゲート酸化膜１４の熱処理温度を、９５０℃未満、あるいは、９００℃以下で行った場合でも、ゲート酸化１４の良好な耐圧特性と長期信頼性を得ることが可能となる。 （もっと読む）

【課題】
本発明は、ナノインプリントリソグラフィにおいて、微細なパターンを形成可能なパターン形成方法を提供する。
【解決手段】
本発明の一態様であるパターン形成方法は、（ａ）被エッチング層１０上方に多孔質層１１を形成する工程と、（ｂ）前記多孔質層１１上に被転写パターンを有する有機材１３を形成する工程と、（ｃ）前記被転写パターンを用いて、前記多孔質１１よりエッチング耐性が高い転写酸化膜１６に加工パターンを形成する工程と、（ｄ）前記転写酸化膜１６をマスクとして、前記被エッチング層１０に前記加工パターンを形成する工程とを備えることを特徴とする。 （もっと読む）

【課題】所望のテーパ角度を容易に達成すると共に、テーパ表面の平滑化を実現でき、またオーバーハング形状が生じないシリコンエッチング方法及び装置並びにそれによって作製したエッチングシリコン体を提供する。
【解決手段】反応器１内を減圧し、ガス導入管４からプロセスガス（ＳＦ₆ ，Ｃ₄ Ｆ₈ 及びＯ₂ の混合ガス）をプラズマ発生室２ａ内に導入する。コイル３に交流電圧を印加してプラズマ発生室２ａ内にてプロセスガスのプラズマを発生させ、同時に基板電極１１に交流電圧を印加して、発生させたプラズマを反応室２ｂ内に引き込み、引き込んだプラズマにより、プラテン６に載置した試料２０（エッチングマスクが形成されたシリコン材）をテーパ状にエッチングする。エッチング後のシリコン材のエッチングマスクに接する面積が、エッチングマスクより狭い。 （もっと読む）

【課題】 エッチング処理が困難な材料に対しても適用可能であり、サイドエッチングを抑制し、且つエッチング処理面が平滑である良好なパターン形状を得ることができるミストエッチング装置及びミストエッチング方法を提供すること。
【解決手段】 エッチング液をミスト化するミスト生成部と、エッチング対象物をエッチングするエッチング部とを備えており、前記ミスト生成部は、エッチング液が収容され且つミスト化されるミスト生成容器と、前記エッチング液をミスト化するミスト生成機構と、生成された前記ミストを前記ミスト生成容器外へ排出するミスト排出口とからなり、前記エッチング部には、前記ミストが導入されるミスト導入口と前記エッチング対象物とが備えられ、該エッチング部で前記ミストが蒸気化されることを特徴とするミストエッチング装置とする。 （もっと読む）

【課題】レジスト膜のスリミング時にその膜厚の消費を抑制する半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、基体１１上に複数の絶縁層２５と複数の導電層ＷＬとを交互に積層して積層体を形成する工程と、積層体上にレジスト膜５０を形成する工程と、レジスト膜５０をマスクにして絶縁層２５及び導電層ＷＬをプラズマエッチングする工程と、ホウ素、リン及びヒ素の少なくとも１つを含むガスを用いたプラズマ処理により、レジスト膜５０の上面に、ホウ素、リン及びヒ素の少なくとも１つを含む硬化層５１を形成する工程と、レジスト膜５０の上面に硬化層５１が形成された状態で、酸素を含むガスを用いたプラズマ処理によりレジスト膜５０の平面サイズをスリミングする工程と、を備えた。 （もっと読む）

【課題】開孔径が均一で開孔径の制御が容易な、微細化に適した開孔パターンを有するマスクを製造する。
【解決手段】第１及び第２のマスク層内に開孔を設ける。この後、第１のマスク層内の開孔の径よりも第２のマスク層内の開孔の径を、Ｘの量だけ大きくする。この後、第２のマスク層内の開孔内にマスク材料を形成することによって第２のマスク層内の開孔内に、Ｘの径の空洞部を形成する。この空洞部を開孔として有する第２のマスク層及びマスク材料を、マスクとして形成する。 （もっと読む）

【課題】シリコン・オン・インシュレータ界面のアンダカットを実質的に抑制する方法を提供する。
【解決手段】垂直方向に一様なエッチングを行うように様々なサイズの凹部内のイオン充電を制限するためにイオン密度が低減される反応性イオン・エッチング工程を仕上げエッチング段階として使用することによってアンダカットが実質的になくなる、シリコン・オン・インシュレータ基板に異方性プラズマ・エッチングを施す方法を開示する。 （もっと読む）

【課題】ビア構造とそれを形成するビアエッチングプロセスを提供する。
【解決手段】ビアエッチングプロセスは、丸角とテーパ型側壁プロファイルを有するスルーサブストレートビアを形成する。その方法は、半導体基板を提供するステップと、半導体基板上に、ハードマスク層とパターン化フォトレジスト層を形成するステップと、ハードマスク中に開口を形成して、半導体基板の一部を露出するステップと、パターン化されたフォトレジスト層とハードマスク層をマスキング要素として、半導体基板の少なくとも一部を通過するビアを形成するステップと、トリミングプロセスを実行して、ビアの頂角を丸くするステップと、フォトレジスト層を除去するステップと、からなる。 （もっと読む）

【課題】極紫外線フォトマスク、フォトマスクの製造方法、及びプラズマエッチングチャンバシステムを提供する。
【解決手段】極紫外線フォトマスク、フォトマスクの製造方法、及びプラズマエッチングチャンバシステム装置が提供される。極紫外線フォトマスクの製造方法は、フォトマスク基板１０上に上部膜を形成した後、上部膜をパターニングして傾いた側壁を有する上部パターン４５を形成する段階を含む。上部膜をパターニングする段階は、上部膜の上部面に傾いた第１方向に平行に運動する荷電された粒子を使用して、上部膜を異方性エッチングする段階を含む。 （もっと読む）

【課題】キャパシタを備えた半導体装置とその製造方法において、キャパシタの品質を向上させること。
【解決手段】第１の導電膜１９、誘電体膜２０、及び第２の導電膜２１をこの順に形成する工程と、第２の導電膜２１をパターニングして、複数の上部電極２１ａを形成する工程と、レジストパターン２７の側面２７ｂが後退するエッチング条件を用いて、該レジストパターン２７をマスクにしながら誘電体膜２０をエッチングし、キャパシタ誘電体膜２０ａを形成する工程と、第１の導電膜１９をパターニングして下部電極１９ａを形成する工程と、上部電極１９ａの上の層間絶縁膜３３にホール３３ａを形成する工程と、ホール３３ａに導体プラグ３７を埋め込む工程とを有し、端部の上部電極２１ａ上のホール３７の形成予定領域が、側面２７ｂが後退した後のレジストパターン２７により覆われる半導体装置の製造方法による。 （もっと読む）

【課題】電極パタンを精度よく形成する。
【解決手段】半導体基板の一方面（コンタクト層１０）上に、ＳｉＯ_２膜１２−１、ＳｉＮ膜１４−１、ＳｉＯ_２膜１２−２、およびＳｉＮ膜１４−２を順に積層した４層の絶縁膜を形成する工程と、それら４層の絶縁膜にコンタクト層１０の表面まで貫通するコンタクトホールを形成する工程と、ＳｉＯ_２膜１２に対するエッチングレートがＳｉＮ膜１４に対するエッチングレートより高い薬液（たとえばフッ酸）を用いて、コンタクトホールに露出したＳｉＯ_２膜１２−２の側面をコンタクトホールに露出したＳｉＮ膜１４−２の側面より所定長だけ後退させる工程と、コンタクトホールに露出したコンタクト層１０上に、ＳｉＮ膜１４−２に当接しない厚さを有する電極層２０−１を蒸着により形成する工程と、上記薬液を用いて、ＳｉＮ膜１４−２をＳｉＯ_２膜１２−２とともに除去する工程と、を含む。 （もっと読む）

【課題】マスク数の少ない薄膜トランジスタ及び表示装置の作製方法を提供する。
【解決手段】第１の導電膜１０２と、絶縁膜１０４と、半導体膜１０６と、不純物半導体膜１０８と、第２の導電膜１１０とを積層し、この上に多階調マスクを用いて凹部を有するレジストマスク１１２を形成し、第１のエッチングを行って薄膜積層体を形成し、該薄膜積層体に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層１１６Ａを形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。 （もっと読む）

【課題】チャネルが上下方向に形成されるトランジスタアレイ内における各トランジスタの駆動電圧の伝達効率を増大させるための半導体素子及びその製造方法を提供すること。
【解決手段】本発明の半導体素子は、複数の柱パターンと、各々の前記柱パターンを囲むゲート絶縁膜と、各々の前記ゲート絶縁膜を囲み、かつ、隣接する前記ゲート絶縁膜間を連接する導電膜とを備え、該導電膜は、ゲート電極及び配線として機能することを含む。 （もっと読む）

【課題】歪み発生層に緩和が生じにくい半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１の上に形成されたゲート電極１５と、ゲート電極１５の両側面上に形成され、断面Ｌ字状の内側サイドウォール１７Ｂと、半導体基板１１におけるゲート電極１５の両側方の領域に埋め込まれた歪み発生層１９とを備えている。内側サイドウォール１７Ｂは、５×１０¹⁹／ｃｍ³以上の炭素を含む炭素含有シリコン酸化膜からなる。歪み発生層１９は、１％以上の炭素を含む炭素含有シリコンエピタキシャル層を有する。 （もっと読む）

【課題】半導体デバイスの小型化要求を満たす寸法の開口部をエッチング対象の膜に形成することができる基板処理方法を提供する。
【解決手段】シリコン基材上にＴＥＯＳ膜５１、ＴｉＮ膜５２、反射防止膜５３及びフォトレジスト膜５４が順に積層され、フォトレジスト膜５４は反射防止膜５３の一部を露出させる開口部５５を有するウエハＷにおいて、ＣＦ系デポ性ガスであるＣＨＦ_３ガス及びハロゲン系ガスであるＨＢｒガスの混合ガスから生成されたプラズマによって露出する反射防止膜５３をエッチングしてＴｉＮ膜５２の一部を露出させた後に、開口部５５の側面にデポ５６を堆積させることにより開口部５５の幅（ＣＤ値）を調整し、その後、Ｃｌ_２ガス及びＮ_２ガスの混合ガスから生成されたプラズマによって露出したＴｉＮ膜５２をエッチングする。 （もっと読む）

【課題】寸法制御性を向上させ、生産性の低下を抑制することができる半導体基板の製造方法を提供すること。
【解決手段】本発明に係る半導体基板の製造方法は、第１の半導体膜及び前記第１の半導体膜上に形成される第２の半導体膜を含む積層膜を有する半導体基板の製造方法であって、積層膜上にレジストパターンを形成するレジストパターン形成工程と、フッ素原子を含むガス及び塩素原子を含むガスを含む混合ガスを用いたドライエッチングにより、レジストパターンを介して第１の半導体膜の端部をテーパ形状にエッチングするエッチング工程とを有し、エッチング工程では、第１の半導体膜の端部のテーパ形状の表面は、庇状のレジストパターンに覆われてエッチングされ、第２の半導体膜の縦方向のエッチングレートが、第１の半導体膜の縦方向のエッチングレートより大きい。 （もっと読む）

【課題】リセスゲート工程中にリセス領域のエッチング工程で尖状のホーン（Ｈｏｒｎ）が発生することを抑制できる半導体装置のリセスゲート製造方法を提供すること。
【解決手段】シリコン基板２１をエッチングし、活性領域を画定するトレンチ２２を形成するステップと、該トレンチをギャップフィルする素子分離膜２３を形成するステップと、前記活性領域のチャネル予定領域を開口させ、酸化膜と非晶質カーボン膜とが積層されたハードマスク膜を前記シリコン基板上に形成するステップと、前記ハードマスク膜をエッチング障壁（エッチングマスク）として前記チャネル予定領域を１次エッチングおよび２次エッチング（前記２次エッチングは前記非晶質カーボン膜を取除いた後に行う）の順序でエッチングし、デュアルプロファイルを有するリセス領域１００を形成するステップとを含む。 （もっと読む）

【課題】製造コストを低減することが可能な半導体素子の製造方法を提供する。
【解決手段】この発明に従った半導体素子の製造方法は、以下の工程：ＧａＮ系半導体層形成工程（Ｓ１０）、ＧａＮ系半導体層上にＡｌ膜を形成する工程（Ｓ２０）、エッチング速度が、Ａｌ膜を構成する材料より小さい材料からなるマスク層を形成する工程（Ｓ３０、Ｓ４０）、マスク層をマスクとして用いて、Ａｌ膜およびＧａＮ系半導体層を部分的に除去することにより、リッジ部を形成する工程（Ｓ５０）、Ａｌ膜の端面の側壁の位置をマスク層の側壁の位置より後退させる工程（Ｓ６０）、エッチング速度が、Ａｌ膜を構成する材料より小さい材料からなる保護膜を、リッジ部の側面およびマスク層の上部表面上に形成する工程（Ｓ７０）、Ａｌ膜を除去することにより、マスク層および当該マスク層の上部表面上に形成された保護膜の部分を除去する工程（Ｓ８０）、を備える。 （もっと読む）

【課題】磁気特性の劣化が抑制された磁気抵抗素子を提供する。
【解決手段】磁気抵抗素子は、シリコン基板１の上面全体に磁性膜３が形成され、磁性膜３の所定パターンを形成させるための所定パターンの第１絶縁膜４が等方性エッチングにより磁性膜３の上面に形成される第１工程と、異方性エッチングにより第１絶縁膜４の所定パターンに基づいて磁性膜３が所定パターンに形成される第２工程とによって製造される。 （もっと読む）