薄膜トランジスタの作製方法及び表示装置の作製方法
【課題】マスク数の少ない薄膜トランジスタ及び表示装置の作製方法を提供する。
【解決手段】第１の導電膜１０２と、絶縁膜１０４と、半導体膜１０６と、不純物半導体膜１０８と、第２の導電膜１１０とを積層し、この上に多階調マスクを用いて凹部を有するレジストマスク１１２を形成し、第１のエッチングを行って薄膜積層体を形成し、該薄膜積層体に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層１１６Ａを形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。
【解決手段】第１の導電膜１０２と、絶縁膜１０４と、半導体膜１０６と、不純物半導体膜１０８と、第２の導電膜１１０とを積層し、この上に多階調マスクを用いて凹部を有するレジストマスク１１２を形成し、第１のエッチングを行って薄膜積層体を形成し、該薄膜積層体に対してサイドエッチングを伴う第２のエッチングを行ってゲート電極層１１６Ａを形成し、その後ソース電極及びドレイン電極等を形成することで、薄膜トランジスタを作製する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び当該薄膜トランジスタを有する表示装置の作製方法に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成される薄膜トランジスタが注目されている。薄膜トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイスに広く応用されている。薄膜トランジスタは、特に液晶表示装置又はＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等に代表される、画像表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、具体的には、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極と、の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。
【０００３】
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性及び生産コストの低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化が挙げられる。
【０００４】
アクティブマトリクス型液晶表示装置では、スイッチング素子として主に薄膜トランジスタが用いられている。薄膜トランジスタの作製において、フォトリソグラフィに用いるフォトマスクの枚数を削減することは、工程の簡略化のために重要である。例えばフォトマスクが一枚増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及び乾燥工程等が必要になる。そのため、作製工程に使用するフォトマスクが一枚増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトマスクを低減するために、数多くの技術開発がなされている。
【０００５】
フォトマスクの枚数を低減させる従来の技術としては、裏面露光、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下が懸念されていた。また、薄膜トランジスタの電気的特性を犠牲にせざるを得ないことも多かった。
【０００６】
薄膜トランジスタの作製工程における、フォトマスクの枚数を減らすための代表的な手段として、多階調マスク（ハーフトーンマスク又はグレートーンマスクと呼ばれるもの）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する技術として、例えば特許文献１が挙げられる。
【特許文献１】特開２００３−１７９０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、薄膜トランジスタの作製方法において、複雑な技術を用いることなく、フォトリソグラフィ法に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
【０００８】
また、本発明は、特に表示装置の画素に用いられる薄膜トランジスタ（画素ＴＦＴともいう。）に適用することができる。そのため、本発明は、表示装置の作製における、フォトリソグラフィ法に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明は、第１の導電膜と、該第１の導電膜上に絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜をこの順に積層した薄膜積層体と、を形成し、第１のエッチングにより前記第１の導電膜を露出させつつ、少なくとも前記薄膜積層体のパターンを形成し、第２のエッチングにより第１の導電膜のパターンを形成する。ここで、第２のエッチングは、第１の導電膜がサイドエッチングされる条件により行う。
【００１０】
ここで、第１のエッチングは、ドライエッチング又はウエットエッチングを用いればよい。なお、第１のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には、複数の工程により第１のエッチングを行っても良い。また、第２のエッチングは、ドライエッチング又はウエットエッチングを用いればよい。しかし、上記の通り、第２のエッチングでは、第１の導電膜がサイドエッチングされる必要がある。従って、第２のエッチングには、ウエットエッチングを用いることが好ましい。
【００１１】
ここで、第２のエッチングは第１の導電膜のサイドエッチングを伴う条件により行うため、第１の導電膜は前記パターン形成された薄膜積層体よりも内側に後退する。従って、第２のエッチング後の第１の導電膜の側面は、パターン形成された薄膜積層体の側面よりも内側に存在する。更には、パターン形成された第１の導電膜の側面とパターン形成された薄膜積層体の側面との間隔は概ね等しいものとなる。
【００１２】
なお、第１の導電膜のパターンとは、例えば、ゲート電極及びゲート配線並びに容量電極及び容量配線を形成する金属配線の上面レイアウトをいう。
【００１３】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２の導電膜上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１４】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第２の導電膜上に第２のレジストマスクを形成し、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１５】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１６】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１７】
上記構成の本発明の作製方法であって、第１のレジストマスクが凹部を有する場合において、前記第１のレジストマスクは多階調マスクを用いて形成することが好ましい。多階調マスクを用いることで、簡略な工程で凹部を有するレジストマスクを形成することができる。なお、第１のレジストマスクが凹部を有する場合、後に形成される第２のレジストマスクは、「縮小レジストマスク」ともよぶことができる。
【００１８】
上記構成の本発明の薄膜トランジスタの作製方法を適用することで、前記第１のエッチングによって素子領域が形成され、前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面を形成することができる。
【００１９】
上記構成の第１のエッチング及び第２のエッチングを用いる本発明のいずれかにおいて、前記第１のエッチングはドライエッチングにより行い、前記第２のエッチングはウエットエッチングにより行うことが好ましい。第１のエッチングによる加工は高精度に行うことが好ましく、第２のエッチングによる加工はサイドエッチングを伴う必要がある。高精度な加工を行うためにはドライエッチングが好ましく、また、ウエットエッチングは化学反応を利用するためドライエッチングよりもサイドエッチングが生じやすいためである。
【００２０】
上記構成の本発明により作製した薄膜トランジスタの前記ソース電極及びドレイン電極層に接続して画素電極を選択的に形成することで、表示装置を作製することができる。
【００２１】
本発明の一は、上記構成の方法により薄膜トランジスタを作製し、前記薄膜トランジスタを覆って保護絶縁膜を形成し、前記ソース電極及びドレイン電極層の一部を露出させるように前記保護絶縁膜に開口部を形成し、前記開口部及び前記保護絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法である。
【００２２】
上記構成の本発明の表示装置の作製方法において、前記保護絶縁膜は、ＣＶＤ法又はスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することが好ましい。特に好ましくは窒化珪素膜をＣＶＤ法又はスパッタリング法により形成し、有機樹脂膜をスピンコート法により形成する。保護絶縁膜をこのように形成することで、薄膜トランジスタの電気的特性に影響を及ぼしうる不純物元素等から薄膜トランジスタを保護し、且つ画素電極の被形成面の平坦性を向上させて歩留まりの低下を防止することができる。
【００２３】
上記構成の本発明の作製方法を適用して作製した薄膜トランジスタは、ゲート電極層を覆うゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞が設けられているものである。空洞が設けられることによってゲート電極端部近傍を低誘電率化（ｌｏｗ−ｋ化）できる。
【００２４】
なお、本明細書中において、「膜」とは、全面に形成されたパターン形成されていないものをいい、「層」とは、レジストマスク等により所望の形状にパターン形成されたものをいう。しかし、積層膜の各層については、膜と層を特に区別することなく用いることがある。
【００２５】
なお、「食刻」とは、意図しないエッチングをいう。すなわち、エッチングは「食刻」が極力生じない条件により行うことが好ましい。
【００２６】
なお、本明細書中において、任意の膜が「耐熱性を有する」とは、後の工程における温度によって当該膜が膜としての形態を保ち、且つ当該膜に求められる機能及び特性を保つことができることをいう。
【００２７】
なお、本明細書中において、「ゲート配線」とは、薄膜トランジスタのゲート電極に接続される配線をいう。ゲート配線は、ゲート電極層により形成される。また、ゲート配線は走査線と呼ばれることがある。
【００２８】
また、本明細書中において、「ソース配線」とは、薄膜トランジスタのソース電極及びドレイン電極に接続される配線をいう。ソース配線は、ソース電極及びドレイン電極層により形成される。また、ソース配線は信号線と呼ばれることがある。
【発明の効果】
【００２９】
本発明により、薄膜トランジスタの作製工程数を大幅に削減することができる。更には、本発明により作製した薄膜トランジスタは表示装置に適用できるため、表示装置の作製工程を大幅に削減することもできる。より具体的には、本発明により、フォトマスクの枚数を減らすことができる。一のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することも可能である。従って、薄膜トランジスタ又は表示装置の作製工程数を大幅に削減することができる。
【００３０】
また、フォトマスクの枚数の低減を目的とした従来の技術とは異なり、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経る必要がない。そのため、薄膜トランジスタの歩留まりを低下させることなく作製工程数を大幅に削減することができる。
【００３１】
また、フォトマスクの枚数の低減を目的とした従来の技術では、電気的特性を犠牲にせざるを得ないことも少なくなかったが、本発明では、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程数を大幅に削減することができる。
【００３２】
更には、本発明の上記効果により、作製コストを大幅に削減することができる。
【００３３】
なお、本発明の作製方法により作製した薄膜トランジスタは、ゲート電極層端部に接して空洞を有するため、ゲート電極とドレイン電極との間に生じるリーク電流が小さいものとなる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００３５】
（実施の形態１）
本実施の形態では、本発明の薄膜トランジスタの作製方法及び該薄膜トランジスタがマトリクス状に配置された表示装置の作製方法の一例について、図１乃至図２５を参照して説明する。
【００３６】
なお、図１６乃至図２０には本実施の形態に係る薄膜トランジスタの上面図を示し、図２０は画素電極まで形成した完成図である。図１乃至図３は、図１６乃至図２０に示すＡ−Ａ’における断面図である。図４乃至図６は、図１６乃至図２０に示すＢ−Ｂ’における断面図である。図７乃至図９は、図１６乃至図２０に示すＣ−Ｃ’における断面図である。図１０乃至図１２は、図１６乃至図２０に示すＤ−Ｄ’における断面図である。図１３乃至図１５は、図１６乃至図２０に示すＥ−Ｅ’における断面図である。
【００３７】
まず、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらの膜は、単層で形成してもよいし、複数の膜を積層した積層膜であってもよい。
【００３８】
基板１００は、絶縁性基板である。本発明を表示装置に適用する場合には、基板１００としては、ガラス基板又は石英基板を用いることができる。本実施の形態においては、ガラス基板を用いる。
【００３９】
第１の導電膜１０２は、導電性材料により形成する。第１の導電膜１０２は、例えばチタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、ニオブ若しくはスカンジウム等の金属材料又はこれらを主成分とする合金材料等の導電性材料を用いて形成することができる。ただし、後の工程（第１の絶縁膜１０４の形成等）に耐えうる程度の耐熱性は必要であり、後の工程（第２の導電膜１１０のエッチング等）で食刻又は腐食されない材料を選択することを要する。この限りにおいて、第１の導電膜１０２は特定の材料に限定されるものではない。
【００４０】
なお、第１の導電膜１０２は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４１】
第１の絶縁膜１０４は、絶縁性材料により形成する。第１の絶縁膜１０４は、例えば、シリコンの酸化膜、窒化膜、酸化窒化膜又は窒化酸化膜等を用いて形成することができる。ただし、第１の導電膜１０２と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、第１の絶縁膜１０４は特定の材料に限定されるものではない。
【００４２】
なお、第１の絶縁膜１０４は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができるが、特定の方法に限定されるものではない。
【００４３】
第１の絶縁膜１０４は、ゲート絶縁膜として機能するものである。
【００４４】
半導体膜１０６は、半導体材料により形成する。半導体膜１０６は、例えば、シランガスにより形成される非晶質シリコン等を用いて形成することができる。ただし、第１の導電膜１０２等と同様に、耐熱性が必要であり、後の工程にて食刻又は腐食されない材料を選択することを要する。この限りにおいて、半導体膜１０６は特定の材料に限定されるものではない。従って、ゲルマニウムを用いても良い。なお、半導体膜１０６の結晶性についても特に限定されない。
【００４５】
なお、半導体膜１０６は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４６】
不純物半導体膜１０８は、一導電性を付与する不純物元素を含む半導体膜であり、一導電性を付与する不純物元素が添加された半導体材料ガス等により形成される。例えば、フォスフィン（化学式：ＰＨ３）又はジボラン（化学式：Ｂ２Ｈ６）を含むシランガスにより形成される、リン又はボロンを含むシリコン膜である。ただし、第１の導電膜１０２等と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、不純物半導体膜１０８は、特定の材料に限定されるものではない。なお、不純物半導体膜１０８の結晶性についても特に限定されるものではない。また、半導体膜１０６により形成される半導体層の一部に、ドーピング等によりソース電極及びドレイン電極層とオーミック接触可能な領域を設ける場合などには、不純物半導体膜１０８を設ける必要がない。
【００４７】
なお、ｎ型の薄膜トランジスタを作製する場合には、添加する一導電性を付与する不純物元素として、リン又はヒ素等を用いればよい。すなわち、形成に用いるシランガスにはフォスフィン又はアルシン（化学式：ＡｓＨ３）等を所望の濃度で含ませればよい。または、ｐ型の薄膜トランジスタを作製する場合には、添加する一導電性を付与する不純物元素として、ボロン等を用いればよい。すなわち、形成に用いるシランガスにはジボラン等を所望の濃度で含ませればよい。
【００４８】
なお、不純物半導体膜１０８は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４９】
第２の導電膜１１０は、導電性材料（第１の導電膜１０２として列挙した材料等）であって、第１の導電膜１０２とは異なる材料により形成する。ここで、「異なる材料」とは、主成分が異なる材料をいう。具体的には、後に説明する第２のエッチングによりエッチングされにくい材料を選択すればよい。また、第１の導電膜１０２等と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。従って、この限りにおいて、第２の導電膜１１０は特定の材料に限定されるものではない。
【００５０】
なお、第２の導電膜１１０は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００５１】
なお、上記説明した第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０に対して求められる耐熱性は、第１の導電膜１０２が最も高く、以下前記した順に続き、第２の導電膜１１０が最も低い。例えば、半導体膜１０６が水素を含む非晶質半導体膜である場合には、約３００℃以上とすることで半導体膜中の水素が脱離し、電気的特性が変化する。そのため、例えば半導体膜１０６を形成した後の工程では３００℃を超えない温度とすることが好ましい。
【００５２】
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図１（Ａ）、図４（Ａ）、図７（Ａ）、図１０（Ａ）、図１３（Ａ）を参照）。第１のレジストマスク１１２は凹部又は凸部を有するレジストマスクであることが好ましい。換言すると、厚さの異なる複数の領域（ここでは、二の領域）からなるレジストマスクともいうことができる。第１のレジストマスク１１２において、厚い領域を第１のレジストマスク１１２の凸部と呼び、薄い領域を第１のレジストマスク１１２の凹部と呼ぶこととする。ただし、本発明はこれに限定されず、凹部又は凸部を有さないレジストマスクを用いてもよい。
【００５３】
第１のレジストマスク１１２において、ソース電極及びドレイン電極層１２０が形成される領域には凸部が形成され、ソース電極及びドレイン電極層１２０を有さず半導体層が露出して形成される領域には凹部が形成される。
【００５４】
第１のレジストマスク１１２は、多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図２５を参照して以下に説明する。
【００５５】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００５６】
図２５（Ａ−１）及び図２５（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図２５Ａ−１にはグレートーンマスク１４０を示し、図２５Ｂ−１にはハーフトーンマスク１４５を示す。
【００５７】
図２５（Ａ−１）に示すグレートーンマスク１４０は、透光性を有する基板１４１上に遮光膜により形成された遮光部１４２、及び遮光膜のパターンにより設けられた回折格子部１４３で構成されている。
【００５８】
回折格子部１４３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１４３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【００５９】
透光性を有する基板１４１としては、石英等を用いることができる。遮光部１４２及び回折格子部１４３を構成する遮光膜は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００６０】
グレートーンマスク１４０に露光するための光を照射した場合、図２５Ａ−２に示すように、遮光部１４２に重畳する領域における透光率は０％となり、遮光部１４２又は回折格子部１４３が設けられていない領域における透光率は１００％となる。また、回折格子部１４３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調整可能である。
【００６１】
図２５（Ｂ−１）に示すハーフトーンマスク１４５は、透光性を有する基板１４６上に半透光膜により形成された半透光部１４７、及び遮光膜により形成された遮光部１４８で構成されている。
【００６２】
半透光部１４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１４８は、グレートーンマスクの遮光膜と同様の金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００６３】
ハーフトーンマスク１４５に露光するための光を照射した場合、図２５（Ｂ−２）に示すように、遮光部１４８に重畳する領域における透光率は０％となり、遮光部１４８又は半透光部１４７が設けられていない領域における透光率は１００％となる。また、半透光部１４７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。
【００６４】
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有する第１のレジストマスク１１２を形成することができる。
【００６５】
ただし、本発明はこれに限定されず、多階調マスクを用いることなく第１のレジストマスクを形成してもよい。また、上記したように、第１のレジストマスクが凹部又は凸部を有さないレジストマスクであってもよい。
【００６６】
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、薄膜積層体１１４を形成する（図１（Ｂ）、図４（Ｂ）、図７（Ｂ）、図１０（Ｂ）、図１３（Ｂ）、図１６を参照）。このとき、少なくとも第１の導電膜１０２の表面を露出させることが好ましい。このエッチング工程を第１のエッチングとよぶ。第１のエッチングは、ドライエッチング又はウエットエッチングを用いればよい。なお、第１のエッチングをドライエッチングにより行う場合には一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には複数の工程により第１のエッチングを行うと良い。被エッチング膜の種類によってエッチングレートが異なり、一の工程にて行うことが困難だからである。
【００６７】
次に、第１のレジストマスク１１２を用いて第２のエッチングを行う。すなわち、第１の導電膜１０２をエッチングし、ゲート電極層１１６を形成する（図１（Ｃ）、図４（Ｃ）、図７（Ｃ）、図１０（Ｃ）、図１３（Ｃ）、図１７を参照）。このエッチング工程を第２のエッチングとよぶ。
【００６８】
なお、ゲート電極層１１６は、ゲート配線、容量配線及び支持部を構成しているが、ゲート電極層１１６Ａと表記する場合にはゲート配線を構成するゲート電極層を指し、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄと表記する場合には支持部を構成するゲート電極層を指し、ゲート電極層１１６Ｃと表記する場合には容量配線を構成するゲート電極層を指す。そして、これらを総括してゲート電極層１１６と呼ぶ。
【００６９】
第２のエッチングは、第１の導電膜１０２により形成されるゲート電極層１１６の側面が、薄膜積層体１１４の側面より内側に形成されるエッチング条件により行う。換言すると、ゲート電極層１１６の側面が、薄膜積層体１１４の底面に接して形成されるようにエッチングを行う（Ａ−Ａ’断面においてゲート電極層１１６の幅が薄膜積層体１１４の幅より小さくなるようにエッチングを行う）。更には、第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件により行う。換言すると、第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件により行う。このような条件により第２のエッチングを行うことで、ゲート電極層１１６を形成することができる。
【００７０】
なお、ゲート電極層１１６の側面の形状は特に限定されない。例えば、テーパ形状であっても良い。ゲート電極層１１６の側面の形状は、第２のエッチングにおいて用いる薬液等の条件によって決められるものである。
【００７１】
ここで、「第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件」、又は「第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件」とは、以下の第１の要件及び第２の要件を満たすものをいう。
【００７２】
第１の要件は、ゲート電極層１１６が必要な箇所に残存することである。ゲート電極層１１６の必要な箇所とは、図１７乃至図２０に点線で示される領域をいう。すなわち、第２のエッチング後に、ゲート電極層１１６がゲート配線、容量配線及び支持部を構成するように残存することが必要である。ゲート電極層がゲート配線及び容量配線を構成するためには、これらの配線が断線しないように第２のエッチングを行う必要がある。図１及び図２０に示されるように、薄膜積層体１１４の側面から間隔ｄ１だけ内側にゲート電極層１１６の側面が形成されることが好ましく、間隔ｄ１は実施者がレイアウトに従って適宜設定すればよい。
【００７３】
第２の要件は、ゲート電極層１１６により構成されるゲート配線及び容量配線の最小幅ｄ３、並びにソース電極及びドレイン電極層１２０Ａにより構成されるソース配線の最小幅ｄ２が適切なものとなることである（図２０を参照）。第２のエッチングによりソース電極及びドレイン電極層１２０Ａがエッチングされるとソース配線の最小幅ｄ２が小さくなり、ソース配線の電流密度が過大となり、電気的特性が低下するためである。そのため、第２のエッチングは、第１の導電膜１０２のエッチングレートが過大にならず、且つ第２の導電膜１１０のエッチングレートが可能な限り小さい条件で行う。加えて、後に説明する第３のエッチングにおける第１の導電膜１０２のエッチングレートが可能な限り小さい条件で行う。
【００７４】
また、ソース配線の最小幅ｄ２は大きくすることが困難である。ソース配線の最小幅ｄ２はソース配線と重畳する半導体層の最小幅ｄ４により決まり、ソース配線の最小幅ｄ２を大きくするためには半導体層の最小幅ｄ４を大きくせねばならず、隣接するゲート配線と容量配線とを絶縁させることが困難になるためである。本発明において、半導体層の最小幅ｄ４は、前記した間隔ｄ１の概ね２倍よりも小さくする。換言すると、間隔ｄ１は半導体層の最小幅ｄ４の約半分よりも大きくする。
【００７５】
なお、ソース配線と重畳する半導体層の幅を最小幅ｄ４とする部分は、ゲート配線と、該ゲート配線と互いに隣接する容量配線との間に少なくとも一箇所あればよい。好ましくは、図２０に示すように、ゲート配線に隣接する領域及び容量配線に隣接する領域の半導体層の幅を最小幅ｄ４とすればよい。
【００７６】
なお、ソース電極及びドレイン電極層により形成される、画素電極層と接続される部分の電極の幅はソース配線の最小幅ｄ２とすることが好ましい。
【００７７】
上記説明したように、本発明において、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜１０２のサイドエッチングを伴うことによって、ゲート電極層１１６により構成される、隣接するゲート配線と容量配線とを絶縁させることができるためである（図１７を参照）。
【００７８】
ここで、サイドエッチングとは、被エッチング膜の厚さ方向（基板面に垂直な方向又は被エッチング膜の下地膜の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面に平行な方向又は被エッチング膜の下地膜の面に平行な方向）にも被エッチング膜が削られるエッチングをいう。サイドエッチングされた被エッチング膜の端部は、被エッチング膜に対するエッチングガス又はエッチングに用いる薬液のエッチングレートによって様々な形状となるように形成されるが、端部が曲面となるように形成されることが多い。
【００７９】
なお、図１７に示すように、第１のエッチングにより形成される薄膜積層体１１４は、ゲート電極層１１６Ｂ及びゲート電極層１１６Ｄにより構成される支持部に接する部分では細くなるように設計される（図１７において両矢印で示す部分を参照）。このような構造とすることで、第２のエッチングによりゲート電極層１１６Ａと、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄとを分断して絶縁させることができる。
【００８０】
なお、図１７に示すゲート電極層１１６Ｂ及びゲート電極層１１６Ｄは、薄膜積層体１１４を支える支持部として機能する。支持部を有することで、ゲート電極層より上に形成されるゲート絶縁膜等の膜剥がれを防止することができる。更には支持部を設けることで、第２のエッチングによりゲート電極層１１６に接して形成される、空洞の領域が必要以上に広くなることを防止できる。なお、支持部を設けることで、薄膜積層体１１４が自重によって破壊され、又は破損することをも防止でき、歩留まりが向上するため好ましい。ただし、本発明は支持部を有する形態に限定されず、支持部を設けなくとも良い。支持部を有しない形態の上面図（図２０に対応）の一例を図２１に示す。
【００８１】
以上説明したように、第２のエッチングは、ウエットエッチングにより行うことが好ましい。
【００８２】
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜１０２としてアルミニウム又はモリブデンを形成し、第２の導電膜１１０としてチタン又はタングステンを形成し、エッチングには硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜１０２としてモリブデンを形成し、第２の導電膜１１０としてチタン、アルミニウム又はタングステンを形成し、エッチングには過酸化水素水を含む薬液を用いればよい。
【００８３】
第２のエッチングをウエットエッチングによって行う場合、最も好ましくは、第１の導電膜１０２としてネオジムを添加したアルミニウム上にモリブデンを形成した積層膜を形成し、第２の導電膜１１０としてタングステンを形成し、エッチングには硝酸を２％、酢酸を１０％、リン酸を７２％含む薬液を用いる。このような組成比の薬液を用いることで、第２の導電膜１１０がエッチングされることなく、第１の導電膜１０２がエッチングされる。なお、第１の導電膜１０２に添加したネオジムは、アルミニウムの低抵抗化とヒロック防止を目的として添加されたものである。
【００８４】
なお、図１７に示すように、上面から見たゲート電極層１１６は角（例えば、角１５１）を有する。これは、ゲート電極層１１６を形成する第２のエッチングが概略等方的に進行するために、ゲート電極層１１６の側面と薄膜積層体１１４の側面との間隔ｄ１が概略等しくなるようにエッチングされるためである。
【００８５】
次に、第１のレジストマスク１１２を後退させて、第２の導電膜１１０を露出させつつ、第２のレジストマスク１１８を形成する。第１のレジストマスク１１２を後退させて、第２のレジストマスク１１８を形成する手段としては、例えば酸素プラズマを用いたアッシングが挙げられる。しかし、第１のレジストマスク１１２を後退させて第２のレジストマスク１１８を形成する手段はこれに限定されるものではない。なお、ここでは第２のエッチングの後に第２のレジストマスク１１８を形成する場合について説明したが、本発明はこれに限定されず、第２のレジストマスク１１８を形成した後に第２のエッチングを行ってもよい。
【００８６】
次に、第２のレジストマスク１１８を用いて、薄膜積層体１１４における第２の導電膜１１０をエッチングし、ソース電極及びドレイン電極層１２０を形成する（図２（Ｄ）、図５（Ｄ）、図８（Ｄ）、図１１（Ｄ）、図１４（Ｄ）、図１８を参照）。ここでエッチング条件は、第２の導電膜１１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
【００８７】
なお、ソース電極及びドレイン電極層１２０は、ソース配線、薄膜トランジスタと画素電極とを接続する電極、又は保持容量として機能する容量素子の一方の電極を構成しているが、ソース電極及びドレイン電極層１２０Ａ又はソース電極及びドレイン電極層１２０Ｃと表記する場合にはソース配線を構成する電極層を指し、ソース電極及びドレイン電極層１２０Ｂと表記する場合には薄膜トランジスタのドレイン電極と画素電極とを接続する電極層を指し、ソース電極及びドレイン電極層１２０Ｄと表記する場合には容量配線との間で容量素子を形成する一方の電極層を指す。そして、これらを総括してソース電極及びドレイン電極層１２０と呼ぶ。
【００８８】
なお、薄膜積層体１１４における第２の導電膜１１０のエッチングは、ウエットエッチング又はドライエッチングのどちらを用いても良い。
【００８９】
続いて、薄膜積層体１１４における不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）をエッチングして、ソース領域及びドレイン領域１２２を形成する（図２（Ｅ）、図５（Ｅ）、図８（Ｅ）、図１１（Ｅ）、図１４（Ｅ）、図１９を参照）。ここでエッチング条件は、不純物半導体膜１０８及び半導体膜１０６以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
【００９０】
なお、薄膜積層体１１４における不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）のエッチングはドライエッチング又はウエットエッチングにより行うことができる。
【００９１】
その後、第２のレジストマスク１１８を除去し（図２（Ｆ）、図５（Ｆ）、図８（Ｆ）、図１１（Ｆ）、図１４（Ｆ）を参照）、薄膜トランジスタが完成する（図２（Ｆ）を参照）。上記説明したように、薄膜トランジスタを一枚のフォトマスク（多階調マスク）により作製することができる。
【００９２】
なお、上記の図２（Ｄ）及び図２（Ｅ）を参照して説明した工程を一括して第３のエッチングとよぶ。第３のエッチングは、上記説明したように、複数の段階に分けて行っても良いし、一括して行っても良い。
【００９３】
以上のようにして形成した薄膜トランジスタを覆って第２の絶縁膜を形成する。ここで、第２の絶縁膜は、第１の保護膜１２６のみで形成しても良いが、ここでは第１の保護膜１２６と第２の保護膜１２８により形成する（図３（Ｇ）、図６（Ｇ）、図９（Ｇ）、図１２（Ｇ）、図１５（Ｇ）を参照）。第１の保護膜１２６は、第１の絶縁膜１０４と同様に形成すればよい。
【００９４】
第２の保護膜１２８は、表面が概略平坦になる方法により形成する。第２の保護膜１２８の表面を概略平坦にすることで、第２の保護膜１２８上に形成される画素電極層１３２の断切れ等を防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
【００９５】
なお、第２の保護膜１２８は、例えば、感光性ポリイミド、アクリル又はエポキシ樹脂等により、スピンコーティング法等により形成することができる。ただし、これらの材料又は形成方法に限定されるものではない。
【００９６】
次に、第２の絶縁膜に第１の開口部１３０及び第２の開口部１３１を形成する（図３（Ｈ）、図６（Ｈ）、図９（Ｈ）、図１２（Ｈ）、図１５（Ｈ）を参照）。第１の開口部１３０及び第２の開口部１３１は、ソース電極及びドレイン電極層の少なくとも表面に達するように形成する。第１の開口部１３０及び第２の開口部１３１の形成方法は、特定の方法に限定されず、第１の開口部１３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部１３０及び第２の開口部１３１を形成することができる。
【００９７】
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを一枚使用することになる。
【００９８】
次に、第２の絶縁膜上に画素電極層１３２を形成する（図３（Ｉ）、図６（Ｉ）、図９（Ｉ）、図１２（Ｉ）、図１５（Ｉ）、図２０を参照）。画素電極層１３２は、開口部を介してソース電極及びドレイン電極層１２０に接続されるように形成する。具体的には、画素電極層１３２は、第１の開口部１３０を介してソース電極及びドレイン電極層１２０Ｂに接続され、第２の開口部１３１を介してソース電極及びドレイン電極層１２０Ｄに接続されるように形成される。画素電極層１３２は、透光性を有する導電性材料により形成することが好ましい。ここで、透光性を有する導電性材料としては、インジウム錫酸化物（以下、ＩＴＯという）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化珪素を添加したインジウム錫酸化物等が挙げられる。透光性を有する導電性材料の膜の形成はスパッタリング法又はＣＶＤ法等により行えばよいが、特定の方法に限定されるものではない。また、画素電極層１３２についても単層で形成しても良いし、複数の膜を積層した積層膜としてもよい。
【００９９】
なお、本実施の形態においては、画素電極層１３２のみに透光性を有する導電性材料を用いたが、本発明はこれに限定されない。第１の導電膜１０２及び第２の導電膜１１０の材料として、透光性を有する導電性材料を用いることもできる。
【０１００】
なお、フォトリソグラフィ法によって画素電極層１３２を形成することで、フォトマスクを一枚使用することになる。
【０１０１】
以上説明したように、本実施の形態に係るアクティブマトリクス基板の作製（所謂アレイ工程）が完了する。本実施の形態にて説明したように、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、一枚のマスクによる薄膜トランジスタの作製が可能となる。
【０１０２】
本発明の作製方法を適用して作製した薄膜トランジスタは、ゲート電極層上にゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞を有する構造となる（図３（Ｉ）を参照）。ゲート電極層の側面に接して空洞を有するように形成することで、ゲート電極層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
【０１０３】
ここで、上記の工程により作製したアクティブマトリクス基板の端子接続部について図２２乃至図２４を参照して説明する。
【０１０４】
図２２乃至図２４は、上記の工程により作製した、アクティブマトリクス基板におけるゲート配線側の端子接続部及びソース配線側の端子接続部の上面図及び断面図を示す。
【０１０５】
図２２は、ゲート配線側の端子接続部及びソース配線側の端子接続部における、画素部から延伸したゲート配線及びソース配線の上面図を示す。
【０１０６】
図２３は、図２２のＸ−Ｘ’における断面図を示す。すなわち、図２３は、ゲート配線側の端子接続部における断面図を示す。図２３では、ゲート電極層１１６のみが露出されている。このゲート電極層１１６が露出された領域に、端子部が接続される。
【０１０７】
図２４は、図２２のＹ−Ｙ’における断面図を示す。すなわち、図２４は、ソース配線側の端子接続部における断面図を示す。図２４のＹ−Ｙ’において、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０は画素電極層１３２を介して接続されている。図２４にはゲート電極層１１６と、ソース電極及びドレイン電極層１２０の様々な接続形態を示している。本発明に係る表示装置の端子接続部には、これらのいずれを用いても良いし、図２４に示すもの以外の接続形態を用いても良い。ソース電極及びドレイン電極層１２０をゲート電極層１１６に接続させることで、端子の接続部の高さを概ね等しくすることができる。
【０１０８】
なお、開口部の数は図２４に示す開口部の数に特に限定されない。一の端子に対して一の開口部を設けるのみならず、一の端子に対して複数の開口部を設けても良い。一の端子に対して複数の開口部を設けることで、開口部を形成するエッチング工程が不十分である等の理由で開口部が良好に形成されなかったとしても、他の開口部により電気的接続を実現することができる。更には、全ての開口部が問題なく形成された場合であっても、接触面積を広くすることができるため、コンタクト抵抗を低減することができ、好ましい。
【０１０９】
図２４（Ａ）では、第１の保護膜１２６及び第２の保護膜１２８の端部がエッチング等により除去され、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。図２２に示す上面図は、図２４（Ａ）の上面図に相当する。
【０１１０】
なお、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１１１】
図２４（Ｂ）では、第１の保護膜１２６及び第２の保護膜１２８に第３の開口部１６０Ａが設けられ、第１の保護膜１２６及び第２の保護膜１２８の端部がエッチング等により除去されることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。
【０１１２】
なお、第３の開口部１６０Ａの形成、及びゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１１３】
図２４（Ｃ）では、第１の保護膜１２６及び第２の保護膜１２８に第３の開口部１６０Ｂ及び第４の開口部１６１が設けられることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。ここで、図２４（Ａ）及び（Ｂ）と同様に、第１の保護膜１２６及び第２の保護膜１２８の端部はエッチング等により除去されているが、この領域は端子の接続部として用いられる。
【０１１４】
なお、第３の開口部１６０Ｂ及び第４の開口部１６１の形成、並びにゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１１５】
次に、上記で説明した工程により作製した、表示装置のアクティブマトリクス基板を用いて液晶表示装置を作製する方法について説明する。すなわち、セル工程及びモジュール工程について説明する。ただし、本実施の形態に係る表示装置の作製方法において、セル工程及びモジュール工程は特に限定されない。
【０１１６】
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）とを貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、特に説明しない場合であっても、対向基板上に形成する膜は単層でも良いし、積層して形成しても良い。
【０１１７】
まず、基板上に遮光層を形成し、遮光層上に赤、緑、青のいずれかのカラーフィルター層を形成し、カラーフィルター層上に画素電極層を選択的に形成し、画素電極層上にリブを形成する。
【０１１８】
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、クロムを主成分とする材料膜の積層膜を用いても良い。クロムを主成分とする材料膜とは、クロム、酸化クロム又は窒化クロムをいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するにはフォトリソグラフィ法等を用いる。
【０１１９】
カラーフィルター層は、バックライトから白色光が照射されると、赤、緑、青のいずれかの光のみを透過させることができる有機樹脂膜により選択的に形成すればよい。カラーフィルター層の形成は、形成時に塗り分けを行うことで、選択的に行うことができる。カラーフィルターの配列は、ストライプ配列、デルタ配列又は正方配列を用いればよい。
【０１２０】
対向基板の画素電極層は、アクティブマトリクス基板が有する画素電極層１３２と同様に形成することができる。ただし、選択的に形成する必要がないため、全面に形成すればよい。
【０１２１】
画素電極上に形成するリブとは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。なお、特に必要のない場合には形成しなくてもよい。
【０１２２】
なお、対向基板の作製方法としては、他にも様々な態様がある。例えば、カラーフィルター層を形成後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極の被形成面の平坦性を向上させることができるため、歩留まりが向上する。また、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂又はエポキシ樹脂をベースとした熱硬化性材料が用いられる。
【０１２３】
また、リブの形成前又は形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成しても良い。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくても良い。
【０１２４】
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂等を有機溶剤に溶かし、これを印刷法又はスピンコーティング法等により塗布し、その後、これを乾燥して焼成することにより行う。形成される配向膜の膜厚は、一般に、約５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベット等の毛足の長い布により配向膜を擦ることで行う。
【０１２５】
次に、アクティブマトリクス基板と、対向基板をシール材により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
【０１２６】
次に、貼り合わせられたアクティブマトリクス基板と、対向基板との間に、液晶材料を注入する。液晶材料を注入した後、注入口は紫外線硬化樹脂等で封止する。または、液晶材料を滴下した後に、アクティブマトリクス基板と対向基板とを貼り合わせても良い。
【０１２７】
次に、アクティブマトリクス基板と対向基板とを貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
【０１２８】
次に、モジュール工程として、端子部の入力端子（図２４において、ゲート電極層１１６の露出された領域）にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続される。ＡＣＰは接着剤として機能するペーストと、金等がメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層と、に接触することで、電気的な接続を実現する。なお、ＦＰＣの接続後にアクティブマトリクス基板と対向基板に偏光板を貼り付けてもよい。以上のように、表示装置に用いる液晶パネルを作製することができる。
【０１２９】
以上のように、表示装置に用いる画素トランジスタを有するアクティブマトリクス基板を三枚のフォトマスクにより作製することができる。
【０１３０】
従って、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。より具体的には、上記の説明のように、一枚のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することができる。また、三枚のフォトマスクを用いて画素トランジスタを有するアクティブマトリクス基板を作製することができる。従って、用いるフォトマスクの枚数が低減されることから、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。
【０１３１】
また、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経ることなく、薄膜トランジスタの作製工程数を大幅に削減することができる。そのため、複雑な工程を経ることなく、表示装置の作製工程数を大幅に削減することができる。
【０１３２】
また、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程を大幅に削減することができる。
【０１３３】
更には、本発明の上記効果により、作製コストを大幅に削減することができる。
【０１３４】
（実施の形態２）
本実施の形態では、本発明の薄膜トランジスタの作製方法及び表示装置の作製方法であって、実施の形態１とは異なるものについて説明する。具体的には、多階調マスクを用いることなく、実施の形態１と同様に薄膜トランジスタを作製する方法について図２６乃至図３０を参照して説明する。
【０１３５】
なお、図２６は実施の形態１における図１及び図２に対応するものである。図２７は実施の形態１における図１０及び図１１に対応するものである。図２８、図２９及び図３０は実施の形態１における図１６、図１７及び図１８に対応するものである。また、図２８乃至図３０に示すＡ−Ａ’における断面図が図２６に相当し、図２８乃至図３０に示すＤ−Ｄ’断面図が図２７に相当する。
【０１３６】
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらに用いることのできる材料及びこれらの形成に適用することのできる方法は実施の形態１と同様である。
【０１３７】
次に、第２の導電膜１１０上に第１のレジストマスク１７０を形成する（図２６（Ａ）及び図２７（Ａ）を参照）。第１のレジストマスク１７０は、実施の形態１における第１のレジストマスク１１２とは異なるものであり、凹部が設けられておらず、全面が概略同一の厚さとなるように形成されている。すなわち、第１のレジストマスク１７０は多階調マスクを用いることなく形成することができる。
【０１３８】
次に、第１のレジストマスク１７０を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、第１の導電膜１０２上に薄膜積層体１１４を形成する（図２８を参照）。
【０１３９】
次に、実施の形態１と同様に第２のエッチングを行うことで、ゲート電極層１１６を形成する（図２６（Ｃ）、図２７（Ｃ）及び図２９を参照）。
【０１４０】
ここで、第２のエッチングの条件は、実施の形態１における第２のエッチングと同様である。
【０１４１】
次に、薄膜積層体１１４上に第２のレジストマスク１７１を形成し、第２のレジストマスク１７１を用いてソース電極及びドレイン電極層１２０を形成する。エッチング条件等は、実施の形態１と同様である。その後の工程は実施の形態１と同様である。
【０１４２】
以上、本実施の形態にて説明したように、多階調マスクを用いることなく薄膜トランジスタを作製することができる。ただし、使用するマスク数は、実施の形態１と比較すると１枚多いことになる。
【０１４３】
なお、本実施の形態に係る薄膜トランジスタ及び表示装置の作製方法は、上記説明した点を除き、実施の形態１と同様である。そのため、実施の形態１に係る薄膜トランジスタ及び表示装置の作製方法と同様の効果を有することは勿論であるが、使用するマスクの数は一枚増加する。すなわち、本実施の形態によれば、二枚のフォトマスクを用いて薄膜トランジスタを作製することができる。また、四枚のフォトマスクを用いて画素トランジスタを有するアクティブマトリクス基板を作製することができる。従って、用いるフォトマスクの枚数が低減されることから、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。更には、高い歩留まりで製造することができ、コストを低く抑えることも可能である。
【０１４４】
なお、本実施の形態の作製方法を適用して作製した薄膜トランジスタにおいても、ゲート電極層上にゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞を有する構造となる。ゲート電極層の側面に接して空洞を有するように形成することで、ゲート電極層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
【０１４５】
（実施の形態３）
本実施の形態では、本発明の薄膜トランジスタの作製方法及び表示装置の作製方法であって、実施の形態１及び実施の形態２とは異なるものについて説明する。具体的には、実施の形態１及び実施の形態２にて説明した第１のエッチングにより、第１の導電膜１０２をエッチングする態様について図３１乃至図３６を参照して説明する。
【０１４６】
なお、図３１は実施の形態１における図１に対応するものである。図３２は実施の形態１における図４に対応するものである。図３３は実施の形態１における図７に対応するものである。図３４は実施の形態１における図１０に対応するものである。図３５は実施の形態１における図１３に対応するものである。図３６は実施の形態１における図１６に対応するものである。
【０１４７】
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらに用いることのできる材料及びこれらの形成に適用することのできる方法は実施の形態１と同様である。
【０１４８】
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）、図３５（Ａ）を参照）。第１のレジストマスク１１２の特徴は、実施の形態１と同様である。
【０１４９】
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、薄膜積層体１１４及びエッチングされた第１の導電膜１１５を形成する（図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）、図３５（Ｂ）、図３６を参照）。
【０１５０】
上記のように、本実施の形態では、第１のエッチングにより第１の導電膜１０２を加工し、エッチングされた第１の導電膜１１５を形成することが実施の形態１と異なる点である。
【０１５１】
次に、第２のエッチングにより、エッチングされた第１の導電膜１１５を加工してゲート電極層１１６を形成する（図３１（Ｃ）、図３２（Ｃ）、図３３（Ｃ）、図３４（Ｃ）、図３５（Ｃ）を参照）。
【０１５２】
ここで、第２のエッチングの条件等は、実施の形態１における第２のエッチングと同様である。ただし、以下の点が異なる。
【０１５３】
実施の形態１では、第２のエッチングのみによって第１の導電膜１０２の除去すべき領域を完全に除去する必要がある。ここで、第１の導電膜１０２の除去すべき領域とは、ゲート電極層１１６を形成する領域以外の領域をいう。
【０１５４】
ここで、薄膜積層体１１４の側面とゲート電極層１１６の側面との間隔ｄ１は、第１の導電膜１０２の厚さに依存する。第２のエッチングは、サイドエッチングを伴うエッチングであり、概略等方的なエッチング（所謂、化学的なエッチング）である。そのため、実施の形態１に示す方法によっては、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくする場合、第１の導電膜１０２の除去すべき領域を完全に除去することは極めて困難である。
【０１５５】
そこで、上記説明したように、第１のエッチングにより第１の導電膜１０２を加工してエッチングされた第１の導電膜１１５を形成し、第２のエッチングによりゲート電極層１１６を形成することで、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくすることが可能になる。すなわち、前記間隔ｄ１を第１の導電膜１０２の厚さに対して独立に設計することができ、レイアウト設計の自由度が向上する。
【０１５６】
なお、第２のエッチング後の工程は、実施の形態１と同様である。すなわち、実施の形態１と本実施の形態にて説明した方法とを組み合わせて、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、一枚のフォトマスクによる薄膜トランジスタの作製が可能となる。
【０１５７】
以上、本実施の形態にて説明したように、第１のエッチングにより第１の導電膜１０２を加工することで、薄膜積層体１１４の側面とゲート電極層１１６の側面との間隔ｄ１は第１の導電膜１０２の厚さに対して独立に設計することができ、レイアウト設計の自由度が向上する。
【０１５８】
なお、本実施の形態に係る薄膜トランジスタ及び表示装置の作製方法は、上記説明した点を除き、実施の形態１と同様である。そのため、実施の形態１に係る薄膜トランジスタ及び表示装置の作製方法と同様の効果を有することは勿論である。
【０１５９】
なお、実施の形態２と本実施の形態を組み合わせても良い。
【０１６０】
（実施の形態４）
本実施の形態は、実施の形態１乃至実施の形態３にて説明した方法により作製した表示パネル又は表示装置を表示部として組み込んだ電子機器について図３７乃至図３９を参照して説明する。このような電子機器としては、例えば、ビデオカメラ若しくはデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）が挙げられる。それらの一例を図３７に示す。
【０１６１】
図３７（Ａ）はテレビジョン装置を示す。本発明を適用して作製した表示パネルを筐体に組み込むことで、図３７（Ａ）に示すテレビジョン装置を完成させることができる。実施の形態１乃至実施の形態３にて説明した作製方法を適用した表示パネルにより主画面２２３が形成され、その他付属設備としてスピーカ部２２９、操作スイッチ等が備えられている。
【０１６２】
図３７（Ａ）に示すように、筐体２２１に実施の形態１乃至実施の形態３にて説明した作製方法を適用した表示用パネル２２２が組み込まれ、受信機２２５により一般のテレビ放送の受信をはじめ、モデム２２４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２２６により行うことが可能であり、このリモコン操作機２２６にも、出力する情報を表示する表示部２２７が設けられていても良い。
【０１６３】
また、テレビジョン装置にも、主画面２２３の他にサブ画面２２８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。
【０１６４】
図３８は、テレビ装置の主要な構成を示すブロック図を示している。表示領域には、画素部２５１が形成されている。信号線駆動回路２５２と走査線駆動回路２５３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０１６５】
その他の外部回路の構成として、映像信号の入力側では、チューナ２５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路２５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２５６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路２５７等を有している。コントロール回路２５７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路２５８を設け、入力デジタル信号を整数個に分割して供給する構成としても良い。
【０１６６】
チューナ２５４で受信した信号のうち、音声信号は、音声信号増幅回路２５９に送られ、その出力は音声信号処理回路２６０を経てスピーカ２６３に供給される。制御回路２６１は受信局（受信周波数）、音量の制御情報を入力部２６２から受け、チューナ２５４及び音声信号処理回路２６０に信号を送出する。
【０１６７】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港等における情報表示盤、又は街頭における広告表示盤等の大面積の表示媒体にも適用することができる。そのため、本発明を適用することで、これらの表示媒体の生産性を向上させることができる。
【０１６８】
主画面２２３、サブ画面２２８に、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を用いることで、テレビ装置の生産性を高めることができる。
【０１６９】
また、図３７（Ｂ）に示す携帯型のコンピュータは、本体２３１及び表示部２３２等を有する。表示部２３２に、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を用いることで、コンピュータの生産性を高めることができる。
【０１７０】
図３９は、本発明を適用した携帯電話の一例であり、図３９（Ａ）が正面図、図３９（Ｂ）が背面図、図３９（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話２００は、筐体２０１及び筐体２０２二つの筐体で構成されている。携帯電話２００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１７１】
携帯電話２００は、筐体２０１及び筐体２０２で構成されている。筐体２０１においては、表示部２０３、スピーカ２０４、マイクロフォン２０５、操作キー２０６、ポインティングデバイス２０７、表面カメラ用レンズ２０８、外部接続端子ジャック２０９及びイヤホン端子２１０等を備え、筐体２０２においては、キーボード２１１、外部メモリスロット２１２、裏面カメラ２１３、ライト２１４等により構成されている。また、アンテナは筐体２０１に内蔵されている。
【０１７２】
また、携帯電話２００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１７３】
重なり合った筐体２０１と筐体２０２（図３９（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図３９（Ｃ）のように展開する。表示部２０３には、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部２０３と表面カメラ用レンズ２０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部２０３をファインダーとして用いることで、裏面カメラ２１３及びライト２１４で静止画及び動画の撮影が可能である。
【０１７４】
スピーカ２０４及びマイクロフォン２０５を用いることで、携帯電話２００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー２０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１７５】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード２１１を用いると便利である。更に、重なり合った筐体２０１と筐体２０２（図３９（Ａ））をスライドさせることで、図３９（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード２１１及びポインティングデバイス２０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック２０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット２１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１７６】
筐体２０２の裏面（図３９（Ｂ））には、裏面カメラ２１３及びライト２１４を備え、表示部２０３をファインダーとして静止画及び動画の撮影が可能である。
【０１７７】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１７８】
本実施の形態にて説明した各種電子機器は、実施の形態１乃至実施の形態３にて説明した薄膜トランジスタ及び表示装置の作製方法を適用して作製することができるため、本発明を適用することで、これらの電子機器の生産性を向上させることができる。
【０１７９】
従って、本発明を適用することで、これらの電子機器の作製コストを大幅に削減することができる。
【実施例１】
【０１８０】
本実施例では、実施の形態１で説明した第２のエッチングを用いてゲート電極を形成し、このパターンの観察を行った。この観察結果について、以下に説明する。
【０１８１】
まず、ガラス基板上に第１の導電膜１０２を厚さ１５０ｎｍのモリブデンにより形成し、第１の絶縁膜１０４を厚さ３００ｎｍの窒化シリコンにより形成し、半導体膜１０６を厚さ１５０ｎｍの非晶質シリコンにより形成し、不純物半導体膜１０８を厚さ５０ｎｍのリンを含む非晶質シリコンにより形成し、第２の導電膜１１０を厚さ３００ｎｍのタングステンにより形成した。
【０１８２】
次に、第２の導電膜１１０上にレジストマスクを形成し、第１のエッチングを行った。第１のエッチングは、３段階のドライエッチングにより行った。まず、Ｃｌ２ガスとＣＦ４ガスとＯ２ガスの混合ガスの流量を４０ｓｃｃｍ：４０ｓｃｃｍ：２０ｓｃｃｍとし、圧力を１００ｍＴ、５００ＷのＲＦ電力を２６０秒間供給してエッチングを行った。次に、Ｃｌ２ガスのみを用いて流量を１００ｓｃｃｍとし、圧力を１００ｍＴ、５００ＷのＲＦ電力を２４０秒間供給してエッチングを行った。最後に、ＣＨＦ３ガスのみを用いて流量を１００ｓｃｃｍとし、圧力を１００ｍＴ、１０００ＷのＲＦ電力を４００秒間供給し、その後に２００秒間供給し、その後更に４００秒間供給した。
【０１８３】
次に、第１のエッチングを行ったサンプルに対して第２のエッチングをウエットエッチングにより行った。第２のエッチングは、ウエットエッチングにより行った。ウエットエッチングには４０℃の硝酸、酢酸及びリン酸を含む薬液を用いて、サンプルを当該薬液に２４０秒間又は３００秒間浸した。なお、硝酸、酢酸及びリン酸を含む薬液は、約７０％のリン酸と、約１０％の硝酸と、約２０％の酢酸と水の混合液により構成されている。
【０１８４】
上記のように作製したサンプルを光学顕微鏡により観察した。このときの観察結果を図４０に示す。なお、図４０（Ａ）は、第２のエッチングを２４０秒間行ったサンプルの光学顕微鏡写真を示し、図４０（Ｂ）は、第２のエッチングを３００秒間行ったサンプルの光学顕微鏡写真を示す。ここで、光学顕微鏡による観察は裏面（基板）側から行った。図４０（Ａ）及び図４０（Ｂ）のいずれもゲート電極のパターンは素子領域の側面から概ね等しい距離だけ内側に側面を形成しており、良好な形状となっているといえる。
【０１８５】
なお、上記のように作製したサンプルのゲート電極層端部をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置により加工し、加工したサンプルをＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察した。図４１（Ａ）は、第２のエッチングを行う前のサンプルを光学顕微鏡により、図４０よりも拡大して観察したものである。図４１（Ｂ）は、第２のエッチング後に図４１（Ａ）のＸ−Ｘ’において取得したＳＴＥＭ像を示す。図４１（Ｃ）は、図４１（Ｂ）中の点線で囲んだ部分の拡大図を示す。図４１（Ｃ）において、空洞箇所の上下には黒色の物質が見られる。これはＦＩＢ装置による加工で生じた付着物である。図４１に示すように、本発明を適用することでゲート電極層端部に空洞が設けられる。
【０１８６】
次に、これらのサンプルにおいて隣り合うゲート配線間が絶縁されているか否かを確認するために、通電試験を行った。通電試験に用いたサンプルの上面図を図４２に示す。なお、通電試験にはＬ１〜Ｌ８、Ｒ１〜Ｒ８、Ｘ及びＹを用いたが簡単のため図４２にはＬ１、Ｌ２、Ｒ１、Ｒ２、Ｘ及びＹを用いた。なお、図４２において太線で表された箇所にはソース電極及びドレイン電極層（エッチングされた第２の導電膜）を有し、ハッチが施された箇所にはゲート電極層（エッチングされた第１の導電膜）を有する。Ｌ１、Ｌ２、Ｒ１及びＲ２はゲート電極層を指し、Ｘ及びＹはソース電極及びドレイン電極層を指す。
【０１８７】
図４３（Ａ）は、Ｒ１とＬ１の間に電圧をかけ、その電流値を測定したものである。電流は最大でも１．０×１０−１０（Ａ）程度であり、Ｒ１とＬ１の間は絶縁されているといえる。すなわち、隣り合う二のゲート配線間は導通しておらず、第２のエッチングにより確実に断線されたということができる。
【０１８８】
図４３（Ｂ）は、ＸとＬ１の間に電圧をかけ、その電流値を測定したものである。電流は最大でも１．０×１０−１０（Ａ）程度であり、ＸとＬ１の間は絶縁されているといえる。すなわち、ゲート配線とソース配線は導通していないということができる。
【０１８９】
図４４（Ａ）は、Ｌ１とＬ２の間に電圧をかけ、その電流値を測定したものである。電流は最小でも約１．０×１０−５（Ａ）であり、Ｌ１とＬ２の間は導通が確保できているといえる。すなわち、第２のエッチングを行った後でも一のゲート配線は途中で断線していないということができる。
【０１９０】
図４４（Ｂ）は、ＸとＹの間に電圧をかけ、その電流値を測定したものである。電流は最小でも約１．０×１０−４（Ａ）であり、ＸとＹの間は導通が確保できているといえる。すなわち、このソース配線は断線していないということができる。
【０１９１】
以上、本実施例にて説明したように実施の形態にて説明した薄膜トランジスタの作製方法は実現可能である。
【図面の簡単な説明】
【０１９２】
【図１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２２】アクティブマトリクス基板の接続部を説明する図。
【図２３】アクティブマトリクス基板の接続部を説明する図。
【図２４】アクティブマトリクス基板の接続部を説明する図。
【図２５】多階調マスクを説明する図。
【図２６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３７】電子機器を説明する図。
【図３８】電子機器を説明する図。
【図３９】電子機器を説明する図。
【図４０】実施例にて説明する光学顕微鏡写真を示す図。
【図４１】実施例にて説明するＳＴＥＭ像を示す図。
【図４２】実施例の通電試験を説明する図。
【図４３】実施例の通電試験の結果を説明する図。
【図４４】実施例の通電試験の結果を説明する図。
【符号の説明】
【０１９３】
１００ 基板
１０２ 第１の導電膜
１０４ 第１の絶縁膜
１０６ 半導体膜
１０８ 不純物半導体膜
１１０ 第２の導電膜
１１２ 第１のレジストマスク
１１４ 薄膜積層体
１１５ エッチングされた第１の導電膜
１１６ ゲート電極層
１１６Ａ ゲート電極層
１１６Ｂ ゲート電極層
１１６Ｃ ゲート電極層
１１６Ｄ ゲート電極層
１１８ 第２のレジストマスク
１２０ ソース電極及びドレイン電極層
１２０Ａ ソース電極及びドレイン電極層
１２０Ｂ ソース電極及びドレイン電極層
１２０Ｃ ソース電極及びドレイン電極層
１２０Ｄ ソース電極及びドレイン電極層
１２２ ソース領域及びドレイン領域
１２２Ａ ソース領域及びドレイン領域
１２２Ｂ ソース領域及びドレイン領域
１２２Ｃ ソース領域及びドレイン領域
１２２Ｄ ソース領域及びドレイン領域
１２４ 半導体層
１２６ 第１の保護膜
１２８ 第２の保護膜
１３０ 第１の開口部
１３１ 第２の開口部
１３２ 画素電極層
１４０ グレートーンマスク
１４１ 基板
１４２ 遮光部
１４３ 回折格子部
１４５ ハーフトーンマスク
１４６ 基板
１４７ 半透光部
１４８ 遮光部
１５１ 角
１６０Ａ 第３の開口部
１６０Ｂ 第３の開口部
１６１ 第４の開口部
１７０ 第１のレジストマスク
１７１ 第２のレジストマスク
２００ 携帯電話
２０１ 筐体
２０２ 筐体
２０３ 表示部
２０４ スピーカ
２０５ マイクロフォン
２０６ 操作キー
２０７ ポインティングデバイス
２０８ 表面カメラ用レンズ
２０９ 外部接続端子ジャック
２１０ イヤホン端子
２１１ キーボード
２１２ 外部メモリスロット
２１３ 裏面カメラ
２１４ ライト
２２１ 筐体
２２２ 表示用パネル
２２３ 主画面
２２４ モデム
２２５ 受信機
２２６ リモコン操作機
２２７ 表示部
２２８ サブ画面
２２９ スピーカ部
２３１ 本体
２３２ 表示部
２５１ 画素部
２５２ 信号線駆動回路
２５３ 走査線駆動回路
２５４ チューナ
２５５ 映像信号増幅回路
２５６ 映像信号処理回路
２５７ コントロール回路
２５８ 信号分割回路
２５９ 音声信号増幅回路
２６０ 音声信号処理回路
２６１ 制御回路
２６２ 入力部
２６３ スピーカ
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び当該薄膜トランジスタを有する表示装置の作製方法に関する。
【背景技術】
【０００２】
近年、ガラス基板等の絶縁性表面を有する基板上に形成された、厚さ数ｎｍ〜数百ｎｍ程度の半導体薄膜により構成される薄膜トランジスタが注目されている。薄膜トランジスタは、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）及び電気光学装置を始めとした電子デバイスに広く応用されている。薄膜トランジスタは、特に液晶表示装置又はＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等に代表される、画像表示装置のスイッチング素子として開発が急がれている。アクティブマトリクス型液晶表示装置では、具体的には、選択されたスイッチング素子に接続された画素電極と、該画素電極に対応する対向電極と、の間に電圧が印加されることにより、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。ここで、アクティブマトリクス型液晶表示装置とは、マトリクス状に配置された画素電極をスイッチング素子により駆動することによって、画面上に表示パターンが形成される方式を採用した液晶表示装置をいう。
【０００３】
上記のようなアクティブマトリクス型液晶表示装置の用途は拡大しており、画面サイズの大面積化、高精細化及び高開口率化の要求が高まっている。また、アクティブマトリクス型液晶表示装置には高い信頼性が求められ、その生産方法には高い生産性及び生産コストの低減が求められる。生産性を高め、生産コストを低減する方法の一つに、工程の簡略化が挙げられる。
【０００４】
アクティブマトリクス型液晶表示装置では、スイッチング素子として主に薄膜トランジスタが用いられている。薄膜トランジスタの作製において、フォトリソグラフィに用いるフォトマスクの枚数を削減することは、工程の簡略化のために重要である。例えばフォトマスクが一枚増加すると、レジスト塗布、プリベーク、露光、現像、ポストベーク等の工程と、その前後の工程において、被膜の形成及びエッチング工程、更にはレジスト剥離、洗浄及び乾燥工程等が必要になる。そのため、作製工程に使用するフォトマスクが一枚増加するだけで、工程数が大幅に増加する。そのため、作製工程におけるフォトマスクを低減するために、数多くの技術開発がなされている。
【０００５】
フォトマスクの枚数を低減させる従来の技術としては、裏面露光、レジストリフロー又はリフトオフ法といった複雑な技術を用いるものが多く、特殊な装置を必要とするものが多い。このような複雑な技術を用いることで、これに起因する様々な問題が生じ、歩留まりの低下が懸念されていた。また、薄膜トランジスタの電気的特性を犠牲にせざるを得ないことも多かった。
【０００６】
薄膜トランジスタの作製工程における、フォトマスクの枚数を減らすための代表的な手段として、多階調マスク（ハーフトーンマスク又はグレートーンマスクと呼ばれるもの）を用いた技術が広く知られている。多階調マスクを用いて作製工程を低減する技術として、例えば特許文献１が挙げられる。
【特許文献１】特開２００３−１７９０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、薄膜トランジスタの作製方法において、複雑な技術を用いることなく、フォトリソグラフィ法に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
【０００８】
また、本発明は、特に表示装置の画素に用いられる薄膜トランジスタ（画素ＴＦＴともいう。）に適用することができる。そのため、本発明は、表示装置の作製における、フォトリソグラフィ法に用いるフォトマスクの枚数を従来よりも少なくすることを課題の一とする。
【課題を解決するための手段】
【０００９】
本発明は、第１の導電膜と、該第１の導電膜上に絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜をこの順に積層した薄膜積層体と、を形成し、第１のエッチングにより前記第１の導電膜を露出させつつ、少なくとも前記薄膜積層体のパターンを形成し、第２のエッチングにより第１の導電膜のパターンを形成する。ここで、第２のエッチングは、第１の導電膜がサイドエッチングされる条件により行う。
【００１０】
ここで、第１のエッチングは、ドライエッチング又はウエットエッチングを用いればよい。なお、第１のエッチングをドライエッチングにより行う場合には、一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には、複数の工程により第１のエッチングを行っても良い。また、第２のエッチングは、ドライエッチング又はウエットエッチングを用いればよい。しかし、上記の通り、第２のエッチングでは、第１の導電膜がサイドエッチングされる必要がある。従って、第２のエッチングには、ウエットエッチングを用いることが好ましい。
【００１１】
ここで、第２のエッチングは第１の導電膜のサイドエッチングを伴う条件により行うため、第１の導電膜は前記パターン形成された薄膜積層体よりも内側に後退する。従って、第２のエッチング後の第１の導電膜の側面は、パターン形成された薄膜積層体の側面よりも内側に存在する。更には、パターン形成された第１の導電膜の側面とパターン形成された薄膜積層体の側面との間隔は概ね等しいものとなる。
【００１２】
なお、第１の導電膜のパターンとは、例えば、ゲート電極及びゲート配線並びに容量電極及び容量配線を形成する金属配線の上面レイアウトをいう。
【００１３】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２の導電膜上に第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１４】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第２の導電膜上に第２のレジストマスクを形成し、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１５】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１６】
本発明の一は、第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法である。
【００１７】
上記構成の本発明の作製方法であって、第１のレジストマスクが凹部を有する場合において、前記第１のレジストマスクは多階調マスクを用いて形成することが好ましい。多階調マスクを用いることで、簡略な工程で凹部を有するレジストマスクを形成することができる。なお、第１のレジストマスクが凹部を有する場合、後に形成される第２のレジストマスクは、「縮小レジストマスク」ともよぶことができる。
【００１８】
上記構成の本発明の薄膜トランジスタの作製方法を適用することで、前記第１のエッチングによって素子領域が形成され、前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面を形成することができる。
【００１９】
上記構成の第１のエッチング及び第２のエッチングを用いる本発明のいずれかにおいて、前記第１のエッチングはドライエッチングにより行い、前記第２のエッチングはウエットエッチングにより行うことが好ましい。第１のエッチングによる加工は高精度に行うことが好ましく、第２のエッチングによる加工はサイドエッチングを伴う必要がある。高精度な加工を行うためにはドライエッチングが好ましく、また、ウエットエッチングは化学反応を利用するためドライエッチングよりもサイドエッチングが生じやすいためである。
【００２０】
上記構成の本発明により作製した薄膜トランジスタの前記ソース電極及びドレイン電極層に接続して画素電極を選択的に形成することで、表示装置を作製することができる。
【００２１】
本発明の一は、上記構成の方法により薄膜トランジスタを作製し、前記薄膜トランジスタを覆って保護絶縁膜を形成し、前記ソース電極及びドレイン電極層の一部を露出させるように前記保護絶縁膜に開口部を形成し、前記開口部及び前記保護絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法である。
【００２２】
上記構成の本発明の表示装置の作製方法において、前記保護絶縁膜は、ＣＶＤ法又はスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することが好ましい。特に好ましくは窒化珪素膜をＣＶＤ法又はスパッタリング法により形成し、有機樹脂膜をスピンコート法により形成する。保護絶縁膜をこのように形成することで、薄膜トランジスタの電気的特性に影響を及ぼしうる不純物元素等から薄膜トランジスタを保護し、且つ画素電極の被形成面の平坦性を向上させて歩留まりの低下を防止することができる。
【００２３】
上記構成の本発明の作製方法を適用して作製した薄膜トランジスタは、ゲート電極層を覆うゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞が設けられているものである。空洞が設けられることによってゲート電極端部近傍を低誘電率化（ｌｏｗ−ｋ化）できる。
【００２４】
なお、本明細書中において、「膜」とは、全面に形成されたパターン形成されていないものをいい、「層」とは、レジストマスク等により所望の形状にパターン形成されたものをいう。しかし、積層膜の各層については、膜と層を特に区別することなく用いることがある。
【００２５】
なお、「食刻」とは、意図しないエッチングをいう。すなわち、エッチングは「食刻」が極力生じない条件により行うことが好ましい。
【００２６】
なお、本明細書中において、任意の膜が「耐熱性を有する」とは、後の工程における温度によって当該膜が膜としての形態を保ち、且つ当該膜に求められる機能及び特性を保つことができることをいう。
【００２７】
なお、本明細書中において、「ゲート配線」とは、薄膜トランジスタのゲート電極に接続される配線をいう。ゲート配線は、ゲート電極層により形成される。また、ゲート配線は走査線と呼ばれることがある。
【００２８】
また、本明細書中において、「ソース配線」とは、薄膜トランジスタのソース電極及びドレイン電極に接続される配線をいう。ソース配線は、ソース電極及びドレイン電極層により形成される。また、ソース配線は信号線と呼ばれることがある。
【発明の効果】
【００２９】
本発明により、薄膜トランジスタの作製工程数を大幅に削減することができる。更には、本発明により作製した薄膜トランジスタは表示装置に適用できるため、表示装置の作製工程を大幅に削減することもできる。より具体的には、本発明により、フォトマスクの枚数を減らすことができる。一のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することも可能である。従って、薄膜トランジスタ又は表示装置の作製工程数を大幅に削減することができる。
【００３０】
また、フォトマスクの枚数の低減を目的とした従来の技術とは異なり、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経る必要がない。そのため、薄膜トランジスタの歩留まりを低下させることなく作製工程数を大幅に削減することができる。
【００３１】
また、フォトマスクの枚数の低減を目的とした従来の技術では、電気的特性を犠牲にせざるを得ないことも少なくなかったが、本発明では、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程数を大幅に削減することができる。
【００３２】
更には、本発明の上記効果により、作製コストを大幅に削減することができる。
【００３３】
なお、本発明の作製方法により作製した薄膜トランジスタは、ゲート電極層端部に接して空洞を有するため、ゲート電極とドレイン電極との間に生じるリーク電流が小さいものとなる。
【発明を実施するための最良の形態】
【００３４】
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
【００３５】
（実施の形態１）
本実施の形態では、本発明の薄膜トランジスタの作製方法及び該薄膜トランジスタがマトリクス状に配置された表示装置の作製方法の一例について、図１乃至図２５を参照して説明する。
【００３６】
なお、図１６乃至図２０には本実施の形態に係る薄膜トランジスタの上面図を示し、図２０は画素電極まで形成した完成図である。図１乃至図３は、図１６乃至図２０に示すＡ−Ａ’における断面図である。図４乃至図６は、図１６乃至図２０に示すＢ−Ｂ’における断面図である。図７乃至図９は、図１６乃至図２０に示すＣ−Ｃ’における断面図である。図１０乃至図１２は、図１６乃至図２０に示すＤ−Ｄ’における断面図である。図１３乃至図１５は、図１６乃至図２０に示すＥ−Ｅ’における断面図である。
【００３７】
まず、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらの膜は、単層で形成してもよいし、複数の膜を積層した積層膜であってもよい。
【００３８】
基板１００は、絶縁性基板である。本発明を表示装置に適用する場合には、基板１００としては、ガラス基板又は石英基板を用いることができる。本実施の形態においては、ガラス基板を用いる。
【００３９】
第１の導電膜１０２は、導電性材料により形成する。第１の導電膜１０２は、例えばチタン、モリブデン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、ニオブ若しくはスカンジウム等の金属材料又はこれらを主成分とする合金材料等の導電性材料を用いて形成することができる。ただし、後の工程（第１の絶縁膜１０４の形成等）に耐えうる程度の耐熱性は必要であり、後の工程（第２の導電膜１１０のエッチング等）で食刻又は腐食されない材料を選択することを要する。この限りにおいて、第１の導電膜１０２は特定の材料に限定されるものではない。
【００４０】
なお、第１の導電膜１０２は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４１】
第１の絶縁膜１０４は、絶縁性材料により形成する。第１の絶縁膜１０４は、例えば、シリコンの酸化膜、窒化膜、酸化窒化膜又は窒化酸化膜等を用いて形成することができる。ただし、第１の導電膜１０２と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、第１の絶縁膜１０４は特定の材料に限定されるものではない。
【００４２】
なお、第１の絶縁膜１０４は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができるが、特定の方法に限定されるものではない。
【００４３】
第１の絶縁膜１０４は、ゲート絶縁膜として機能するものである。
【００４４】
半導体膜１０６は、半導体材料により形成する。半導体膜１０６は、例えば、シランガスにより形成される非晶質シリコン等を用いて形成することができる。ただし、第１の導電膜１０２等と同様に、耐熱性が必要であり、後の工程にて食刻又は腐食されない材料を選択することを要する。この限りにおいて、半導体膜１０６は特定の材料に限定されるものではない。従って、ゲルマニウムを用いても良い。なお、半導体膜１０６の結晶性についても特に限定されない。
【００４５】
なお、半導体膜１０６は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）又はスパッタリング法等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４６】
不純物半導体膜１０８は、一導電性を付与する不純物元素を含む半導体膜であり、一導電性を付与する不純物元素が添加された半導体材料ガス等により形成される。例えば、フォスフィン（化学式：ＰＨ３）又はジボラン（化学式：Ｂ２Ｈ６）を含むシランガスにより形成される、リン又はボロンを含むシリコン膜である。ただし、第１の導電膜１０２等と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。この限りにおいて、不純物半導体膜１０８は、特定の材料に限定されるものではない。なお、不純物半導体膜１０８の結晶性についても特に限定されるものではない。また、半導体膜１０６により形成される半導体層の一部に、ドーピング等によりソース電極及びドレイン電極層とオーミック接触可能な領域を設ける場合などには、不純物半導体膜１０８を設ける必要がない。
【００４７】
なお、ｎ型の薄膜トランジスタを作製する場合には、添加する一導電性を付与する不純物元素として、リン又はヒ素等を用いればよい。すなわち、形成に用いるシランガスにはフォスフィン又はアルシン（化学式：ＡｓＨ３）等を所望の濃度で含ませればよい。または、ｐ型の薄膜トランジスタを作製する場合には、添加する一導電性を付与する不純物元素として、ボロン等を用いればよい。すなわち、形成に用いるシランガスにはジボラン等を所望の濃度で含ませればよい。
【００４８】
なお、不純物半導体膜１０８は、例えばＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００４９】
第２の導電膜１１０は、導電性材料（第１の導電膜１０２として列挙した材料等）であって、第１の導電膜１０２とは異なる材料により形成する。ここで、「異なる材料」とは、主成分が異なる材料をいう。具体的には、後に説明する第２のエッチングによりエッチングされにくい材料を選択すればよい。また、第１の導電膜１０２等と同様に、耐熱性が必要であり、後の工程で食刻又は腐食されない材料を選択することを要する。従って、この限りにおいて、第２の導電膜１１０は特定の材料に限定されるものではない。
【００５０】
なお、第２の導電膜１１０は、例えばスパッタリング法又はＣＶＤ法（熱ＣＶＤ法又はプラズマＣＶＤ法等を含む）等により形成することができる。ただし、特定の方法に限定されるものではない。
【００５１】
なお、上記説明した第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０に対して求められる耐熱性は、第１の導電膜１０２が最も高く、以下前記した順に続き、第２の導電膜１１０が最も低い。例えば、半導体膜１０６が水素を含む非晶質半導体膜である場合には、約３００℃以上とすることで半導体膜中の水素が脱離し、電気的特性が変化する。そのため、例えば半導体膜１０６を形成した後の工程では３００℃を超えない温度とすることが好ましい。
【００５２】
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図１（Ａ）、図４（Ａ）、図７（Ａ）、図１０（Ａ）、図１３（Ａ）を参照）。第１のレジストマスク１１２は凹部又は凸部を有するレジストマスクであることが好ましい。換言すると、厚さの異なる複数の領域（ここでは、二の領域）からなるレジストマスクともいうことができる。第１のレジストマスク１１２において、厚い領域を第１のレジストマスク１１２の凸部と呼び、薄い領域を第１のレジストマスク１１２の凹部と呼ぶこととする。ただし、本発明はこれに限定されず、凹部又は凸部を有さないレジストマスクを用いてもよい。
【００５３】
第１のレジストマスク１１２において、ソース電極及びドレイン電極層１２０が形成される領域には凸部が形成され、ソース電極及びドレイン電極層１２０を有さず半導体層が露出して形成される領域には凹部が形成される。
【００５４】
第１のレジストマスク１１２は、多階調マスクを用いることで形成することができる。ここで、多階調マスクについて図２５を参照して以下に説明する。
【００５５】
多階調マスクとは、多段階の光量で露光を行うことが可能なマスクであり、代表的には、露光領域、半露光領域及び未露光領域の３段階の光量で露光を行うものをいう。多階調マスクを用いることで、一度の露光及び現像工程によって、複数（代表的には二種類）の厚さを有するレジストマスクを形成することができる。そのため、多階調マスクを用いることで、フォトマスクの枚数を削減することができる。
【００５６】
図２５（Ａ−１）及び図２５（Ｂ−１）は、代表的な多階調マスクの断面図を示す。図２５Ａ−１にはグレートーンマスク１４０を示し、図２５Ｂ−１にはハーフトーンマスク１４５を示す。
【００５７】
図２５（Ａ−１）に示すグレートーンマスク１４０は、透光性を有する基板１４１上に遮光膜により形成された遮光部１４２、及び遮光膜のパターンにより設けられた回折格子部１４３で構成されている。
【００５８】
回折格子部１４３は、露光に用いる光の解像度限界以下の間隔で設けられたスリット、ドット又はメッシュ等を有することで、光の透過率を制御する。なお、回折格子部１４３に設けられるスリット、ドット又はメッシュは周期的なものであってもよいし、非周期的なものであってもよい。
【００５９】
透光性を有する基板１４１としては、石英等を用いることができる。遮光部１４２及び回折格子部１４３を構成する遮光膜は、金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００６０】
グレートーンマスク１４０に露光するための光を照射した場合、図２５Ａ−２に示すように、遮光部１４２に重畳する領域における透光率は０％となり、遮光部１４２又は回折格子部１４３が設けられていない領域における透光率は１００％となる。また、回折格子部１４３における透光率は、概ね１０〜７０％の範囲であり、回折格子のスリット、ドット又はメッシュの間隔等により調整可能である。
【００６１】
図２５（Ｂ−１）に示すハーフトーンマスク１４５は、透光性を有する基板１４６上に半透光膜により形成された半透光部１４７、及び遮光膜により形成された遮光部１４８で構成されている。
【００６２】
半透光部１４７は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉ等の膜を用いて形成することができる。遮光部１４８は、グレートーンマスクの遮光膜と同様の金属膜を用いて形成すればよく、好ましくはクロム又は酸化クロム等により設けられる。
【００６３】
ハーフトーンマスク１４５に露光するための光を照射した場合、図２５（Ｂ−２）に示すように、遮光部１４８に重畳する領域における透光率は０％となり、遮光部１４８又は半透光部１４７が設けられていない領域における透光率は１００％となる。また、半透光部１４７における透光率は、概ね１０〜７０％の範囲であり、形成する材料の種類又は形成する膜厚等により、調整可能である。
【００６４】
多階調マスクを用いて露光して現像を行うことで、膜厚の異なる領域を有する第１のレジストマスク１１２を形成することができる。
【００６５】
ただし、本発明はこれに限定されず、多階調マスクを用いることなく第１のレジストマスクを形成してもよい。また、上記したように、第１のレジストマスクが凹部又は凸部を有さないレジストマスクであってもよい。
【００６６】
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、薄膜積層体１１４を形成する（図１（Ｂ）、図４（Ｂ）、図７（Ｂ）、図１０（Ｂ）、図１３（Ｂ）、図１６を参照）。このとき、少なくとも第１の導電膜１０２の表面を露出させることが好ましい。このエッチング工程を第１のエッチングとよぶ。第１のエッチングは、ドライエッチング又はウエットエッチングを用いればよい。なお、第１のエッチングをドライエッチングにより行う場合には一の工程にて行うことが可能であるが、第１のエッチングをウエットエッチングにより行う場合には複数の工程により第１のエッチングを行うと良い。被エッチング膜の種類によってエッチングレートが異なり、一の工程にて行うことが困難だからである。
【００６７】
次に、第１のレジストマスク１１２を用いて第２のエッチングを行う。すなわち、第１の導電膜１０２をエッチングし、ゲート電極層１１６を形成する（図１（Ｃ）、図４（Ｃ）、図７（Ｃ）、図１０（Ｃ）、図１３（Ｃ）、図１７を参照）。このエッチング工程を第２のエッチングとよぶ。
【００６８】
なお、ゲート電極層１１６は、ゲート配線、容量配線及び支持部を構成しているが、ゲート電極層１１６Ａと表記する場合にはゲート配線を構成するゲート電極層を指し、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄと表記する場合には支持部を構成するゲート電極層を指し、ゲート電極層１１６Ｃと表記する場合には容量配線を構成するゲート電極層を指す。そして、これらを総括してゲート電極層１１６と呼ぶ。
【００６９】
第２のエッチングは、第１の導電膜１０２により形成されるゲート電極層１１６の側面が、薄膜積層体１１４の側面より内側に形成されるエッチング条件により行う。換言すると、ゲート電極層１１６の側面が、薄膜積層体１１４の底面に接して形成されるようにエッチングを行う（Ａ−Ａ’断面においてゲート電極層１１６の幅が薄膜積層体１１４の幅より小さくなるようにエッチングを行う）。更には、第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件により行う。換言すると、第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件により行う。このような条件により第２のエッチングを行うことで、ゲート電極層１１６を形成することができる。
【００７０】
なお、ゲート電極層１１６の側面の形状は特に限定されない。例えば、テーパ形状であっても良い。ゲート電極層１１６の側面の形状は、第２のエッチングにおいて用いる薬液等の条件によって決められるものである。
【００７１】
ここで、「第２の導電膜１１０に対するエッチングレートが小さく、且つ第１の導電膜１０２に対するエッチングレートが大きい条件」、又は「第２の導電膜１１０に対する第１の導電膜１０２のエッチング選択比が大きい条件」とは、以下の第１の要件及び第２の要件を満たすものをいう。
【００７２】
第１の要件は、ゲート電極層１１６が必要な箇所に残存することである。ゲート電極層１１６の必要な箇所とは、図１７乃至図２０に点線で示される領域をいう。すなわち、第２のエッチング後に、ゲート電極層１１６がゲート配線、容量配線及び支持部を構成するように残存することが必要である。ゲート電極層がゲート配線及び容量配線を構成するためには、これらの配線が断線しないように第２のエッチングを行う必要がある。図１及び図２０に示されるように、薄膜積層体１１４の側面から間隔ｄ１だけ内側にゲート電極層１１６の側面が形成されることが好ましく、間隔ｄ１は実施者がレイアウトに従って適宜設定すればよい。
【００７３】
第２の要件は、ゲート電極層１１６により構成されるゲート配線及び容量配線の最小幅ｄ３、並びにソース電極及びドレイン電極層１２０Ａにより構成されるソース配線の最小幅ｄ２が適切なものとなることである（図２０を参照）。第２のエッチングによりソース電極及びドレイン電極層１２０Ａがエッチングされるとソース配線の最小幅ｄ２が小さくなり、ソース配線の電流密度が過大となり、電気的特性が低下するためである。そのため、第２のエッチングは、第１の導電膜１０２のエッチングレートが過大にならず、且つ第２の導電膜１１０のエッチングレートが可能な限り小さい条件で行う。加えて、後に説明する第３のエッチングにおける第１の導電膜１０２のエッチングレートが可能な限り小さい条件で行う。
【００７４】
また、ソース配線の最小幅ｄ２は大きくすることが困難である。ソース配線の最小幅ｄ２はソース配線と重畳する半導体層の最小幅ｄ４により決まり、ソース配線の最小幅ｄ２を大きくするためには半導体層の最小幅ｄ４を大きくせねばならず、隣接するゲート配線と容量配線とを絶縁させることが困難になるためである。本発明において、半導体層の最小幅ｄ４は、前記した間隔ｄ１の概ね２倍よりも小さくする。換言すると、間隔ｄ１は半導体層の最小幅ｄ４の約半分よりも大きくする。
【００７５】
なお、ソース配線と重畳する半導体層の幅を最小幅ｄ４とする部分は、ゲート配線と、該ゲート配線と互いに隣接する容量配線との間に少なくとも一箇所あればよい。好ましくは、図２０に示すように、ゲート配線に隣接する領域及び容量配線に隣接する領域の半導体層の幅を最小幅ｄ４とすればよい。
【００７６】
なお、ソース電極及びドレイン電極層により形成される、画素電極層と接続される部分の電極の幅はソース配線の最小幅ｄ２とすることが好ましい。
【００７７】
上記説明したように、本発明において、サイドエッチングを伴う条件により第２のエッチングを行うことは非常に重要である。第２のエッチングが第１の導電膜１０２のサイドエッチングを伴うことによって、ゲート電極層１１６により構成される、隣接するゲート配線と容量配線とを絶縁させることができるためである（図１７を参照）。
【００７８】
ここで、サイドエッチングとは、被エッチング膜の厚さ方向（基板面に垂直な方向又は被エッチング膜の下地膜の面に垂直な方向）のみならず、厚さ方向に対して垂直な方向（基板面に平行な方向又は被エッチング膜の下地膜の面に平行な方向）にも被エッチング膜が削られるエッチングをいう。サイドエッチングされた被エッチング膜の端部は、被エッチング膜に対するエッチングガス又はエッチングに用いる薬液のエッチングレートによって様々な形状となるように形成されるが、端部が曲面となるように形成されることが多い。
【００７９】
なお、図１７に示すように、第１のエッチングにより形成される薄膜積層体１１４は、ゲート電極層１１６Ｂ及びゲート電極層１１６Ｄにより構成される支持部に接する部分では細くなるように設計される（図１７において両矢印で示す部分を参照）。このような構造とすることで、第２のエッチングによりゲート電極層１１６Ａと、ゲート電極層１１６Ｂ又はゲート電極層１１６Ｄとを分断して絶縁させることができる。
【００８０】
なお、図１７に示すゲート電極層１１６Ｂ及びゲート電極層１１６Ｄは、薄膜積層体１１４を支える支持部として機能する。支持部を有することで、ゲート電極層より上に形成されるゲート絶縁膜等の膜剥がれを防止することができる。更には支持部を設けることで、第２のエッチングによりゲート電極層１１６に接して形成される、空洞の領域が必要以上に広くなることを防止できる。なお、支持部を設けることで、薄膜積層体１１４が自重によって破壊され、又は破損することをも防止でき、歩留まりが向上するため好ましい。ただし、本発明は支持部を有する形態に限定されず、支持部を設けなくとも良い。支持部を有しない形態の上面図（図２０に対応）の一例を図２１に示す。
【００８１】
以上説明したように、第２のエッチングは、ウエットエッチングにより行うことが好ましい。
【００８２】
第２のエッチングをウエットエッチングによって行う場合、第１の導電膜１０２としてアルミニウム又はモリブデンを形成し、第２の導電膜１１０としてチタン又はタングステンを形成し、エッチングには硝酸、酢酸及びリン酸を含む薬液を用いればよい。または、第１の導電膜１０２としてモリブデンを形成し、第２の導電膜１１０としてチタン、アルミニウム又はタングステンを形成し、エッチングには過酸化水素水を含む薬液を用いればよい。
【００８３】
第２のエッチングをウエットエッチングによって行う場合、最も好ましくは、第１の導電膜１０２としてネオジムを添加したアルミニウム上にモリブデンを形成した積層膜を形成し、第２の導電膜１１０としてタングステンを形成し、エッチングには硝酸を２％、酢酸を１０％、リン酸を７２％含む薬液を用いる。このような組成比の薬液を用いることで、第２の導電膜１１０がエッチングされることなく、第１の導電膜１０２がエッチングされる。なお、第１の導電膜１０２に添加したネオジムは、アルミニウムの低抵抗化とヒロック防止を目的として添加されたものである。
【００８４】
なお、図１７に示すように、上面から見たゲート電極層１１６は角（例えば、角１５１）を有する。これは、ゲート電極層１１６を形成する第２のエッチングが概略等方的に進行するために、ゲート電極層１１６の側面と薄膜積層体１１４の側面との間隔ｄ１が概略等しくなるようにエッチングされるためである。
【００８５】
次に、第１のレジストマスク１１２を後退させて、第２の導電膜１１０を露出させつつ、第２のレジストマスク１１８を形成する。第１のレジストマスク１１２を後退させて、第２のレジストマスク１１８を形成する手段としては、例えば酸素プラズマを用いたアッシングが挙げられる。しかし、第１のレジストマスク１１２を後退させて第２のレジストマスク１１８を形成する手段はこれに限定されるものではない。なお、ここでは第２のエッチングの後に第２のレジストマスク１１８を形成する場合について説明したが、本発明はこれに限定されず、第２のレジストマスク１１８を形成した後に第２のエッチングを行ってもよい。
【００８６】
次に、第２のレジストマスク１１８を用いて、薄膜積層体１１４における第２の導電膜１１０をエッチングし、ソース電極及びドレイン電極層１２０を形成する（図２（Ｄ）、図５（Ｄ）、図８（Ｄ）、図１１（Ｄ）、図１４（Ｄ）、図１８を参照）。ここでエッチング条件は、第２の導電膜１１０以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
【００８７】
なお、ソース電極及びドレイン電極層１２０は、ソース配線、薄膜トランジスタと画素電極とを接続する電極、又は保持容量として機能する容量素子の一方の電極を構成しているが、ソース電極及びドレイン電極層１２０Ａ又はソース電極及びドレイン電極層１２０Ｃと表記する場合にはソース配線を構成する電極層を指し、ソース電極及びドレイン電極層１２０Ｂと表記する場合には薄膜トランジスタのドレイン電極と画素電極とを接続する電極層を指し、ソース電極及びドレイン電極層１２０Ｄと表記する場合には容量配線との間で容量素子を形成する一方の電極層を指す。そして、これらを総括してソース電極及びドレイン電極層１２０と呼ぶ。
【００８８】
なお、薄膜積層体１１４における第２の導電膜１１０のエッチングは、ウエットエッチング又はドライエッチングのどちらを用いても良い。
【００８９】
続いて、薄膜積層体１１４における不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）をエッチングして、ソース領域及びドレイン領域１２２を形成する（図２（Ｅ）、図５（Ｅ）、図８（Ｅ）、図１１（Ｅ）、図１４（Ｅ）、図１９を参照）。ここでエッチング条件は、不純物半導体膜１０８及び半導体膜１０６以外の膜に対する食刻及び腐食が生じず、又は生じ難い条件を選択する。特に、ゲート電極層１１６の食刻及び腐食が生じず、又は生じ難い条件により行うことが重要である。
【００９０】
なお、薄膜積層体１１４における不純物半導体膜１０８及び半導体膜１０６の上部（バックチャネル部）のエッチングはドライエッチング又はウエットエッチングにより行うことができる。
【００９１】
その後、第２のレジストマスク１１８を除去し（図２（Ｆ）、図５（Ｆ）、図８（Ｆ）、図１１（Ｆ）、図１４（Ｆ）を参照）、薄膜トランジスタが完成する（図２（Ｆ）を参照）。上記説明したように、薄膜トランジスタを一枚のフォトマスク（多階調マスク）により作製することができる。
【００９２】
なお、上記の図２（Ｄ）及び図２（Ｅ）を参照して説明した工程を一括して第３のエッチングとよぶ。第３のエッチングは、上記説明したように、複数の段階に分けて行っても良いし、一括して行っても良い。
【００９３】
以上のようにして形成した薄膜トランジスタを覆って第２の絶縁膜を形成する。ここで、第２の絶縁膜は、第１の保護膜１２６のみで形成しても良いが、ここでは第１の保護膜１２６と第２の保護膜１２８により形成する（図３（Ｇ）、図６（Ｇ）、図９（Ｇ）、図１２（Ｇ）、図１５（Ｇ）を参照）。第１の保護膜１２６は、第１の絶縁膜１０４と同様に形成すればよい。
【００９４】
第２の保護膜１２８は、表面が概略平坦になる方法により形成する。第２の保護膜１２８の表面を概略平坦にすることで、第２の保護膜１２８上に形成される画素電極層１３２の断切れ等を防止することができるためである。従って、ここで「概略平坦」とは、上記目的を達成しうる程度のものであればよく、高い平坦性が要求されるわけではない。
【００９５】
なお、第２の保護膜１２８は、例えば、感光性ポリイミド、アクリル又はエポキシ樹脂等により、スピンコーティング法等により形成することができる。ただし、これらの材料又は形成方法に限定されるものではない。
【００９６】
次に、第２の絶縁膜に第１の開口部１３０及び第２の開口部１３１を形成する（図３（Ｈ）、図６（Ｈ）、図９（Ｈ）、図１２（Ｈ）、図１５（Ｈ）を参照）。第１の開口部１３０及び第２の開口部１３１は、ソース電極及びドレイン電極層の少なくとも表面に達するように形成する。第１の開口部１３０及び第２の開口部１３１の形成方法は、特定の方法に限定されず、第１の開口部１３０の径などに応じて実施者が適宜選択すればよい。例えば、フォトリソグラフィ法によりドライエッチングを行うことで第１の開口部１３０及び第２の開口部１３１を形成することができる。
【００９７】
なお、フォトリソグラフィ法によって開口部を形成することで、フォトマスクを一枚使用することになる。
【００９８】
次に、第２の絶縁膜上に画素電極層１３２を形成する（図３（Ｉ）、図６（Ｉ）、図９（Ｉ）、図１２（Ｉ）、図１５（Ｉ）、図２０を参照）。画素電極層１３２は、開口部を介してソース電極及びドレイン電極層１２０に接続されるように形成する。具体的には、画素電極層１３２は、第１の開口部１３０を介してソース電極及びドレイン電極層１２０Ｂに接続され、第２の開口部１３１を介してソース電極及びドレイン電極層１２０Ｄに接続されるように形成される。画素電極層１３２は、透光性を有する導電性材料により形成することが好ましい。ここで、透光性を有する導電性材料としては、インジウム錫酸化物（以下、ＩＴＯという）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、又は酸化珪素を添加したインジウム錫酸化物等が挙げられる。透光性を有する導電性材料の膜の形成はスパッタリング法又はＣＶＤ法等により行えばよいが、特定の方法に限定されるものではない。また、画素電極層１３２についても単層で形成しても良いし、複数の膜を積層した積層膜としてもよい。
【００９９】
なお、本実施の形態においては、画素電極層１３２のみに透光性を有する導電性材料を用いたが、本発明はこれに限定されない。第１の導電膜１０２及び第２の導電膜１１０の材料として、透光性を有する導電性材料を用いることもできる。
【０１００】
なお、フォトリソグラフィ法によって画素電極層１３２を形成することで、フォトマスクを一枚使用することになる。
【０１０１】
以上説明したように、本実施の形態に係るアクティブマトリクス基板の作製（所謂アレイ工程）が完了する。本実施の形態にて説明したように、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、一枚のマスクによる薄膜トランジスタの作製が可能となる。
【０１０２】
本発明の作製方法を適用して作製した薄膜トランジスタは、ゲート電極層上にゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞を有する構造となる（図３（Ｉ）を参照）。ゲート電極層の側面に接して空洞を有するように形成することで、ゲート電極層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
【０１０３】
ここで、上記の工程により作製したアクティブマトリクス基板の端子接続部について図２２乃至図２４を参照して説明する。
【０１０４】
図２２乃至図２４は、上記の工程により作製した、アクティブマトリクス基板におけるゲート配線側の端子接続部及びソース配線側の端子接続部の上面図及び断面図を示す。
【０１０５】
図２２は、ゲート配線側の端子接続部及びソース配線側の端子接続部における、画素部から延伸したゲート配線及びソース配線の上面図を示す。
【０１０６】
図２３は、図２２のＸ−Ｘ’における断面図を示す。すなわち、図２３は、ゲート配線側の端子接続部における断面図を示す。図２３では、ゲート電極層１１６のみが露出されている。このゲート電極層１１６が露出された領域に、端子部が接続される。
【０１０７】
図２４は、図２２のＹ−Ｙ’における断面図を示す。すなわち、図２４は、ソース配線側の端子接続部における断面図を示す。図２４のＹ−Ｙ’において、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０は画素電極層１３２を介して接続されている。図２４にはゲート電極層１１６と、ソース電極及びドレイン電極層１２０の様々な接続形態を示している。本発明に係る表示装置の端子接続部には、これらのいずれを用いても良いし、図２４に示すもの以外の接続形態を用いても良い。ソース電極及びドレイン電極層１２０をゲート電極層１１６に接続させることで、端子の接続部の高さを概ね等しくすることができる。
【０１０８】
なお、開口部の数は図２４に示す開口部の数に特に限定されない。一の端子に対して一の開口部を設けるのみならず、一の端子に対して複数の開口部を設けても良い。一の端子に対して複数の開口部を設けることで、開口部を形成するエッチング工程が不十分である等の理由で開口部が良好に形成されなかったとしても、他の開口部により電気的接続を実現することができる。更には、全ての開口部が問題なく形成された場合であっても、接触面積を広くすることができるため、コンタクト抵抗を低減することができ、好ましい。
【０１０９】
図２４（Ａ）では、第１の保護膜１２６及び第２の保護膜１２８の端部がエッチング等により除去され、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。図２２に示す上面図は、図２４（Ａ）の上面図に相当する。
【０１１０】
なお、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１１１】
図２４（Ｂ）では、第１の保護膜１２６及び第２の保護膜１２８に第３の開口部１６０Ａが設けられ、第１の保護膜１２６及び第２の保護膜１２８の端部がエッチング等により除去されることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。
【０１１２】
なお、第３の開口部１６０Ａの形成、及びゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１１３】
図２４（Ｃ）では、第１の保護膜１２６及び第２の保護膜１２８に第３の開口部１６０Ｂ及び第４の開口部１６１が設けられることで、ゲート電極層１１６と、ソース電極及びドレイン電極層１２０とが露出され、この露出された領域に画素電極層１３２を形成することで電気的な接続を実現している。ここで、図２４（Ａ）及び（Ｂ）と同様に、第１の保護膜１２６及び第２の保護膜１２８の端部はエッチング等により除去されているが、この領域は端子の接続部として用いられる。
【０１１４】
なお、第３の開口部１６０Ｂ及び第４の開口部１６１の形成、並びにゲート電極層１１６が露出された領域の形成は、第１の開口部１３０及び第２の開口部１３１の形成と同時に行うことができる。
【０１１５】
次に、上記で説明した工程により作製した、表示装置のアクティブマトリクス基板を用いて液晶表示装置を作製する方法について説明する。すなわち、セル工程及びモジュール工程について説明する。ただし、本実施の形態に係る表示装置の作製方法において、セル工程及びモジュール工程は特に限定されない。
【０１１６】
セル工程では、上記した工程により作製したアクティブマトリクス基板と、これに対向する基板（以下、対向基板という）とを貼り合わせて液晶を注入する。まず、対向基板の作製方法について、以下に簡単に説明する。なお、特に説明しない場合であっても、対向基板上に形成する膜は単層でも良いし、積層して形成しても良い。
【０１１７】
まず、基板上に遮光層を形成し、遮光層上に赤、緑、青のいずれかのカラーフィルター層を形成し、カラーフィルター層上に画素電極層を選択的に形成し、画素電極層上にリブを形成する。
【０１１８】
遮光層としては、遮光性を有する材料の膜を選択的に形成する。遮光性を有する材料としては、例えば、黒色樹脂（カーボンブラック）を含む有機樹脂を用いることができる。または、クロムを主成分とする材料膜の積層膜を用いても良い。クロムを主成分とする材料膜とは、クロム、酸化クロム又は窒化クロムをいう。遮光層に用いる材料は遮光性を有するものであれば特に限定されない。遮光性を有する材料の膜を選択的に形成するにはフォトリソグラフィ法等を用いる。
【０１１９】
カラーフィルター層は、バックライトから白色光が照射されると、赤、緑、青のいずれかの光のみを透過させることができる有機樹脂膜により選択的に形成すればよい。カラーフィルター層の形成は、形成時に塗り分けを行うことで、選択的に行うことができる。カラーフィルターの配列は、ストライプ配列、デルタ配列又は正方配列を用いればよい。
【０１２０】
対向基板の画素電極層は、アクティブマトリクス基板が有する画素電極層１３２と同様に形成することができる。ただし、選択的に形成する必要がないため、全面に形成すればよい。
【０１２１】
画素電極上に形成するリブとは、視野角を拡げることを目的として形成される、パターン形成された有機樹脂膜である。なお、特に必要のない場合には形成しなくてもよい。
【０１２２】
なお、対向基板の作製方法としては、他にも様々な態様がある。例えば、カラーフィルター層を形成後、画素電極層の形成前にオーバーコート層を形成しても良い。オーバーコート層を形成することで画素電極の被形成面の平坦性を向上させることができるため、歩留まりが向上する。また、カラーフィルター層に含まれる材料の一部が液晶材料中に侵入することを防ぐことができる。オーバーコート層には、アクリル樹脂又はエポキシ樹脂をベースとした熱硬化性材料が用いられる。
【０１２３】
また、リブの形成前又は形成後にスペーサとしてポストスペーサ（柱状スペーサ）を形成しても良い。ポストスペーサとは、アクティブマトリクス基板と対向基板との間のギャップを一定に保つことを目的として、対向基板上に一定の間隔で形成する構造物をいう。ビーズスペーサ（球状スペーサ）を用いる場合には、ポストスペーサを形成しなくても良い。
【０１２４】
次に、配向膜をアクティブマトリクス基板及び対向基板に形成する。配向膜の形成は、例えば、ポリイミド樹脂等を有機溶剤に溶かし、これを印刷法又はスピンコーティング法等により塗布し、その後、これを乾燥して焼成することにより行う。形成される配向膜の膜厚は、一般に、約５０ｎｍ以上１００ｎｍ以下程度とする。配向膜には、液晶分子がある一定のプレチルト角を持って配向するようにラビング処理を施す。ラビング処理は、例えば、ベルベット等の毛足の長い布により配向膜を擦ることで行う。
【０１２５】
次に、アクティブマトリクス基板と、対向基板をシール材により貼り合わせる。対向基板にポストスペーサが設けられていない場合には、ビーズスペーサを所望の領域に分散させて貼り合わせるとよい。
【０１２６】
次に、貼り合わせられたアクティブマトリクス基板と、対向基板との間に、液晶材料を注入する。液晶材料を注入した後、注入口は紫外線硬化樹脂等で封止する。または、液晶材料を滴下した後に、アクティブマトリクス基板と対向基板とを貼り合わせても良い。
【０１２７】
次に、アクティブマトリクス基板と対向基板とを貼り合わせた液晶セルの両面に偏光板を貼り付けてセル工程が完了する。
【０１２８】
次に、モジュール工程として、端子部の入力端子（図２４において、ゲート電極層１１６の露出された領域）にＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を接続する。ＦＰＣはポリイミド等の有機樹脂フィルム上に導電膜により配線が形成されており、異方性導電性ペースト（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ。以下、ＡＣＰという）を介して入力端子と接続される。ＡＣＰは接着剤として機能するペーストと、金等がメッキされた数十〜数百μｍ径の導電性表面を有する粒子と、により構成される。ペースト中に混入された粒子が入力端子上の導電層と、ＦＰＣに形成された配線に接続された端子上の導電層と、に接触することで、電気的な接続を実現する。なお、ＦＰＣの接続後にアクティブマトリクス基板と対向基板に偏光板を貼り付けてもよい。以上のように、表示装置に用いる液晶パネルを作製することができる。
【０１２９】
以上のように、表示装置に用いる画素トランジスタを有するアクティブマトリクス基板を三枚のフォトマスクにより作製することができる。
【０１３０】
従って、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。より具体的には、上記の説明のように、一枚のフォトマスク（多階調マスク）を用いて薄膜トランジスタを作製することができる。また、三枚のフォトマスクを用いて画素トランジスタを有するアクティブマトリクス基板を作製することができる。従って、用いるフォトマスクの枚数が低減されることから、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。
【０１３１】
また、裏面露光、レジストリフロー及びリフトオフ法等の複雑な工程を経ることなく、薄膜トランジスタの作製工程数を大幅に削減することができる。そのため、複雑な工程を経ることなく、表示装置の作製工程数を大幅に削減することができる。
【０１３２】
また、薄膜トランジスタの電気的特性を維持しつつ、薄膜トランジスタの作製工程を大幅に削減することができる。
【０１３３】
更には、本発明の上記効果により、作製コストを大幅に削減することができる。
【０１３４】
（実施の形態２）
本実施の形態では、本発明の薄膜トランジスタの作製方法及び表示装置の作製方法であって、実施の形態１とは異なるものについて説明する。具体的には、多階調マスクを用いることなく、実施の形態１と同様に薄膜トランジスタを作製する方法について図２６乃至図３０を参照して説明する。
【０１３５】
なお、図２６は実施の形態１における図１及び図２に対応するものである。図２７は実施の形態１における図１０及び図１１に対応するものである。図２８、図２９及び図３０は実施の形態１における図１６、図１７及び図１８に対応するものである。また、図２８乃至図３０に示すＡ−Ａ’における断面図が図２６に相当し、図２８乃至図３０に示すＤ−Ｄ’断面図が図２７に相当する。
【０１３６】
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらに用いることのできる材料及びこれらの形成に適用することのできる方法は実施の形態１と同様である。
【０１３７】
次に、第２の導電膜１１０上に第１のレジストマスク１７０を形成する（図２６（Ａ）及び図２７（Ａ）を参照）。第１のレジストマスク１７０は、実施の形態１における第１のレジストマスク１１２とは異なるものであり、凹部が設けられておらず、全面が概略同一の厚さとなるように形成されている。すなわち、第１のレジストマスク１７０は多階調マスクを用いることなく形成することができる。
【０１３８】
次に、第１のレジストマスク１７０を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、第１の導電膜１０２上に薄膜積層体１１４を形成する（図２８を参照）。
【０１３９】
次に、実施の形態１と同様に第２のエッチングを行うことで、ゲート電極層１１６を形成する（図２６（Ｃ）、図２７（Ｃ）及び図２９を参照）。
【０１４０】
ここで、第２のエッチングの条件は、実施の形態１における第２のエッチングと同様である。
【０１４１】
次に、薄膜積層体１１４上に第２のレジストマスク１７１を形成し、第２のレジストマスク１７１を用いてソース電極及びドレイン電極層１２０を形成する。エッチング条件等は、実施の形態１と同様である。その後の工程は実施の形態１と同様である。
【０１４２】
以上、本実施の形態にて説明したように、多階調マスクを用いることなく薄膜トランジスタを作製することができる。ただし、使用するマスク数は、実施の形態１と比較すると１枚多いことになる。
【０１４３】
なお、本実施の形態に係る薄膜トランジスタ及び表示装置の作製方法は、上記説明した点を除き、実施の形態１と同様である。そのため、実施の形態１に係る薄膜トランジスタ及び表示装置の作製方法と同様の効果を有することは勿論であるが、使用するマスクの数は一枚増加する。すなわち、本実施の形態によれば、二枚のフォトマスクを用いて薄膜トランジスタを作製することができる。また、四枚のフォトマスクを用いて画素トランジスタを有するアクティブマトリクス基板を作製することができる。従って、用いるフォトマスクの枚数が低減されることから、薄膜トランジスタ及び表示装置の作製工程数を大幅に削減することができる。更には、高い歩留まりで製造することができ、コストを低く抑えることも可能である。
【０１４４】
なお、本実施の形態の作製方法を適用して作製した薄膜トランジスタにおいても、ゲート電極層上にゲート絶縁膜を有し、前記ゲート絶縁膜上に半導体層を有し、前記半導体層上にソース領域及びドレイン領域を有し、前記ソース領域及びドレイン領域上にソース電極及びドレイン電極を有し、前記ゲート電極層の側面に接して空洞を有する構造となる。ゲート電極層の側面に接して空洞を有するように形成することで、ゲート電極層端部におけるリーク電流の小さい薄膜トランジスタを作製することができる。
【０１４５】
（実施の形態３）
本実施の形態では、本発明の薄膜トランジスタの作製方法及び表示装置の作製方法であって、実施の形態１及び実施の形態２とは異なるものについて説明する。具体的には、実施の形態１及び実施の形態２にて説明した第１のエッチングにより、第１の導電膜１０２をエッチングする態様について図３１乃至図３６を参照して説明する。
【０１４６】
なお、図３１は実施の形態１における図１に対応するものである。図３２は実施の形態１における図４に対応するものである。図３３は実施の形態１における図７に対応するものである。図３４は実施の形態１における図１０に対応するものである。図３５は実施の形態１における図１３に対応するものである。図３６は実施の形態１における図１６に対応するものである。
【０１４７】
まず、実施の形態１と同様に、基板１００上に第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０を形成する。これらに用いることのできる材料及びこれらの形成に適用することのできる方法は実施の形態１と同様である。
【０１４８】
次に、第２の導電膜１１０上に第１のレジストマスク１１２を形成する（図３１（Ａ）、図３２（Ａ）、図３３（Ａ）、図３４（Ａ）、図３５（Ａ）を参照）。第１のレジストマスク１１２の特徴は、実施の形態１と同様である。
【０１４９】
次に、第１のレジストマスク１１２を用いて第１のエッチングを行う。すなわち、第１の導電膜１０２、第１の絶縁膜１０４、半導体膜１０６、不純物半導体膜１０８及び第２の導電膜１１０をエッチングし、薄膜積層体１１４及びエッチングされた第１の導電膜１１５を形成する（図３１（Ｂ）、図３２（Ｂ）、図３３（Ｂ）、図３４（Ｂ）、図３５（Ｂ）、図３６を参照）。
【０１５０】
上記のように、本実施の形態では、第１のエッチングにより第１の導電膜１０２を加工し、エッチングされた第１の導電膜１１５を形成することが実施の形態１と異なる点である。
【０１５１】
次に、第２のエッチングにより、エッチングされた第１の導電膜１１５を加工してゲート電極層１１６を形成する（図３１（Ｃ）、図３２（Ｃ）、図３３（Ｃ）、図３４（Ｃ）、図３５（Ｃ）を参照）。
【０１５２】
ここで、第２のエッチングの条件等は、実施の形態１における第２のエッチングと同様である。ただし、以下の点が異なる。
【０１５３】
実施の形態１では、第２のエッチングのみによって第１の導電膜１０２の除去すべき領域を完全に除去する必要がある。ここで、第１の導電膜１０２の除去すべき領域とは、ゲート電極層１１６を形成する領域以外の領域をいう。
【０１５４】
ここで、薄膜積層体１１４の側面とゲート電極層１１６の側面との間隔ｄ１は、第１の導電膜１０２の厚さに依存する。第２のエッチングは、サイドエッチングを伴うエッチングであり、概略等方的なエッチング（所謂、化学的なエッチング）である。そのため、実施の形態１に示す方法によっては、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくする場合、第１の導電膜１０２の除去すべき領域を完全に除去することは極めて困難である。
【０１５５】
そこで、上記説明したように、第１のエッチングにより第１の導電膜１０２を加工してエッチングされた第１の導電膜１１５を形成し、第２のエッチングによりゲート電極層１１６を形成することで、前記間隔ｄ１を第１の導電膜１０２の厚さより小さくすることが可能になる。すなわち、前記間隔ｄ１を第１の導電膜１０２の厚さに対して独立に設計することができ、レイアウト設計の自由度が向上する。
【０１５６】
なお、第２のエッチング後の工程は、実施の形態１と同様である。すなわち、実施の形態１と本実施の形態にて説明した方法とを組み合わせて、サイドエッチングを利用してゲート電極層を形成し、更には多階調マスクを用いてソース電極及びドレイン電極層を形成することで、一枚のフォトマスクによる薄膜トランジスタの作製が可能となる。
【０１５７】
以上、本実施の形態にて説明したように、第１のエッチングにより第１の導電膜１０２を加工することで、薄膜積層体１１４の側面とゲート電極層１１６の側面との間隔ｄ１は第１の導電膜１０２の厚さに対して独立に設計することができ、レイアウト設計の自由度が向上する。
【０１５８】
なお、本実施の形態に係る薄膜トランジスタ及び表示装置の作製方法は、上記説明した点を除き、実施の形態１と同様である。そのため、実施の形態１に係る薄膜トランジスタ及び表示装置の作製方法と同様の効果を有することは勿論である。
【０１５９】
なお、実施の形態２と本実施の形態を組み合わせても良い。
【０１６０】
（実施の形態４）
本実施の形態は、実施の形態１乃至実施の形態３にて説明した方法により作製した表示パネル又は表示装置を表示部として組み込んだ電子機器について図３７乃至図３９を参照して説明する。このような電子機器としては、例えば、ビデオカメラ若しくはデジタルカメラ等のカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）が挙げられる。それらの一例を図３７に示す。
【０１６１】
図３７（Ａ）はテレビジョン装置を示す。本発明を適用して作製した表示パネルを筐体に組み込むことで、図３７（Ａ）に示すテレビジョン装置を完成させることができる。実施の形態１乃至実施の形態３にて説明した作製方法を適用した表示パネルにより主画面２２３が形成され、その他付属設備としてスピーカ部２２９、操作スイッチ等が備えられている。
【０１６２】
図３７（Ａ）に示すように、筐体２２１に実施の形態１乃至実施の形態３にて説明した作製方法を適用した表示用パネル２２２が組み込まれ、受信機２２５により一般のテレビ放送の受信をはじめ、モデム２２４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機２２６により行うことが可能であり、このリモコン操作機２２６にも、出力する情報を表示する表示部２２７が設けられていても良い。
【０１６３】
また、テレビジョン装置にも、主画面２２３の他にサブ画面２２８を第２の表示パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。
【０１６４】
図３８は、テレビ装置の主要な構成を示すブロック図を示している。表示領域には、画素部２５１が形成されている。信号線駆動回路２５２と走査線駆動回路２５３は、表示パネルにＣＯＧ方式により実装されていても良い。
【０１６５】
その他の外部回路の構成として、映像信号の入力側では、チューナ２５４で受信した信号のうち、映像信号を増幅する映像信号増幅回路２５５と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２５６と、その映像信号をドライバＩＣの入力仕様に変換するためのコントロール回路２５７等を有している。コントロール回路２５７は、走査線側と信号線側にそれぞれ信号を出力する。デジタル駆動する場合には、信号線側に信号分割回路２５８を設け、入力デジタル信号を整数個に分割して供給する構成としても良い。
【０１６６】
チューナ２５４で受信した信号のうち、音声信号は、音声信号増幅回路２５９に送られ、その出力は音声信号処理回路２６０を経てスピーカ２６３に供給される。制御回路２６１は受信局（受信周波数）、音量の制御情報を入力部２６２から受け、チューナ２５４及び音声信号処理回路２６０に信号を送出する。
【０１６７】
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港等における情報表示盤、又は街頭における広告表示盤等の大面積の表示媒体にも適用することができる。そのため、本発明を適用することで、これらの表示媒体の生産性を向上させることができる。
【０１６８】
主画面２２３、サブ画面２２８に、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を用いることで、テレビ装置の生産性を高めることができる。
【０１６９】
また、図３７（Ｂ）に示す携帯型のコンピュータは、本体２３１及び表示部２３２等を有する。表示部２３２に、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を用いることで、コンピュータの生産性を高めることができる。
【０１７０】
図３９は、本発明を適用した携帯電話の一例であり、図３９（Ａ）が正面図、図３９（Ｂ）が背面図、図３９（Ｃ）が２つの筐体をスライドさせたときの正面図である。携帯電話２００は、筐体２０１及び筐体２０２二つの筐体で構成されている。携帯電話２００は、携帯電話と携帯情報端末の双方の機能を備えており、コンピュータを内蔵し、音声通話以外にも様々なデータ処理が可能な所謂スマートフォンである。
【０１７１】
携帯電話２００は、筐体２０１及び筐体２０２で構成されている。筐体２０１においては、表示部２０３、スピーカ２０４、マイクロフォン２０５、操作キー２０６、ポインティングデバイス２０７、表面カメラ用レンズ２０８、外部接続端子ジャック２０９及びイヤホン端子２１０等を備え、筐体２０２においては、キーボード２１１、外部メモリスロット２１２、裏面カメラ２１３、ライト２１４等により構成されている。また、アンテナは筐体２０１に内蔵されている。
【０１７２】
また、携帯電話２００には、上記の構成に加えて、非接触型ＩＣチップ、小型記録装置等を内蔵していてもよい。
【０１７３】
重なり合った筐体２０１と筐体２０２（図３９（Ａ）に示す。）は、スライドさせることが可能であり、スライドさせることで図３９（Ｃ）のように展開する。表示部２０３には、実施の形態１乃至実施の形態３で説明した表示装置の作製方法を適用した表示パネル又は表示装置を組み込むことが可能である。表示部２０３と表面カメラ用レンズ２０８を同一の面に備えているため、テレビ電話としての使用が可能である。また、表示部２０３をファインダーとして用いることで、裏面カメラ２１３及びライト２１４で静止画及び動画の撮影が可能である。
【０１７４】
スピーカ２０４及びマイクロフォン２０５を用いることで、携帯電話２００は、音声記録装置（録音装置）又は音声再生装置として使用することができる。また、操作キー２０６により、電話の発着信操作、電子メール等の簡単な情報入力操作、表示部に表示する画面のスクロール操作、表示部に表示する情報の選択等を行うカーソルの移動操作等が可能である。
【０１７５】
また、書類の作成、携帯情報端末としての使用等、取り扱う情報が多い場合は、キーボード２１１を用いると便利である。更に、重なり合った筐体２０１と筐体２０２（図３９（Ａ））をスライドさせることで、図３９（Ｃ）のように展開させることができる。携帯情報端末として使用する場合には、キーボード２１１及びポインティングデバイス２０７を用いて、円滑な操作でマウスの操作が可能である。外部接続端子ジャック２０９はＡＣアダプタ及びＵＳＢケーブル等の各種ケーブルと接続可能であり、充電及びパーソナルコンピュータ等とのデータ通信が可能である。また、外部メモリスロット２１２に記録媒体を挿入し、より大量のデータ保存及び移動が可能になる。
【０１７６】
筐体２０２の裏面（図３９（Ｂ））には、裏面カメラ２１３及びライト２１４を備え、表示部２０３をファインダーとして静止画及び動画の撮影が可能である。
【０１７７】
また、上記の機能構成に加えて、赤外線通信機能、ＵＳＢポート、テレビワンセグ受信機能、非接触ＩＣチップ又はイヤホンジャック等を備えたものであってもよい。
【０１７８】
本実施の形態にて説明した各種電子機器は、実施の形態１乃至実施の形態３にて説明した薄膜トランジスタ及び表示装置の作製方法を適用して作製することができるため、本発明を適用することで、これらの電子機器の生産性を向上させることができる。
【０１７９】
従って、本発明を適用することで、これらの電子機器の作製コストを大幅に削減することができる。
【実施例１】
【０１８０】
本実施例では、実施の形態１で説明した第２のエッチングを用いてゲート電極を形成し、このパターンの観察を行った。この観察結果について、以下に説明する。
【０１８１】
まず、ガラス基板上に第１の導電膜１０２を厚さ１５０ｎｍのモリブデンにより形成し、第１の絶縁膜１０４を厚さ３００ｎｍの窒化シリコンにより形成し、半導体膜１０６を厚さ１５０ｎｍの非晶質シリコンにより形成し、不純物半導体膜１０８を厚さ５０ｎｍのリンを含む非晶質シリコンにより形成し、第２の導電膜１１０を厚さ３００ｎｍのタングステンにより形成した。
【０１８２】
次に、第２の導電膜１１０上にレジストマスクを形成し、第１のエッチングを行った。第１のエッチングは、３段階のドライエッチングにより行った。まず、Ｃｌ２ガスとＣＦ４ガスとＯ２ガスの混合ガスの流量を４０ｓｃｃｍ：４０ｓｃｃｍ：２０ｓｃｃｍとし、圧力を１００ｍＴ、５００ＷのＲＦ電力を２６０秒間供給してエッチングを行った。次に、Ｃｌ２ガスのみを用いて流量を１００ｓｃｃｍとし、圧力を１００ｍＴ、５００ＷのＲＦ電力を２４０秒間供給してエッチングを行った。最後に、ＣＨＦ３ガスのみを用いて流量を１００ｓｃｃｍとし、圧力を１００ｍＴ、１０００ＷのＲＦ電力を４００秒間供給し、その後に２００秒間供給し、その後更に４００秒間供給した。
【０１８３】
次に、第１のエッチングを行ったサンプルに対して第２のエッチングをウエットエッチングにより行った。第２のエッチングは、ウエットエッチングにより行った。ウエットエッチングには４０℃の硝酸、酢酸及びリン酸を含む薬液を用いて、サンプルを当該薬液に２４０秒間又は３００秒間浸した。なお、硝酸、酢酸及びリン酸を含む薬液は、約７０％のリン酸と、約１０％の硝酸と、約２０％の酢酸と水の混合液により構成されている。
【０１８４】
上記のように作製したサンプルを光学顕微鏡により観察した。このときの観察結果を図４０に示す。なお、図４０（Ａ）は、第２のエッチングを２４０秒間行ったサンプルの光学顕微鏡写真を示し、図４０（Ｂ）は、第２のエッチングを３００秒間行ったサンプルの光学顕微鏡写真を示す。ここで、光学顕微鏡による観察は裏面（基板）側から行った。図４０（Ａ）及び図４０（Ｂ）のいずれもゲート電極のパターンは素子領域の側面から概ね等しい距離だけ内側に側面を形成しており、良好な形状となっているといえる。
【０１８５】
なお、上記のように作製したサンプルのゲート電極層端部をＦＩＢ（Ｆｏｃｕｓｅｄ Ｉｏｎ Ｂｅａｍ）装置により加工し、加工したサンプルをＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察した。図４１（Ａ）は、第２のエッチングを行う前のサンプルを光学顕微鏡により、図４０よりも拡大して観察したものである。図４１（Ｂ）は、第２のエッチング後に図４１（Ａ）のＸ−Ｘ’において取得したＳＴＥＭ像を示す。図４１（Ｃ）は、図４１（Ｂ）中の点線で囲んだ部分の拡大図を示す。図４１（Ｃ）において、空洞箇所の上下には黒色の物質が見られる。これはＦＩＢ装置による加工で生じた付着物である。図４１に示すように、本発明を適用することでゲート電極層端部に空洞が設けられる。
【０１８６】
次に、これらのサンプルにおいて隣り合うゲート配線間が絶縁されているか否かを確認するために、通電試験を行った。通電試験に用いたサンプルの上面図を図４２に示す。なお、通電試験にはＬ１〜Ｌ８、Ｒ１〜Ｒ８、Ｘ及びＹを用いたが簡単のため図４２にはＬ１、Ｌ２、Ｒ１、Ｒ２、Ｘ及びＹを用いた。なお、図４２において太線で表された箇所にはソース電極及びドレイン電極層（エッチングされた第２の導電膜）を有し、ハッチが施された箇所にはゲート電極層（エッチングされた第１の導電膜）を有する。Ｌ１、Ｌ２、Ｒ１及びＲ２はゲート電極層を指し、Ｘ及びＹはソース電極及びドレイン電極層を指す。
【０１８７】
図４３（Ａ）は、Ｒ１とＬ１の間に電圧をかけ、その電流値を測定したものである。電流は最大でも１．０×１０−１０（Ａ）程度であり、Ｒ１とＬ１の間は絶縁されているといえる。すなわち、隣り合う二のゲート配線間は導通しておらず、第２のエッチングにより確実に断線されたということができる。
【０１８８】
図４３（Ｂ）は、ＸとＬ１の間に電圧をかけ、その電流値を測定したものである。電流は最大でも１．０×１０−１０（Ａ）程度であり、ＸとＬ１の間は絶縁されているといえる。すなわち、ゲート配線とソース配線は導通していないということができる。
【０１８９】
図４４（Ａ）は、Ｌ１とＬ２の間に電圧をかけ、その電流値を測定したものである。電流は最小でも約１．０×１０−５（Ａ）であり、Ｌ１とＬ２の間は導通が確保できているといえる。すなわち、第２のエッチングを行った後でも一のゲート配線は途中で断線していないということができる。
【０１９０】
図４４（Ｂ）は、ＸとＹの間に電圧をかけ、その電流値を測定したものである。電流は最小でも約１．０×１０−４（Ａ）であり、ＸとＹの間は導通が確保できているといえる。すなわち、このソース配線は断線していないということができる。
【０１９１】
以上、本実施例にて説明したように実施の形態にて説明した薄膜トランジスタの作製方法は実現可能である。
【図面の簡単な説明】
【０１９２】
【図１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図１９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２２】アクティブマトリクス基板の接続部を説明する図。
【図２３】アクティブマトリクス基板の接続部を説明する図。
【図２４】アクティブマトリクス基板の接続部を説明する図。
【図２５】多階調マスクを説明する図。
【図２６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２７】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２８】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図２９】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３０】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３１】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３２】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３３】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３４】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３５】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３６】薄膜トランジスタ及び表示装置の作製方法の一例を説明する図。
【図３７】電子機器を説明する図。
【図３８】電子機器を説明する図。
【図３９】電子機器を説明する図。
【図４０】実施例にて説明する光学顕微鏡写真を示す図。
【図４１】実施例にて説明するＳＴＥＭ像を示す図。
【図４２】実施例の通電試験を説明する図。
【図４３】実施例の通電試験の結果を説明する図。
【図４４】実施例の通電試験の結果を説明する図。
【符号の説明】
【０１９３】
１００ 基板
１０２ 第１の導電膜
１０４ 第１の絶縁膜
１０６ 半導体膜
１０８ 不純物半導体膜
１１０ 第２の導電膜
１１２ 第１のレジストマスク
１１４ 薄膜積層体
１１５ エッチングされた第１の導電膜
１１６ ゲート電極層
１１６Ａ ゲート電極層
１１６Ｂ ゲート電極層
１１６Ｃ ゲート電極層
１１６Ｄ ゲート電極層
１１８ 第２のレジストマスク
１２０ ソース電極及びドレイン電極層
１２０Ａ ソース電極及びドレイン電極層
１２０Ｂ ソース電極及びドレイン電極層
１２０Ｃ ソース電極及びドレイン電極層
１２０Ｄ ソース電極及びドレイン電極層
１２２ ソース領域及びドレイン領域
１２２Ａ ソース領域及びドレイン領域
１２２Ｂ ソース領域及びドレイン領域
１２２Ｃ ソース領域及びドレイン領域
１２２Ｄ ソース領域及びドレイン領域
１２４ 半導体層
１２６ 第１の保護膜
１２８ 第２の保護膜
１３０ 第１の開口部
１３１ 第２の開口部
１３２ 画素電極層
１４０ グレートーンマスク
１４１ 基板
１４２ 遮光部
１４３ 回折格子部
１４５ ハーフトーンマスク
１４６ 基板
１４７ 半透光部
１４８ 遮光部
１５１ 角
１６０Ａ 第３の開口部
１６０Ｂ 第３の開口部
１６１ 第４の開口部
１７０ 第１のレジストマスク
１７１ 第２のレジストマスク
２００ 携帯電話
２０１ 筐体
２０２ 筐体
２０３ 表示部
２０４ スピーカ
２０５ マイクロフォン
２０６ 操作キー
２０７ ポインティングデバイス
２０８ 表面カメラ用レンズ
２０９ 外部接続端子ジャック
２１０ イヤホン端子
２１１ キーボード
２１２ 外部メモリスロット
２１３ 裏面カメラ
２１４ ライト
２２１ 筐体
２２２ 表示用パネル
２２３ 主画面
２２４ モデム
２２５ 受信機
２２６ リモコン操作機
２２７ 表示部
２２８ サブ画面
２２９ スピーカ部
２３１ 本体
２３２ 表示部
２５１ 画素部
２５２ 信号線駆動回路
２５３ 走査線駆動回路
２５４ チューナ
２５５ 映像信号増幅回路
２５６ 映像信号処理回路
２５７ コントロール回路
２５８ 信号分割回路
２５９ 音声信号増幅回路
２６０ 音声信号処理回路
２６１ 制御回路
２６２ 入力部
２６３ スピーカ
【特許請求の範囲】
【請求項１】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２の導電膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項２】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第２の導電膜上に第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項３】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項４】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項３又は請求項４において、
前記第１のレジストマスクは多階調マスクを用いて形成することを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１のエッチングによって素子領域を形成し、
前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１のエッチングはドライエッチングであり、
前記第２のエッチングはウエットエッチングであることを特徴とする薄膜トランジスタの作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一に記載の方法により作製した薄膜トランジスタの前記ソース電極及びドレイン電極層に接続して画素電極を選択的に形成することを特徴とする表示装置の作製方法。
【請求項９】
請求項１乃至請求項７のいずれか一に記載の方法により薄膜トランジスタを作製し、
前記薄膜トランジスタを覆って保護絶縁膜を形成し、
前記ソース電極及びドレイン電極層の一部を露出させるように前記保護絶縁膜に開口部を形成し、
前記開口部及び前記保護絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法。
【請求項１０】
請求項９において、
前記保護絶縁膜は、ＣＶＤ法又はスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することを特徴とする表示装置の作製方法。
【請求項１】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２の導電膜上に第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項２】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第２の導電膜上に第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項３】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項４】
第１の導電膜、絶縁膜、半導体膜、不純物半導体膜及び第２の導電膜を順に積層して形成し、
前記第２の導電膜上に凹部を有する第１のレジストマスクを形成し、
前記第１のレジストマスクを用いて、前記絶縁膜、前記半導体膜、前記不純物半導体膜及び前記第２の導電膜に第１のエッチングを行って前記第１の導電膜の少なくとも表面を露出させ、
前記第１のレジストマスクを後退させることで前記第１のレジストマスクの凹部と重畳する前記第２の導電膜を露出させつつ第２のレジストマスクを形成し、
前記第１の導電膜の一部にサイドエッチングを伴う第２のエッチングを行ってゲート電極層を形成し、
前記第２のレジストマスクを用いて前記第２の導電膜、前記不純物半導体膜及び前記半導体膜の一部に第３のエッチングを行ってソース電極及びドレイン電極層、ソース領域及びドレイン領域層並びに半導体層を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項５】
請求項３又は請求項４において、
前記第１のレジストマスクは多階調マスクを用いて形成することを特徴とする薄膜トランジスタの作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１のエッチングによって素子領域を形成し、
前記第２のエッチングによって前記素子領域の側面から概ね等しい距離だけ内側にゲート電極層の側面を形成することを特徴とする薄膜トランジスタの作製方法。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記第１のエッチングはドライエッチングであり、
前記第２のエッチングはウエットエッチングであることを特徴とする薄膜トランジスタの作製方法。
【請求項８】
請求項１乃至請求項７のいずれか一に記載の方法により作製した薄膜トランジスタの前記ソース電極及びドレイン電極層に接続して画素電極を選択的に形成することを特徴とする表示装置の作製方法。
【請求項９】
請求項１乃至請求項７のいずれか一に記載の方法により薄膜トランジスタを作製し、
前記薄膜トランジスタを覆って保護絶縁膜を形成し、
前記ソース電極及びドレイン電極層の一部を露出させるように前記保護絶縁膜に開口部を形成し、
前記開口部及び前記保護絶縁膜上に画素電極を選択的に形成することを特徴とする表示装置の作製方法。
【請求項１０】
請求項９において、
前記保護絶縁膜は、ＣＶＤ法又はスパッタリング法により形成した絶縁膜と、スピンコート法により形成した絶縁膜と、を積層して形成することを特徴とする表示装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４３】
【図４４】
【図４０】
【図４１】
【図４２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４３】
【図４４】
【図４０】
【図４１】
【図４２】
【公開番号】特開２００９−１５８９４１（Ｐ２００９−１５８９４１Ａ）
【公開日】平成２１年７月１６日（２００９．７．１６）
【国際特許分類】
【出願番号】特願２００８−３０４５８８（Ｐ２００８−３０４５８８）
【出願日】平成２０年１１月２８日（２００８．１１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２１年７月１６日（２００９．７．１６）
【国際特許分類】
【出願日】平成２０年１１月２８日（２００８．１１．２８）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]