【課題】ドライエッチングを用いて絶縁膜等の被加工膜の高精度加工を行うことのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に第１の膜厚を有する被加工膜を形成する工程と、前記被加工膜の一部を加工して、前記第１の膜厚よりも薄い第２の膜厚を有する領域を形成する工程と、プラズマの特性値の変化をモニターしながら、前記第２の膜厚を有する領域が形成された前記被加工膜をドライエッチングにより加工する工程と、前記プラズマの特性値の変化から、前記被加工膜の前記第２の膜厚を有する領域の直下の部材が露出し始める第１のタイミングを検知する工程と、前記第１のタイミングに基づいて、前記被加工膜の前記第１の膜厚を有する領域の直下の部材が露出する直前の第２のタイミングを予測し、前記第２のタイミングで前記ドライエッチングのエッチング条件を変更する工程と、
を含むことを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】金属スペーサを用いて金属配線の特性向上及びオーバラップマージンを改善できる多層金属配線の形成方法を提供する。
【解決手段】下層上に第１金属配線を形成する段階、前記第１金属配線を含む下層上に第１絶縁膜を形成する段階、前記第１絶縁膜をエッチングして前記第１金属配線の高さより低いように段差を形成する段階、前記第１絶縁膜上の第１金属配線の側壁に金属スペーサを形成する段階、前記金属スペーサを含む下層上に平坦化膜を形成する段階、前記平坦化膜をエッチングして前記第１金属配線が露出するようにコンタクト孔を形成する段階、及び、前記コンタクト孔を介して第１金属配線とコンタクトする第２金属配線を形成する段階を備えることを特徴とする。 （もっと読む）

【課題】本発明は半導体素子の微細パターン形成方法に関する。
【解決手段】被食刻層上部にハードマスクパターンを形成する段階と、ハードマスクパターン上に第１有機膜を形成する段階と、その結果物上部に第２有機膜を形成する段階と、第１有機膜が露出するまで第２有機膜に対する平坦化工程を行なう段階と、被食刻層が露出するまで第１有機膜及び第２有機膜を食刻してハードマスクパターンの間に第１有機膜及び第２有機膜が積層された有機マスクパターンを形成する段階と、ハードマスクパターン及び有機マスクパターンを食刻マスクに被食刻層を食刻して被食刻層パターンを形成する段階とを含むことにより、露光装備の解像度以上の微細パターンを形成することができる。 （もっと読む）

【課題】 半導体ウエハの裏面研削後の裏面プラズマエッチングにおいて、半導体ウエハ表面を覆う裏面研削用の表面保護シートと半導体ウエハ表面との間に形成される気泡の影響を排除して、所望の裏面プラズマエッチング処理を行えるようにする。
【解決手段】 半導体装置のウエハ状態での最終製造工程であるポリイミド被膜４の形成において、ポリイミド被膜４の表面に凹部（間隙）１４を設けることにより、裏面研削後の裏面プラズマエッチングにおいてウエハ表面を覆う裏面研削用の表面保護シート６とウエハ表面との間に形成される気泡の影響を排除して、所望の裏面プラズマエッチング処理を行う。 （もっと読む）

【課題】 多結晶シリコンをプラズマエッチングしてその表面を平滑に形成するとともに、十分なエッチングレートが得られるプラズマエッチング方法を提供する。
【解決手段】 プラズマエッチング装置１において、Ｃｌ_２ガス、ＳＦ_６ガスおよびＮ_２ガスを励起させたＣｌ_２／ＳＦ_６／Ｎ_２プラズマにより多結晶シリコン膜をエッチングするメインエッチングと、Ｃｌ_２ガス、ＨＢｒガスおよびＣＦ_４ガスを励起させたＣｌ_２／ＨＢｒ／ＣＦ_４プラズマにより多結晶シリコン膜をエッチングするオーバーエッチングが実施される。メインエッチングでは、Ｎ_２ガスを添加することにより多結晶シリコン表面の凹凸の形成が抑制され、かつ十分なエッチングレートが確保される。 （もっと読む）

【課題】フィード・フォワード・データを用いてトレンチを目標の深さまで掘り込む方法を提供する。
【解決手段】フィード・フォワード・データを用いてトレンチを掘り込む方法が開示される。１つの実施形態においては、方法は、トレンチ２２を含むトレンチ区域２０と如何なるトレンチもないフィールド区域２４とを含むウェハ上の領域であって、前記のトレンチ区域内のトレンチを充填して前記のトレンチ区域と前記のフィールド区域との間に段差を形成するように、材料が領域の上全体に適用されている領域を準備するステップと、前記のトレンチを部分的にエッチングするステップと、目標の深さＤ_Ｔまでエッチングするための目標のエッチング継続時間を決定するステップと、目標のエッチング継続時間と凡そ等しい時間、トレンチを目標の深さＤ_Ｔまでエッチングするステップとを含む。 （もっと読む）

【課題】デバイスの加工形状を悪化させることなくリセスエッチングによるダメージを十分に取り除くことが可能で、これによりシリコン基板をリセスエッチングしたエッチング面上に結晶状態の良好なＳｉＧｅ層を十分にエピタキシャル成長させることが可能な半導体装置の製造方法を提供する。
【解決手段】シリコン基板上にゲート絶縁膜を介してゲート電極を形成する（Ｓ１）。記ゲート電極をマスクにしたエッチングにより、シリコン基板の表面層を掘り下げる（Ｓ２）。酸化処理によって掘り下げられたシリコン基板の表面に酸化膜を成長させる（Ｓ３〜Ｓ５）。フッ酸ガスとアンモニアガスとを供給する処理とその後の熱処理とを行う表面ガスエッチング反応（ＣＯＲ）により、酸化膜を除去する（Ｓ６）。酸化膜の成長と酸化膜の除去とを２回以上繰り返した後、酸化膜が除去された面に、シリコンゲルマニウム層をエピタキシャル成長させる（Ｓ９）。 （もっと読む）

【課題】微細パターンの形成工程におけるＣＭＰ時に生じる不均一性を最小化し、５０ｎｍ以下の微細パターンを安定的に形成可能な半導体素子の製造方法を提供すること。
【解決手段】被エッチング層（２１）上に、第１ハードマスク、第１パッド層及び第２パッド層を積層してエッチングマスクパターンを形成するステップと、エッチングマスクパターンの両側壁に、第１パッド層と同じ物質からなるスペーサを形成するステップと、エッチングマスクパターン間を埋め込むまで、第１ハードマスクとは異なり、且つ、第２パッド層と同じ物質からなる第２ハードマスクを形成するステップと、第１パッド層が露出するまで、第２ハードマスクを平坦化させるステップと、第１パッド層及びスペーサを除去するステップと、残留する第１ハードマスク（２２Ａ）及び第２ハードマスク（２７Ｂ）をエッチングバリアとして、被エッチング層をエッチングするステップとを含む。 （もっと読む）

【課題】高精度なデバイスプロセスを実現する半導体装置の製造方法、およびそれに用いるプラズマ処理装置を提供する。
【解決手段】例えば、インピーダンス測定器をノードＮ１に接続し、マッチングボックス１５の経路を遮断した状態でチャンバ１０等を含むプラズマ処理装置を計測する。プラズマ処理装置は等価回路によって表現でき、この計測結果を用いて等価回路の各パラメータを算出する。算出した各パラメータの内、主にチャンバ１０に対応した容量パラメータＣ’が規格に適合するようにチャンバ１０の内壁関連の状態（例えば、チャンバ下部カバーリング１４ａやチャンバ下部カバー１１ａの寸法、材質等）を調整する。そして、この調整が行われた状態で半導体装置を製造する。なお、プラズマ処理装置に、予めチャンバ１０の内壁関連の状態を可変調整できる機能を設けておくことも可能である。 （もっと読む）

【課題】リソグラフィ装備から得られるパターン間隔よりさらに小さい間隔を有するハードマスクパターンを形成する。
【解決手段】基板上の被食刻層上に第１幅と第１厚さを有する第１ハードマスクパターンを形成し、その上に第２ハードマスク膜を形成し、第１ハードマスクパターンが露出するまで第２ハードマスク膜を除去した後、第１ハードマスクパターン上部の一部分を除去し、第２ハードマスクパターン上部表面より第１ハードマスクパターン上部表面を低く形成し、その結果物に１次トリミング食刻工程を行い、傾いた側面を有する第２ハードマスクパターンを形成し、第２ハードマスクパターンに２次トリミング食刻工程を行い、第２ハードマスクパターンを第３ハードマスクパターンに変換させ、第１、第３ハードマスクパターンにより被食刻層の一部分を同時に露出させ、第１、第２ハードマスクパターンを食刻マスクに用い、被食刻層をパターニングする。 （もっと読む）

【課題】 半導体装置の製造工程において、真空処理装置を用いて半導体基板に加工を施すにあたり、半導体基板の加工を施す面とは反対側の面に貼り付けてこの面を保護する保護用粘着テープとして、耐熱性と静電吸着性とを共に満足して、加工中での基板の損傷や汚染を防げ、また加工精度の低下がみられない、安定した加工が可能となる保護用粘着テープを提供することを課題とする。
【解決手段】 真空容器中の静電チャック装置に半導体基板４を載置・固定してこの基板４に加工を施すにあたり、上記基板４の加工を施す面とは反対側の面（静電チャック装置に接する面）に貼り付けてこの面を保護する保護用粘着テープで１あって、支持体２とこの上に設けられた粘着剤層３とを有し、上記の支持体２は、融点が１２０℃以上で、厚さが５〜１００μｍであることを特徴とする保護用粘着テープ。 （もっと読む）

【課題】 周期性パターンに加えてランダムなパターンを有する種々の微細ホールパターンに対しても、側壁加工プロセスを有効に利用してリソグラフィの限界以下のパターンを形成する。
【解決手段】 側壁加工プロセスを利用した半導体装置の製造方法であって、被加工膜１１上に、所望する犠牲膜パターンの２倍の周期を有し、且つライン部がスペース部に比して細いラインアンドスペースの第１の犠牲膜を形成し、次いで第１の犠牲膜の側面部に第２の犠牲膜１５を形成した後に、第１の犠牲膜を除去し、次いで、被加工膜１１上及び第２の犠牲膜１５上に被加工膜用レジストパターン１６を形成し、しかる後にレジストパターン１６及び第２の犠牲膜１５をマスクに被加工膜１１を選択的にエッチングしてホールパターンを形成する。 （もっと読む）

【課題】蒸着とエッチングを組み合わせる同時的および連続的な処理における均一なプラズマ処理に寄与するように、プラズマを生成および調整する。また、ｉＰＶＤにより、高アスペクト比の被覆性に対し、均一なプラズマ処理を提供する。
【解決手段】開口端が処理スペースに面する状態で、中空体をチャンバ軸の上に位置決めすることによって、処理チャンバの軸へのピークに対する傾向を持ったプラズマ分布の均一性が改善される。中空体は中央から離れたプラズマの分布を制御し、プラズマの中央への配置を可能にする。中空体の幾何学構成は、所与の状態にプラズマを均一化ならしめるよう最適化できる。同時的および連続的なエッチングとｉＰＶＤ処理のような、組み合わせられた蒸着とエッチング処理において、中空体はエッチングのための均一なプラズマを提供する一方で、蒸着のために蒸着パラメータを最適化することを可能にする。 （もっと読む）

【課題】半導体ウエハ上に形成された金属層を効果的に研磨する。
【解決手段】半導体ウエハ上に形成された金属層（６１２）を研磨する方法であって、この金属層（６１２）は、障壁層（６０４）上に形成されており、障壁層（６０４）は、凹部領域（６０６）と非凹部領域（６１０）を具備する誘電体層（６０８）上に形成されており、この金属層（６１２）は、誘電体層の凹部領域（６０６）と非凹部領域（６１０）を覆っているものにおいて、金属層（６１２）を研磨し、非凹部領域（６１０）を覆っている金属層（６１２）を除去する段階と、凹部領域（６０６）内の金属層を非凹部領域（６１０）の高さに研磨する段階であって、この高さを障壁層（６０４）の厚さ以上とする方法。 （もっと読む）

【課題】ラインエッジ粗さを低減させて特徴をエッチングする
【解決手段】ラインエッジ粗さを低減させて層内に特徴を形成するための方法が提供される。層の上に、フォトレジスト層が形成される。フォトレジスト層は、フォトレジスト側壁をともなうフォトレジスト特徴を形成するために、パターン形成される。複数のサイクルを実施することによって、フォトレジスト特徴の側壁の上に、厚さ１００ｎｍ未満の側壁層が形成される。各サイクルは、単分子層から２０ｎｍまでの厚さを有する層をフォトレジスト層上に堆積させることを含む。フォトレジスト特徴を通して、層内に特徴がエッチングされる。フォトレジスト層および側壁層は、剥ぎ取られる。 （もっと読む）

基板処理チャンバ内に配置された基板上に膜を堆積する方法。該基板は、隣接する隆起した面の間に形成されたギャップを有する。第１の前駆物質堆積ガスのフローが、該基板処理チャンバに提供される。第１の高密度プラズマが、該第１の堆積ガスのフローから形成されて、該ギャップが塞がれるまで、同時に起こる堆積およびスパッタリング要素を有する第１の堆積プロセスによって、該基板上および該ギャップ内に該膜の第１部分を堆積する。該膜の第１の大部分は、該ギャップを再開口するためにエッチバックされる。第２の前駆物質堆積ガスのフローが該基板処理チャンバに供給される。第２の高密度プラズマが、該第２の前駆物質堆積ガスのフローから形成されて、同時に起こる堆積およびスパッタリング要素を有する第２の堆積プロセスによって、該基板上および該再開口されたギャップ内の該膜の第２部分を堆積する。 （もっと読む）

本発明は、接触プラグの行と平行な底板の行とを具えた半導体構造物を含む。このプラグのピッチは、底板のピッチのほぼ倍となる。本発明は、半導体構造物の形成方法を含む。接触プラグの第一の行および第二の行および第三の行に対してほぼ直交するような、複数の導電層が基板上に形成される。複数の導電層の内部に導電層のそれぞれを貫くようにして、開口部を蝕刻する。この開口部は、第一の接触プラグの行と第二の接触プラグの行との横方向の間に配置される。開口部を蝕刻した後に、複数の導電層に被せるように誘電体を堆積させてから、第二の導電性材料をこの誘電体の上に被せて堆積させる。本発明には、プロセッサと、このプロセッサと関連して動作するメモリとを含んだ電子システムが含まれる。こうしたメモリ装置は、倍ピッチにしたキャパシタを含んだメモリアレイを有する。 （もっと読む）

【課題】 パターンの密度に関係なく、エッチングによる反応生成物がマスク材料の側壁に付着することを抑制可能な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、所望の目標パターンにパターニングされるべきマスク材料７０、８０を下地材料１０上に堆積し、目標パターンを含みかつそれよりも広い予備パターンにマスク材料をパターニングし、目標パターンにマスク材料をパターニングし、マスク材料をマスクとして用いて下地材料を処理することを具備する。 （もっと読む）

【課題】接続層の形成が完了した下部構造物の上に形成される金属配線のステップカバレッジ特性を改善して信頼性を向上可能な半導体素子の製造方法を提供すること。
【解決手段】接触口（２３）に沿って層間絶縁膜（２２）上にＴｉＮバリア金属膜（４４）を形成するステップと、ＴｉＮバリア金属膜上にタングステン膜を形成するステップと、タングステン膜に対して過度エッチングを伴う第１エッチングを行い、接触口の内部に埋め込まれるタングステンプラグ（４５Ａ）を形成するステップと、露出したＴｉＮバリア金属膜に対して第２エッチングを行い、第１エッチング時に生成された接触口のトップ部の側壁の垂直プロファイルをスローププロファイル（４５Ｄ）に緩和させるステップと、全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含む。 （もっと読む）

【課題】 改善された拡散障壁で覆われた相互接続構造体を提供すること。
【解決手段】 ダマシン配線及び該配線を形成する方法である。この方法は、誘電体層の上面にマスク層を形成するステップと、マスク層内に開口部を形成するステップと、誘電体層がマスク層によって保護されていない誘電体層内に、トレンチを形成するステップと、マスク層の下でトレンチの側壁を凹ませるステップと、トレンチ及びマスク層の全ての露出面上に、共形の導電性ライナを形成するステップと、トレンチをコア導電体で充填するステップと、誘電体層の上面の上に延びている導電性ライナの部分を除去し、マスク層を除去するステップと、コア導体の上面に導電性キャップを形成するステップとを含む。この構造体は、導電性ライナ内のコア導体クラッドと、導電性ライナで覆われていないコア導体の上面と接触している導電性キャップ層と、を含む。 （もっと読む）