【課題】 電子デバイスに損傷を与えることなく絶縁膜の除去量の制御を正確に行うことができる基板の処理方法を提供する。
【解決手段】 ＣＣＤセンサを製造すべく、光電変換素子２１０がマトリックス状に形成されたウエハＷ上に絶縁膜２５１を成膜し、導電性膜を成膜してフォトレジスト層を用いてエッチングにより転送電極２２１を形成する。絶縁膜及び導電性金属膜を成膜してフォトレジスト層を用いてエッチングにより層間絶縁膜２２２及び遮光膜２２３をそれぞれ形成する。次いで、シリコン窒化膜２５２を形成し、所望の厚さの平坦化膜２５３を形成するためにＳｉＯ_２からなる所定の厚さの絶縁膜２６１を形成する。そして、絶縁膜２６１が形成されたウエハＷをアンモニアガス及び弗化水素ガスの混合気体に所定の圧力下において暴露し、絶縁膜２６１を形成するＳｉＯ_２から変質した生成物を所定の温度に加熱する。 （もっと読む）

【課題】
微細加工が可能な微細パターン形成方法を提供する。
【解決手段】
パターニングされたマスク層７６の側壁にプラズマ反応生成物を堆積させてマスク層７６のパターン幅を広げる第１工程と，パターン幅が広げられたマスク層７６をマスクとして，第１の被エッチング層７４をエッチングする第２工程と，エッチングされた第１の被エッチング層７４に生じたスペース８０にマスク材８１を埋め込む第３工程と，スペース８０に埋め込まれたマスク材を残して，第１の被エッチング層７４をエッチングする第４工程と，残されたマスク材８１をマスクとして，第２の被エッチング層７２をエッチングする第５工程とを有することを特徴とする，微細パターン形成方法である。 （もっと読む）

【課題】エッチレイヤに特徴を形成する方法を提供する。
【解決手段】第１のマスクが前記エッチレイヤ上に形成され、前記第１のマスクは、幅を有する複数のスペースを定義する。第１のマスクは縦方向にエッチングされ、エッチングされた第１のマスクは、前記第１のマスクの前記スペースの前記幅より大きい幅を有する複数のスペースを定義する。前記エッチングされた第１のマスク上に側壁レイヤが形成され、前記側壁レイヤは、前記エッチングされた第１のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する複数のスペースを定義する。前記エッチレイヤ中に前記側壁レイヤを通して特徴がエッチングされ、前記特徴は前記エッチングされた第１のマスクによって定義される前記スペースの前記幅よりも小さい幅を有する。前記マスク及び前記側壁レイヤは取り除かれる。 （もっと読む）

【課題】 ランディングプラグコンタクト形成のためのＣＭＰ工程時、ポリシリコン膜とゲートハードマスク窒化膜との間の段差を防止できる半導体素子のランディングプラグコンタクト形成方法を提供すること。
【解決手段】 本発明では、ランディングプラグコンタクト(ＬＰＣ)の分離のためのポリシリコンリセス(Ｒｅｃｅｓｓ)のために、既存のＣＭＰ工程を用いず、２ステップのエッチバック工程を用いる。すなわち、第１エッチバック工程では、等方性ドライエッチング(部分エッチング)を通してゲート電極パターンの間の空間(コンタクトホール上部)に発生したポリシリコン膜のシーム(Ｓｅａｍ)を除去し、第２エッチバック工程では、ポリシリコン膜とハードマスク窒化膜とのエッチング速度が類似したレシピ(Ｒｅｃｉｐｅ)を適用して、非等方性ドライエッチングを行う。 （もっと読む）

【課題】有機金属気相成長法により形成された強誘電体膜の表面モホロジーを改善することができる半導体装置の製造方法を提供する。
【解決手段】ＭＯＣＶＤにより形成した強誘電体膜３２上に設計値よりも厚い導電膜３６を形成し、次いで、導電膜３６の全面を異方性エッチングによりエッチバックしたので、導電膜３６の表面モホロジーを改善することができる。導電膜３６の表面モホロジーが改善され平坦化されているので、フォトリソグラフィーにより導電膜３６をパターニングする際に、露光入射光が色々な方向に反射することなく、設計通りの所望のパターンを形成することができる。 （もっと読む）

【課題】有機金属気相成長法により形成された強誘電体膜の表面モホロジーを改善することができる半導体装置の製造方法を提供する。
【解決手段】ＭＯＣＶＤにより形成した強誘電体膜３２上に、低粘度の材料を塗布して埋め込み層３４を形成し、次いで、全面を異方性エッチングして強誘電体膜３２表面の凸部頂上を除去し、次いで、強誘電体膜３２表面に残存する埋め込み層３４を除去する。強誘電体膜３２の表面モホロジーが改善され平坦化される。フォトリソグラフィーにより導電膜３６や強誘電体膜３２をパターニングする際に、露光入射光が色々な方向に反射することなく、設計通りの所望のパターンを形成することができる。 （もっと読む）

【課題】 個々の半導体チップの仕上がり厚み寸法のばらつきを低減することができる半導体ウェーハの分割方法、研削装置および半導体ウェーハ分割システムを提供する。
【解決手段】 半導体ウェーハの分割方法は、半導体ウェーハ表面３にマトリックス状に配置された半導体回路１８を区画するダイシングライン１７に沿って切削溝１を形成し、この半導体ウェーハ表面３にバックグラインド保護テープ１９を貼付け、裏面２を僅かに球面状に湾曲させて半導体ウェーハ４を保持した状態で切削溝１が表出する直前まで裏面２を研削し、この半導体ウェーハ裏面２をプラズマエッチングすることにより切削溝１を表出させて個々の半導体チップ２０に分割する。 （もっと読む）

【課題】 エッジラフネスを解消してパターンを形成する。
【解決手段】 基板上に、被加工膜を形成形成し、第１マスクの材料膜である第１材料膜を形成する。そして、第１材料膜をエッチングして、第１マスクを形成する。更に、第１マスク表面を含む基板全面に、第２マスクの材料膜である第２材料膜を形成した後、第１マスクの側面に第２材料膜を残すようにして、第２材料膜をエッチングして、第２マスクを形成する。その後、第１マスク及び第２マスクをマスクとして、被加工膜をエッチングしてパターンを形成する。 （もっと読む）

【課題】 基板上に、成長の核となる微結晶を作製し、その粒径と密度を制御し、大粒径多結晶Si薄膜を作製できるGe微結晶核付き基板の作製方法及びGe微結晶核付き基板を提供する。
【解決手段】 電子工業用ガラス基板、石英ガラス基板、熱酸化したSiウェーハ又はSiO₂膜付き基板の上に固相成長法により島状に独立したGe微結晶を形成し、次いで酸素エッチングによってGe微結晶の粒径と密度とを、３００〜６００℃の範囲のエッチング温度とエッチング時間とで制御する。前記基板の上に粒径が１〜４０ｎｍのGe微結晶を、密度が１×１０⁵〜１×１０⁷個／ｃｍ²となるように分散配置した。 （もっと読む）

【課題】
微細な凹部パターンに金属が埋め込まれ堆積されたパターン表面の平坦化と、パターン高さを精度よくエッチバックにより制御する。
【解決手段】
表面に微細な格子パターン１２が形成されている基板１０の表面上に格子パターン１２を被ってアルミニウム膜１４を堆積し、その上にレジスト層１６を塗布し、レジスト層１６には格子パターン１２が形成されている領域以外の領域に開口１８を設ける。レジスト層１６とアルミニウム膜１４をエッチバックし、ＳｉＦから発生するプラズマ強度の微分値が所定の値を越えた時点から所定の設定時間（制御時間）後にエッチングを停止する。 （もっと読む）

【課題】
【解決手段】半導体ウェハの相互接続構造上に金属層を堆積させる方法を開示する。この方法では、金属導体を、キャップ層および誘電体層で被覆する。キャップ層を露出させるように、誘電体層をパターン形成する。次いで、キャップ層をスパッタ・エッチングして除去し、金属導体を露出させる。スパッタ・エッチング・プロセス中に、キャップ層がパターンの側壁に再堆積する。最後に、パターンの中に少なくとも１つの層を堆積させ、再堆積したキャップ層を被覆する。
（もっと読む）

【課題】エッチング処理を組み合わせることにより、半球状の結晶粒のサイズを小さく制御することが可能な成膜方法を提供する。
【解決手段】被処理体Ｗの表面に薄膜を形成する成膜方法において、成膜ガスにより前記被処理体の表面に結晶核９２を形成して該結晶核９２を成長させることにより半球状の結晶粒６が表面に形成された結晶粒薄膜９４を形成する結晶粒薄膜形成工程と、前記結晶粒薄膜９４の表面を酸化することにより酸化膜９６を形成する酸化膜形成工程と、前記酸化膜９６をエッチングにより除去するエッチング工程と、を有する。このように、エッチング処理を組み合わせることにより、ＨＳＧシリコン結晶粒における半球状の結晶粒６のサイズを小さく制御する。 （もっと読む）

【課題】厚み均一で且つ低抵抗のシリサイド層をゲート電極に有する半導体装置およびその製造方法を提供する。
【解決手段】シリサイド化する高融点金属の堆積前に、ゲート電極上面に角が発生しないように端部丸めを実施した後にシリサイド化を行ことで、熱処理時に発生する膜応力の集中を緩和し、均一でかつ十分な厚さのシリサイド層を形成する。 （もっと読む）

【課題】 本発明は半導体装置の製造工程において、レジストなどのマスクパターンを用いる際に発生する反応生成物等のレジスト等への不均一な付着によるパターン形状等の不良を生じさせず、また、寸法精度が良好な微細パターンの形成方法を提供することを目的とする。
【解決手段】 パターン形成方法を含む半導体装置の製造方法として、第１の薄膜の側壁に第２の薄膜を形成し、その側壁に形成された第２の薄膜の先端部が不均一にならないように、平坦化法により、精度良くエッチバックして揃える。 （もっと読む）

【課題】高アスペクトなパターンの形成が可能となる近接場露光によるレジストパターンの形成方法、及び該レジストパターンの形成方法を用いた基板の加工方法、デバイスの作製方法を提供する。
【解決手段】近接場露光用マスクを基板上に形成したレジスト層に近接させ、該マスクの面側に光を照射した際に該マスクの微小開口から滲み出る近接場光を用いて露光し、前記レジスト層にマスクパターンを転写する近接場露光によるレジストパターンの形成方法において、前記基板上に、近接場光のしみ出し深さ以上の厚さのネガ型レジスト層を形成する工程と、前記ネガ型レジスト層を、前記近接場光を用いて露光する露光工程と、前記露光されたネガ型レジスト層を現像液で現像し、該ネガ型レジスト層の厚さよりも浅い領域にパターンを形成する現像工程と、を少なくとも有する構成とする。 （もっと読む）

電流安定性の改善された自己整列型炭化ケイ素パワーＭＥＳＦＥＴおよびそのデバイスの作成方法を記載する。このデバイスは、ゲート凹部により分離されたレイズドソースおよびドレイン領域を含み、低ゲートバイアスにおいてでさえ表面トラップ効果が低減されるため、電流安定性が改善される。このデバイスは自己整列型プロセスを用いて作成され得る。このプロセスでは、金属エッチマスクを用いて、ｎドープのＳｉＣチャネル層上のｎ^＋ドープのＳｉＣ層を備えた基板がエッチングされてレイズドソースおよびドレイン領域が規定される。この金属エッチマスクがアニールされ、ソースおよびドレイン・オームコンタクトが形成される。単層または多層の誘電性フィルムが成長または堆積され異方性エッチングされる。蒸着または別の異方性堆積技術を用いて、ショットキーコンタクト層および最終金属層が堆積され、オプションとして、誘電性層の等方エッチングされる。
（もっと読む）

【課題】動的な液体メニスカスを用いたストレスフリーのエッチング処理
【解決手段】パターン形成された半導体基板上の不均一性を平坦化および制御するためのシステムおよび方法は、パターン形成された半導体基板を受け取る工程を備える。パターン形成された半導体基板はパターン内の複数の特徴を導電性配線材料で満たされ、導電性配線材料は過剰部分を有する。過剰部分のバルクは除去され、過剰部分の残りの部分は不均一性を有する。不均一性はマッピングされ、不均一性を補正するために、最適の液体が決定され、動的液体メニスカスエッチング処理レシピが作成される。そして、不均一性を補正して、過剰部分の残りの部分をほぼ平坦化するために、動的液体メニスカスエッチング処理レシピを使用した動的液体メニスカスエッチング処理が実施される。 （もっと読む）

【課題】
【解決手段】基板処理のシステムおよび方法には、プラズマ室に基板を装填しプラズマ室の圧力を所定の圧力設定値に設定することが含まれる。プラズマ領域を構成するいくつかの内面が約２００℃以上の処理温度に加熱される。プラズマを形成するために処理ガスがプラズマ領域に注入され、基板が処理される。 （もっと読む）

【課題】残渣を生じることなく、精度良くエッチング可能な半導体装置の製造方法の提供。
【解決手段】ゲート酸化膜により段差を持つポリシリコン膜７を積層後、フォトレジスト６を全面に塗布し、パターン形成せず段差が見えるまでフォトレジストをアッシングする。そのあとＲＩＥにより段差部のエッチングを行い、段差を緩和する。この後、フォトレジストをパターンしＳｉＯ２に対する選択比の高いＨＢｒでエッチングを行うことにより、残渣を生じないエッチングができる。 （もっと読む）

【課題】 多結晶シリコン薄膜の表面に形成された突起を容易且つ確実に除去することができる多結晶シリコン薄膜の平坦化方法を提供することを目的とする。
【解決手段】 多結晶シリコン薄膜を炭素（Ｃ）とフッ素（Ｆ）と水素（Ｈ）とを少なくとも含有するガスのプラズマに曝すことにより突起を除去して多結晶シリコン薄膜の表面を容易且つ確実に平坦化することができる。 （もっと読む）