アセンブリは、互いに重ねて形成された窒化物エッチストップ層を有する多層窒化物スタックを備え、これら窒化物エッチストップ層の各々は、膜形成プロセスを使用して形成される。多層窒化物スタックを形成する方法は、単一ウエハ堆積チャンバに基板を配置し、堆積の直前に基板に熱的ショックを与えることを含む。第１の窒化物エッチストップ層が基板上に堆積される。第２の窒化物エッチストップ層が第１の窒化物エッチストップ層上に堆積される。 （もっと読む）

【課題】高融点金属シリサイド膜を適切に形成することができる高融点金属シリサイド膜の製造方法を提供すること。
【解決手段】本発明の高融点金属シリサイド膜の製造方法は、シリコンを含む半導体基板１上に高融点金属膜９を形成する工程と、形成された高融点金属膜９の表面を非晶質化する工程と、非晶質化された高融点金属膜１０上に窒化チタン膜１１を形成する工程と、得られた基板を熱処理することにより高融点金属シリサイド膜１２を形成する工程を備える。 （もっと読む）

【課題】 発光装置、特に発光装置が有する画素部の高精細化、高開口率化が進むにつれて、より幅の小さい配線を形成することが要求されている。しかしインクジェット法を用いて配線を形成する場合、配線形成表面でドットが広がってしまい、配線の幅を小さくすることが難しかった。
【解決手段】 本発明は、配線形成表面に光触媒物質を形成し、該光触媒物質の光触媒活性を利用して配線を形成することを特徴とする発光装置の作製方法である。インクジェット法により、光触媒物質上に、溶媒に導電体が混入された組成物を吐出することにより、ドットの径より狭い、つまり幅の小さい配線を有する発光装置を提供することができる。 （もっと読む）

【課題】 安定した低抵抗のシリサイド膜を形成する技術を提供する。
【解決手段】 半導体基板１上にゲート絶縁膜５を形成する工程、ゲート絶縁膜５上にシリコン膜７を形成する工程、シリコン膜７と半導体基板１との表面にＢＦ₂イオンおよびＢイオンを注入し、ｐチャネル型ＭＩＳトランジスタＱｐのゲート電極１１ｐと高濃度ｎ型半導体領域１５からなるソース／ドレインとを形成する工程、ゲート電極１１ｐの上部に第１コバルトシリサイド膜を形成し、ソース／ドレインの上部に第２コバルトシリサイド膜を形成する工程を有する。 （もっと読む）

【課題】パッド部に流れる過電流が抑制されてパッド部におけるＥＳＤ耐性が向上された半導体装置を提供する。
【解決手段】基板２上に第１の電位が与えられた第１のパッド８と、パッド８に電気的に接続された第１の導電層５が設けられている。基板２との間に少なくとも１層の第１の導電層５を挟んで第１の電位とは異なる第２の電位が与えられている第２のパッド１３が設けられているとともに、少なくとも１層の第２の導電層１０がパッド１３に電気的に接続されてパッド８，１３と基板２との間に設けられている。基板２上には、複数層の絶縁層４が積層されて設けられている。各絶縁層４は、パッド８および導電層５の少なくとも一方とパッド１３および導電層１０の少なくとも一方との間で容量絶縁膜となる。 （もっと読む）

本発明の方法は、動作レシピに従って半導体デバイスの構造を形成するプロセスを少なくとも１つ実行するステップを有する。この構造の電気的性能特性が測定される。測定で求めた電気的性能特性とその電気的性能特性の目標値とが比較される。この比較に基づいて、操作レシピの少なくとも１つのパラメータが決定される。システム（１０，１００）は、プロセス装置（３０〜８０，２００，２１０，２２０，２３０）、計測装置（３０〜８０，２５０）およびコントローラ（１４０）を備える。プロセス装置（３０〜８０，２００，２１０，２２０，２３０）は、操作レシピに従って半導体デバイスの構造を形成するプロセスを少なくとも１つ実行するように構成されている。計測装置（３０〜８０，２５０）は、構造の電気的性能特性を測定するように構成されている。コントローラ（１４０）は、測定で求めた電気的性能特性とその電気的性能特性の目標値とを比較して、この比較に基づいて操作レシピの少なくとも１つのパラメータを決定するように構成されている。
（もっと読む）

【課題】 半導体装置の小型化を可能にする。
【解決手段】 基板２１上のエピタキシャル層２２に、ゲート電極３２と、ｎ^-型オフセットドレイン領域３５、ｎ型オフセットドレイン領域３９およびｎ⁺型ドレイン領域４２からなるドレイン領域と、ｎ^-型ソース領域３６およびｎ⁺型ソース領域４３からなるソース領域とを有するＬＤＭＯＳＦＥを形成するとともに、ｎ型ウエル２７上に複数のショットキ電極５２を形成してショットキ電極５２およびｎ型ウエル２７間にショットキ接合を形成することでショットキダイオード素子を形成している。複数のショットキ電極５２はプラグ６３およびアノード電極７４を介して互いに電気的に接続されている。複数のショットキ接合部の間および両側に設けられたｎ⁺型半導体領域４４は、プラグ６３およびカソード電極７３を介して互いに電気的に接続されている。 （もっと読む）

【課題】 第１層配線と、拡散層あるいはゲート電極との層間容量を抑えつつ、拡散層あるいはゲート電極に確実に接続するコンタクトプラグを形成する。
【解決手段】 基板上方に形成されたゲート電極と、ゲート電極の両側に形成された拡散層とを有する半導体装置において、一端において、ゲート電極の上面に接し、かつ、他端が、ゲート電極上面よりも、基板に近い位置に伸びる導電体膜を形成する。そして、基板上に、ゲート電極と、導電体膜とを埋め込む層間絶縁膜を形成し、この層間絶縁膜を貫通し、導電体膜の、ゲート電極上面よりも基板に近い位置において、導電体膜に接続する第プラグを形成する。 （もっと読む）

【課題】 バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】 ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

【課題】表面上に引っ張り応力を有する層間絶縁膜等の絶縁膜が形成された半導体基板において、反りを抑制しうる半導体基板及びその製造方法を提供する。
【解決手段】シリコンウェーハ１０と、シリコンウェーハ１０の表面上に形成された層間絶縁膜に埋め込まれた多層配線１２と、シリコンウェーハ１０の裏面に形成され、引っ張り応力を有する絶縁膜であるシリコン窒化膜１６ｂとを有している。シリコン窒化膜１６ｂにより、多層配線１２が埋め込まれた層間絶縁膜によりシリコンウェーハ１０に与えられる応力が緩和され、シリコンウェーハ１０の反りが抑制される。したがって、半導体基板の搬送系における吸着不良の発生を防止することができる。 （もっと読む）

【課題】静電破壊耐性を向上し得る半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極とドレイン領域とソース領域とを有する半導体装置であって、ドレイン領域は、ゲート電極の第１の側に形成された第１導電型の第１の不純物拡散領域１８ａと；第１の不純物拡散領域より深く形成された第１導電型の第２の不純物拡散領域２０ａと；第１の不純物拡散領域より浅く形成され、不純物拡散層より不純物濃度が高い第１導電型の第３の不純物拡散領域２８ａ、２８ｂと；第３の不純物拡散領域上に形成され、ドレインコンタクト部２２Ｄに接続されるシリサイド膜３２ａ、３２ｂとを有し、ドレインコンタクト部とサイドウォール絶縁膜との間にシリサイド膜が形成されていない領域が存在しており、ドレインコンタクト部の下方の半導体基板内に第２の不純物拡散領域が形成されていない。 （もっと読む）

基板上に持ち上がった隣接特徴部により画成されたギャップを充填する方法は、基板を収容するチャンバにシリコン含有プロセスガス流を供給するステップと、上記チャンバに酸化プロセスガス流を供給するステップと、上記チャンバに燐含有プロセスガス流を供給するステップとを備えている。また、この方法は、シリコン含有プロセスガスと、燐含有プロセスガスと、酸化プロセスガスとの間に反応を生じさせることにより、Ｐドープの酸化シリコン膜の第１部分を実質的な適合層としてギャップに堆積するステップも備えている。適合層の堆積は、（シリコン含有プロセスガス＋燐含有プロセスガス）：（酸化プロセスガス）の比を時間と共に変化させる段階と、適合層の堆積全体にわたり基板の温度を約５００℃未満に維持する段階とを含む。また、この方法は、Ｐドープの酸化シリコン膜の第２部分をバルク層として堆積するステップも備えている。上記膜の第２部分の堆積は、（シリコン含有プロセスガス＋燐含有プロセスガス）：（酸化プロセスガス）の比をバルク層の堆積全体にわたり実質的に一定に維持する段階と、バルク層の堆積全体にわたり基板の温度を約５００℃未満に維持する段階とを含む。 （もっと読む）

一形態によれば、半導体ダイに位置するシリサイド層(214)上にコンタクトを形成する方法は、コンタクトホール(208)の各側壁(206、207)、及び、コンタクトホール(208)の底部に位置する自然酸化物層(210)に、バリア層(202)を堆積するステップを含み、各側壁(206、207)は、絶縁層(204)のコンタクトホールによって形成される。コンタクトホール(208)の各側壁(206、207)、及び、酸化物層(210)にバリア層(202)を堆積する(150)ステップにおいて、バリア層(202)の厚さを、コンタクトホール(208)の上部が、コンタクトホール(208)の底部よりも厚くなるよう最適化してもよい。この形態によれば、バリア層(202)の一部分(219)及びコンタクトホール(208)の底部に位置する酸化物層(210)を除去し、シリサイド層(214)を露出させるステップを含む方法も提供される。
（もっと読む）

本発明は、多機能誘電体層を基板上、特に基板上に露出している金属配線系上に形成する方法に関する。本発明の目的は、銅による配線を形成するための多機能パッシベーション層を容易に形成する方法を提供するとともに、エレクトロマイグレーション、ストレスマイグレーション、および接着性を向上させる方法を提供することにある。本発明によれば、更なる金属層（５）を、露出した金属配線（３）の表面上に堆積することによって、本発明の目的は達せられる。この金属層は少なくともその一部が非導電性の金属酸化物に変換され、誘電体層となっている。
（もっと読む）

集積回路（１００）の形成方法（９００）およびその構造体が提供される。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、半導体基板（１０２）上のゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）にソース／ドレイン接合部（５０４／５０６）が形成される。ソース／ドレイン接合部（５０４／５０６）上に超均一シリサイド（６０４／６０８）が形成され、半導体基板（１０２）の上方に誘電体層（７０２）が堆積される。次いで、誘電体層（７０２）に、超均一シリサイド（６０４／６０８／６０６）へのコンタクトが形成される。
（もっと読む）

【課題】ＥＳＤ 保護回路のサージ電流経路に使用される配線層に生じる熱を効率よく放熱でき、サージ電流経路に使用される配線層も保護する。
【解決手段】外部端子と内部回路との間の配線に接続され、外部端子に印加された過大な静電サージ入力から内部回路を保護する保護素子を有する入力保護回路と、入力保護回路に接続され、そのサージ電流経路に含まれる第１のメタル配線層２５と、第１のメタル配線層に連なり、熱伝導性が良好な材質の配線を用いてなる放熱器２０とを具備する。 （もっと読む）