【課題】 バンク上に着弾した機能液の残渣を残さず、該機能液をパターン形成領域に確実に流し込ませ、信頼性の高い膜パターンを得る、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンを形成する方法である。まず、基板Ｐ上に膜パターンの形成領域３４に対応したバンクＢを形成する。そして、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する。そして、機能液Ｘ１を硬化処理して膜パターンとする。このとき、機能液Ｘ１の配置を、バンクＢ上面に対する機能液Ｘ１の前進接触角と後退接触角との差が１０°以上、かつ後退接触角が１３°以上となる条件の下で行う。 （もっと読む）

【課題】 銅配線のＥＭ耐性とＳＭ耐性を、ともに向上させる。
【解決手段】 不純物を含む銅めっき膜をシリコン基板１の上に成膜した後、銅めっき膜を結晶成長させて、複数の銅結晶粒とそれらの粒界に分布する不純物層とで構成された第一銅膜９ｃを形成する。次に、第一銅膜９ｃより不純物濃度が高い第二銅膜１０を第一銅膜９ｃの上に形成し、第二銅膜１０に含まれる不純物を第一銅膜９ｃに拡散させて、第一銅膜９ｃの結晶粒界に偏析する不純物濃度を高める。
このように形成することにより、第一銅膜９ｃの結晶粒の粒径は十分に大きくなる。これにより、結晶粒界における拡散パスを減少させ、ＥＭ耐性を向上させることができる。また、第一銅膜９ｃに発生するボイドの移動を抑え、ＳＭ耐性を向上させることができる。 （もっと読む）

【課題】被処理基板に残留する酸化物およびフッ化物を良好に除去することが可能で、かつ絶縁窓からの不純物汚染を抑制することが可能なプラズマ処理装置を提供する。
【解決手段】被処理基板が収納され、電磁波が透過される絶縁窓を有する真空チャンバと、この真空チャンバに水素を含むガスを供給するためのガス供給管と、真空チャンバ内に前記絶縁窓を通して電磁波を導入し、そのチャンバ内にプラズマを発生させるための電磁波導入手段とを具備し、前記絶縁窓は、前記真空チャンバ側の内面に電気伝導性材料膜が形成されていることを特徴とする。 （もっと読む）

【課題】 ＨＳＧ形成時の下部電極の破れや、ＨＳＧ形成後のウェット処理によるＨＳＧの剥がれを抑制しつつ、下部電極の膜厚を薄くすることが可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】 シリンダ層間膜１０６に設けたシリンダホール１０７内に、第１のシリコン層１０８ａ、シリコンリッチな酸化膜１０及び第２のシリコン層を積層した後、シリコンリッチな酸化膜１０をストッパとして第２のシリコン層に対しＨＳＧ化処理を行うことにより、シリコンリッチな酸化膜１０の表面に複数のＨＳＧ１０８ｃを形成する。 （もっと読む）

【課題】 本発明は、絶縁膜として酸化シリコン膜等の無機絶縁膜を用いる場合にも、少ない工程で簡易にコンタクトホールを形成することができる半導体素子の製造方法を提供することを目的とする。
【解決手段】 本発明は、第一の導電膜（１６）上に、所定の処理によって絶縁膜に変換され、且つ所定の液体に溶解または分散可能である、絶縁膜の前駆体膜（１８）を形成する第一工程と、前記絶縁膜の前駆体膜のコンタクトホールを形成すべき位置に、上記所定の溶液を供給し、前記絶縁膜の前駆体膜にコンタクトホール（２０）を形成する第二工程と、絶縁膜の前駆体膜を絶縁膜（１８’）に変換する第三工程と、を含む半導体素子の製造方法を提供するものである。 （もっと読む）

【課題】 電流のリークが生じにくい半導体装置を提供する。
【解決手段】 半導体基板１に形成された素子分離膜２と、高電圧駆動トランジスタのゲート酸化膜３ａと、ゲート酸化膜３ａ上に形成されたゲート電極４ａと、半導体基板１に形成され、低電圧駆動トランジスタのソース及びドレインとして機能する不純物領域７ｂと、半導体基板１上、素子分離膜２ａ，２ｂ上及びゲート電極４ａ上それぞれに形成された第１のエッチングストッパー膜９と、第１のエッチングストッパー膜９上に形成され、不純物領域７ｂの上方に位置する第２のエッチングストッパー膜１０と、第１のエッチングストッパー膜９上、及び第２のエッチングストッパー膜１０上に形成された絶縁膜１１と、絶縁膜１１に形成され、不純物領域７ｂ上に位置する接続孔１１ｂとを具備する。 （もっと読む）

【課題】局部接続を含む半導体集積回路及びその製造方法を提供する。
【解決手段】半導体基板の上に対向する側壁を有する導電ライン２２，２４，２６を形成する。絶縁層３４を堆積し、該絶縁層を、ラインの少なくとも一つの側壁の少なくとも一部分に沿ってエッチングする。絶縁スペーサ４７，４８，４９，５０，５２を形成する。局所接続層５６を導電ラインの少なくとも一部分上に横たわるように形成し、基板材料位置４２，４３，４４を電気的に接続する。局所接続層内に導電性増強不純物の浅い注入と深い注入を行う。導電性増強不純物を局所接続層からその下の半導体基板材料内に拡散する。 （もっと読む）

【課題】局部接続を含む半導体集積回路及び局部接続を含む半導体集積回路の製造方法を提供する。
【解決手段】フィールド絶縁領域６４及び活性エリア領域６２が、半導体基板１２上に形成される。トレンチが、フィールド絶縁材料６６内に所望のライン形状となるようにエッチングされる。導電性材料は、トレンチを少なくとも一部分充填し、その中に導電ラインを形成するように堆積される。フィールド絶縁材料６６はＬＯＣＯＳ酸化膜を有するように形成される。 （もっと読む）

【課題】 ヒューズの信頼性を確保しつつ、ヒューズの切断性を向上させる。
【解決手段】 開口部５ａ上を覆うとともに、多結晶シリコンヒューズ３上を露出させるレジストパターン８を導電膜７上に形成し、そのレジストパターン８をマスクとして導電膜７をエッチングすることにより、開口部５ａを介して高濃度不純物注入層４に接続された配線層７ａを層間絶縁膜５上に形成した上で、導電膜７のオーバーエッチングをさらに行うことにより、多結晶シリコンヒューズ３に段差３ａを形成して、多結晶シリコンヒューズ３を薄膜化し、層間絶縁膜９および保護膜１０を多結晶シリコンヒューズ３および配線層７ａ上に順次成膜する。 （もっと読む）

【課題】 ポリシリコンを抵抗配線として用いる抵抗分割回路において、抵抗配線と接続されるコンタクトプラグに起因する抵抗値のばらつきが低減された抵抗分割回路を得る。
【解決手段】 分岐部を有する線状のポリシリコン抵抗配線の分岐部のみにシリサイド層を形成され、そのシリサイド層を介して抵抗配線と接続されたコンタクトプラグが接続を有し、さらにコンタクトプラグと接続された取り出し電極を有する。 （もっと読む）

【課題】ビットラインまたはストレージノードコンタクトと垂直に接続されるランディングプラグコンタクトホールの線幅を広くして抵抗の減少を図る。
【解決手段】層間絶縁膜にランディングプラグを形成する方法において、任意の半導体素子が形成された半導体基板上部の全面に層間絶縁膜を形成する段階と、前記半導体基板の活性領域をビットラインまたはストレージノードコンタクトに露出させるよう、三日月形のマスクを用いて前記層間絶縁膜にコンタクトホールを形成する段階と、前記ランディングプラグコンタクトホールに導電膜をギャップフィルし、その表面を平坦化することによって、前記活性領域と前記ビットラインまたは前記ストレージノードコンタクトとを垂直に連結させるコンタクトホールを埋め立てるランディングプラグを形成する段階と、を備える。 （もっと読む）

【課題】不揮発性であって、作製が簡単であり、追記が可能な記憶回路を有する半導体装置の提供を課題とする。
【解決手段】本発明の半導体装置は、複数のトランジスタと、前記トランジスタのソース配線又はドレイン配線として機能する導電層と、前記複数のトランジスタのうちの１つの上に設けられた記憶素子及びアンテナとして機能する導電層とを有し、前記記憶素子は、第１の導電層と、有機化合物層又は相変化層と、第２の導電層とが順に積層された素子であり、アンテナとして機能する前記導電層と前記複数のトランジスタのソース配線又はドレイン配線として機能する導電層とは、同じ層上に設けられていることを特徴とする。 （もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】延伸スペーサを利用した半導体デバイスおよびその形成方法を提供する。
【解決手段】半導体デバイスは、半導体基板１１０を覆うゲートと、ゲートの側壁上にある誘電体ライナー１５０とを含む。この半導体デバイスは、誘電体ライナー１５０に隣接して誘電体ライナー１５０を越えるように半導体基板１１０に沿って横向きに延伸された延伸スペーサ１７０を含む。半導体デバイスは、半導体基板１１０の上面の下方に位置し、ゲート下のチャネル領域１４５に隣接するソース／ドレインをさらに含む。ソース／ドレインは、誘電体ライナー１５０および延伸スペーサ１７０下で延伸される。半導体デバイスは、ソース／ドレインの一部上を覆い、半導体基板１１０に沿って横向きに延伸するシリサイド領域１９０をさらに含む。従って、延伸スペーサ１７０はソース／ドレインの一部上において誘電体ライナー１５０とシリサイド領域１９０との間に形成される。 （もっと読む）

エレクトロマイグレーション及びその悪影響の制御方法、パターン化された半導体デバイスの導電層（９）。複数の空孔障壁（１０）は、選択された原子を打込むことによって、金属相互接続部（９）に沿って各々の位置で生成させる。各々空孔障壁（１０）は、エレクトロマイグレーション（８）によって生成された空孔がそこに蓄積させる、このことにより導線（９）に沿ってこのようなエレクトロマイグレーションの全体の効果を分布し、及び半導体デバイスの寿命をかなり増やす。
（もっと読む）

【課題】 表面ストラップの高さにばらつきによって生じる、表面ストラップのシリサイド化を防止できる半導体装置を提供すること。
【解決手段】 半導体装置は、半導体基板１と、半導体基板１上に形成され、開口部１２を有する絶縁膜１０と、開口部１２内に埋め込まれ、表面ストラップ１３と、表面ストラップ１３上に設けられ、絶縁膜１０よりも小さいエッチングレートでエッチングできるたサリサイドブロック１４と、半導体基板１内に形成され、表面ストラップ１３と電気的に接続するトレンチキャパシタの蓄積電極４と、半導体基板１の表面に形成され、表面ストラップ１３を介して蓄積電極４と電気的に接続するソース／ドレイン領域１６とを備えている。 （もっと読む）

【課題】シリコン窒化膜を堆積してもシート抵抗が上昇しない配線構造を提供する。
【解決手段】半導体基板上に第一の高融点金属膜５を形成する工程と、前記第一の高融点金属膜上に高融点金属窒化物の反応物７を持つ第二の高融点金属膜６Ａを形成する工程と、前記第二の高融点金属膜上にシリコン窒化膜８を形成する工程とからなる。これにより、シリコン窒化膜の膜質を変化させることなく、また成膜時のパーティクルの発生を従来方法と同等としたまま、シリコン窒化膜下の高融点金属のシート抵抗の上昇を最小限に抑えることができる。 （もっと読む）

本発明は、多層の有機メモリデバイス（１０，２４，２８，３４，５４，５８，７４，７８，１００，７００，７０４）を与え、非揮発性メモリデバイスとしてオペレートし得るし、その中に構築された複数のスタックされた及び／又はパラレルメモリを有する。複数セルと多層有機メモリコンポーネント（３０，３４，５０，５４，７０，７４）は、２あるいはそれ以上の電極（１１０，１２２，１３２，１４０，２２０，２４４，３３２，３４８，４３２，４４８，５１４，５６０，６１６，７０４，７１０）で形成され得るし、電極間（１１０，１２２，１３２，１４０，２２０，２４４，３３２，３４８，４３２，４４８，５１４，５６０，６１６，７０４，７１０）に選択的導電媒体（７０６，７０８）を有し、個々のセルを形成する。一方でパーティションコンポーネント（４０，４４，４８，６０，６４，６８，８０，８４，８８）を、先に形成されたセルの上部に又は関連して追加のメモリセルをスタックすることを可能にするために利用する。メモリスタック（３０，３４，５０，５４，７０，７４）は、追加の層−追加のパーティションコンポーネントによって分離された各層を加えることによって形成され得るし、複数スタックが高密度メモリデバイスを与えるために併存して形成され得る。
（もっと読む）

【課題】 十分なエレクトロマイグレーション耐性及びストレスマイグレーション耐性を得ることができる半導体装置を提供する。
【解決手段】 下地基板の上に、絶縁材料からなる第１の層間絶縁膜が形成されている。第１の層間絶縁膜をビアホールが貫通する。ビアホール内に、銅または銅を主成分とする合金からなる導電プラグが充填されている。第１の層間絶縁膜の上に、絶縁材料からなる第２の層間絶縁膜が形成されている。第２の層間絶縁膜に、導電プラグ上を通過して導電プラグの上面を露出させる配線溝が形成されている。配線溝内に、銅または銅を主成分とする合金からなる配線が充填されている。導電プラグ中の炭素、酸素、窒素、硫黄、及び塩素の原子濃度の合計が、配線中の炭素、酸素、窒素、硫黄、及び塩素の原子濃度の合計よりも低い。 （もっと読む）