サブリソグラフィック寸法又は高アスペクト比を含む小寸法を有する開口内に均一で均質に電極材料を形成する方法を提供する。この方法は、内側に形成された開口を有する絶縁層を提供し、開口上及び開口内に均質な導電又は準抵抗材料を形成するステップを含んでいる。この方法は、金属窒化物、金属アルミニウム窒化物及び金属ケイ素窒化物電極組成を形成するＣＬＤ又はＡＬＤプロセスである。この方法は、アルキル、アリル、アルケン、アルキン、アシル、アミド、アミン、イミン、イミド、アジド、ヒドラジン、シリル、アルキルシリル、シリルアミン、キレーティング、ヒドリド、サイクリック、カルボサイクリック、シクロペンタジエニル、ホスフィン、カルボニル又はハライドから選択された１以上のリガンドを含む金属前駆体を利用する。公的な前駆体は、一般式ＭＲｎを有し、Ｍは金属、Ｒは上述のリガンド、ｎは主要な金属原子に結合したリガンドの数に対応している。Ｍは、Ｔｉ、Ｔａ、Ｗ、Ｎｂ、Ｍｏ、Ｐｒ、Ｃｒ、Ｃｏ、Ｎｉ又は他の遷移金属である。
（もっと読む）

【課題】密着性に優れた銅合金複合膜の成膜方法を提供する。
【解決手段】Ｃａ：０．０６〜１４モル％を含有し、残部がＣｕおよび不可避不純物からなる成分組成を有するＣａ含有銅合金ターゲットを用い、酸素：１〜２０体積％を含む不活性ガス雰囲気中でスパッタすることによりＣａ：０．０１〜２モル％、酸素：１〜２０モル％を含有し、残部がＣｕおよび不可避不純物からなる成分組成を有する酸素−Ｃａ含有銅合金下地膜を成膜し、引き続いて酸素の供給を停止してスパッタ雰囲気を不活性ガス雰囲気とし、この不活性ガス雰囲気中でスパッタすることによりＣａ：０．０１〜２モル％を含有し、残部がＣｕおよび不可避不純物からなる成分組成を有するＣａ含有銅合金導電膜を成膜することを特徴とする。 （もっと読む）

【課題】デュアルストレスライナを介して開口部を形成する際に、オーバーエッチングよるダメージの影響を少なくして製造歩留まりを向上させる。
【解決手段】基板１００にＮＦＥＴ１０１、ＰＦＥＴ１０３、及び配線１０２を形成し、全面に伸張応力誘起層１０５を形成し、ＮＦＥＴ１０１上に伸張応力誘起層１０５が残るようにエッチングし、全面に圧縮応力誘起層３０１を形成し、ＰＦＥＴ１０３上及び配線上１０２の圧縮応力誘起層３０１の厚さを部分的に減少させ、全面に絶縁膜５０２を形成し、絶縁膜５０２、伸張応力誘起層１０５、及び圧縮応力誘起層３０１をエッチングして、ＮＦＥＴ１０１、ＰＦＥＴ１０３、及び配線１０２に通じる開口部５０１を形成する。 （もっと読む）

【課題】液晶表示装置の配線および電極を形成するための銅合金薄膜を提供する。
【解決手段】フッ素：０．０１〜５原子％を含有し、さらにＣａ、ＭｇおよびＺｎの内の１種または２種以上を合計で０．０１〜２．５原子％含有し、残部がＣｕおよび不可避不純物からなる成分組成を有する密着性に優れた銅合金薄膜。 （もっと読む）

【課題】工程を増やすことなく、１枚のマザーガラス基板上に所望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで１つのフォトレジスト層を１枚のマザーガラス基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形成する。１本の配線を形成する際、１枚のフォトマスクを用い、金属膜を選択的にエッチングすることで、場所によって側面形状（具体的には基板主平面に対する角度）が異なる１本の配線を得る。 （もっと読む）

【課題】露光マスク数を削減することでフォトリソグラフィ工程を簡略化し、信頼性のある表示装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置の作製方法において、透過した光が複数の強度となる露光マスクである多階調マスクによって形成されたマスク層を用いてエッチング工程を行う。さらに、基板上にゲート配線層とソース配線層を同工程で形成し、ゲート配線層とソース配線層の交差部においてはソース配線層を分断（切断）した形状とする。分断されたソース配線層は開口（コンタクトホール）を介してゲート絶縁層上にソース電極層及びドレイン電極層と同工程で形成された導電層を介して電気的に接続する。 （もっと読む）

【課題】ＳＯＩ構造を有する半導体装置において、高性能化、低消費電力化を目的の一とする。また、より高集積化された高性能な半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に複数の電界効果トランジスタがそれぞれ層間絶縁層を介して積層している半導体装置とする。複数の電界効果トランジスタの有する半導体層は半導体基板より分離されており、該半導体層は絶縁表面を有する基板、又は層間絶縁層上にそれぞれ設けられた絶縁層に接して接合されている。複数の電界効果トランジスタはそれぞれ前記半導体層に歪みを与える絶縁膜で覆われている。 （もっと読む）

【課題】誘電体メモリの微細化が進むと、上部電極の電位を拡散層へ引き出す構造におけるアスペクト比が大きくなるため、上部電極のカバレッジが悪化し、誘電体を結晶化させる熱処理時に上部電極が断線してしまう。
【解決手段】半導体装置は、半導体基板の上方に形成された第１の導電膜及び第２の導電膜と、第１の導電膜を覆うように形成された第１の絶縁膜と、第２の導電膜を覆うように形成された第２の絶縁膜と、第１の絶縁膜に形成され、第１の導電膜に達する第１の開口部と、第１の開口部の壁部及び底部に沿って形成された第３の導電膜と、第３の導電膜、第１の絶縁膜、及び第２の絶縁膜上に形成された誘電体膜と、第２の絶縁膜及び誘電体膜の積層膜に形成され、第２の導電膜に達する第２の開口部と、誘電体膜の上並びに第２の開口部の壁部及び底部に沿って形成された第４の導電膜とを備える。第２の絶縁膜の膜厚が、第１の絶縁膜の膜厚よりも薄い。 （もっと読む）

【解決課題】集積回路用のサブミクロン相互接続構造を製作する方法を提供する。
【解決手段】添加剤を含み、平坦で光沢があり延性があり低応力のＣｕ金属を付着させるのに通常用いられる浴からＣｕを電気めっきすることによって、ボイドのないシームレスな導体が得られる。ボイドまたはシームを残すことなくフィーチャを超充填できるこの方法の能力は独特であり、他の付着方法より優れている。この方法で電気めっきされたＣｕを利用する構造のエレクトロマイグレーションの抵抗は、ＡｌＣｕ構造または電気めっき以外の方法で付着されたＣｕを用いて製作された構造のエレクトロマイグレーションの抵抗より優れている。 （もっと読む）

【課題】微小なコンタクトを形成する場合でも、コンタクト抵抗の上昇を抑制することができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０上に狭い間隔で配置された複数のゲート電極１２と、当該ゲート電極１２を被覆する層間絶縁膜２０とを備える。層間絶縁膜２０は、互いに隣接するゲート電極１２間を充填するとともに、ゲート電極１２上での膜厚が、半導体基板１０の平坦面上での膜厚よりも薄い吸湿性絶縁膜１５と、吸湿性絶縁膜１５上に形成された非吸湿性絶縁膜１６とを備える。この構造によれば、ゲート電極１２間に微小なコンタクトを形成する場合でも、吸湿性絶縁膜１５から放出されるＨ₂Ｏに起因するコンタクト抵抗の増大を抑制することができる。 （もっと読む）

【課題】耐湿性をさらに向上させる。
【解決手段】半導体基板２０には、中央領域２４と、中央領域の周囲に周辺領域２６が設定されている。半導体基板の一方の主表面である第１主面２０ａ側の中央領域に、素子４０が形成されている。半導体基板の中央領域に、第１主面から、第１主面の反対側の主表面である第２主面２０ｂに渡って貫通分離部３４が形成されている。貫通分離部内に、第１主面から第２主面にわたって貫通電極５４ａが形成されている。半導体基板の第１主面上に、配線絶縁膜１００が形成されている。配線絶縁膜は、中央領域に素子及び貫通電極と電気的に接続された導電プラグ、及び、周辺領域に、中央領域を取り囲む周辺プラグを有している。配線絶縁膜上に、配線パターンと、配線パターンを覆う上層絶縁膜とを備えている。配線パターンは、導電プラグ間を接続する層配線、及び、周辺プラグを覆い、かつ中央領域を取り囲む周辺配線を有している。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上にゲート電極膜２を形成し、前記ガラス基板１およびゲート電極膜２の上に窒化珪素膜３を形成し、前記窒化珪素膜３の上にアモルファスＳｉ膜４を形成し、前記アモルファスＳｉ膜４の上にバリア膜を介していずれもＣｕ−Ｏ−ＡＥＭ（アルカリ土類金属）銅合金膜１５の下地層を有するＣｕ−ＡＥＭ（アルカリ土類金属）銅合金からなるドレイン電極膜５およびソース電極膜６を形成し、前記アモルファスＳｉ膜４、ドレイン電極膜５およびソース電極膜６の上に窒化珪素膜３´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Ｃｕ−Ｓｉ−Ｏ−ＡＥＭ（アルカリ土類金属）銅合金膜１９で構成されていることを特徴とする。 （もっと読む）

【課題】薄膜トランジスターを提供する。
【解決手段】ガラス基板１の上にゲート電極膜２を形成し、前記ガラス基板１およびゲート電極膜２の上に窒化珪素膜３を形成し、前記窒化珪素膜３の上にアモルファスＳｉ膜４を形成し、前記アモルファスＳｉ膜４の上にバリア膜を介していずれもＣｕ−Ｏ−Ｚｎ銅合金膜１５の下地層を有するＣｕ−Ｚｎ銅合金からなるドレイン電極膜５およびソース電極膜６を形成し、前記アモルファスＳｉ膜４、ドレイン電極膜５およびソース電極膜６の上に窒化珪素膜３´を被覆形成してなる薄膜トランジスターにおいて、前記バリア膜は、Ｃｕ−Ｓｉ−Ｏ−Ｚｎ銅合金膜１９で構成されていることを特徴とする。 （もっと読む）

【課題】半導体装置のテスト構造物及び半導体装置を提供する。
【解決手段】半導体装置のテスト構造物は、トランジスタ１５０、ダミートランジスタ１６０、及びパッドユニットを具備する。トランジスタ１５０は、基板の第１アクティブ領域１２０上に形成される。ダミートランジスタ１６０は、基板の第２アクティブ領域１３０上に形成され、トランジスタ１５０に接続される。パッドユニットは、トランジスタ１５０に接続される。ダミートランジスタ１６０により、トランジスタ１５０が受けるプラズマダメージが減少する。 （もっと読む）

【課題】コンタクトスペーサを備えるコンタクト構造体の形成方法及びそれを用いた半導体素子の製造方法を提供する。
【解決手段】本発明のコンタクト構造体の形成方法は、半導体基板上に層間絶縁膜を形成する工程と、層間絶縁膜をパターニングして半導体基板の所定領域を露出させるコンタクトホールを形成する工程と、半導体基板の主表面に対して傾斜した蒸着方向を有する蒸着法を用いてコンタクトホールの側壁にコンタクトスペーサを形成する工程と、を有する。このとき、蒸着方向は主表面と主表面に対する法線との間に位置する。それと共に、このコンタクト構造体の形成方法を用いた半導体素子の製造方法も提供される。 （もっと読む）

【課題】低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１に、第１トランジスタ群と、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介して形成された第１ゲート電極１５と、この第１ゲート電極１５上に形成されたシリサイド層４０とを有し、第２トランジスタ群は、半導体基板１１上の絶縁膜（ライナー膜３６、第１層間絶縁膜３８）に形成したゲート形成溝４２に第２ゲート絶縁膜４３を介して形成された第２ゲート電極４７、４８を有し、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を被覆する保護膜４１が形成されていることを特徴とする。 （もっと読む）

【課題】アルミニウム膜の流動性の低下を抑制しつつ、耐熱性を向上させる。
【解決手段】イオンビームデポジションなどの方法にて高純度アルミニウム膜１５を絶縁層１３上に形成した後、イオンビームデポジション法にて、添加元素１７を含む添加元素膜１６を高純度アルミニウム膜１５上に形成し、添加元素膜１６の熱処理を行うことで、添加元素膜１６に含まれる添加元素１７を高純度アルミニウム膜１５に拡散させ、高純度アルミニウム膜１５に添加元素１７を添加する。 （もっと読む）

【課題】ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。ｐチャネル型電界効果トランジスタ３０のゲート電極３５を覆う応力制御膜３９には、膜応力が、ｎチャネル型トランジスタ１０の応力制御膜１９より、圧縮応力側の膜を用いることにより、ｎチャネル型、ｐチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 （もっと読む）

【課題】コンタクトプラグと配線ラインとの正確なアラインを確保しうる半導体素子及びその製造方法を提供する。
【解決手段】配線ライン１６８を基板１０に接続するためのコンタクトホールが形成されている絶縁膜１２０に、ラウンド形状コーナー部Ａと垂直側壁とが形成されている半導体素子。複数のコンタクトプラグが絶縁膜内のコンタクトホールを貫通して導電領域に連結されており、絶縁膜１２０のラウンド形状のコーナー部Ａによりその幅が基板からの距離によって変化する。複数の配線ライン１６８がコンタクトプラグ１６２の上部から延びて一体型構造となる。コンタクトプラグ１６２と配線ライン１６８とを一体型に形成するためにダブルパターニング工程を用いる。 （もっと読む）

【課題】高い信頼性を有するＤＲＡＭの半導体素子、及びその製造方法を提供する。
【解決手段】半導体素子は、基板１００上のワードラインとなるゲート電極１１５と、ゲート電極１１５の側壁スペーサ１１８と、側壁スペーサ１１８によってゲート電極１１５から分離され、基板の不純物領域１２０と電気的に連結されたコンタクト１６０と、コンタクト１６０に電気的に連結されたコンタクトパッド１６５と、コンタクトパッド１６５の側面と接し、コンタクトパッド１６５の間に配置された保護パターン１４５と、コンタクトパッド１６５上のストレージノード１７０と、を含む。コンタクトパッド１６５は、対向するストレージノード１７０の底表面１７０ｂｓより広い面積を有する上部表面１６５ｔｓを有するように形成できるので、コンタクトパッド１６５の上部表面１６５ｔｓは、ストレージノード１７０に対して十分なアライメントマージン。 （もっと読む）