【課題】コーナー部を有する微細金属配線を備えた半導体装置の信頼性を向上させることを目的とする。
【解決手段】第１層間絶縁膜８２に埋め込まれ、屈曲したコーナー部を有する第１配線２１を一定のコーナー数毎に区切る。区切った第１配線２１同士は、第２層間絶縁膜８７に埋め込まれたプラグ２２及び第２配線２３によって連結する。第１配線はコーナー部により結晶粒径が減少するが、一定のコーナー部数で短く区切られるためエレクトロマイグレーション耐性が向上する。また、第２配線２３の配線幅を調整することにより、第１配線２１のコーナー部による抵抗上昇を、第２配線２３で補償することができる。 （もっと読む）

【課題】ダマシン構造を有し、屈曲部を有する配線パターンの抵抗値を低減する。
【解決手段】半導体装置は、活性素子を含む基板と、前記基板上方に形成され、配線層と層間絶縁膜を含む多層配線構造と、を備え、前記配線層は、前記層間絶縁膜中に形成されたダマシン構造の配線パターンを有し、前記配線パターンは、第１の配線幅でそれぞれの方向に延在する複数の延在部と、各々前記複数の延在部のうちの２つを接続する複数の屈曲部を含み、前記複数の屈曲部の少なくとも一つは、前記第１の配線幅の√２倍よりも大きい第２の配線幅を有する。 （もっと読む）

【課題】電位を印加した溶液中の化学物質の測定の際、リーク電流が半導体基板に流れない膜厚のシリコン酸化膜にてゲート絶縁膜が形成され、容易にシランカップリングによるアミノ酸基の導入が行え、かつ溶液と配線間に流れるリーク電流を抑える溶液測定用半導体センサチップを提供する。
【解決手段】本発明の溶液測定用半導体センサチップは、ゲート絶縁膜が露出されたMOSトランジスタからなり、電位の印加された溶液中に浸して化学物質の検出を、MOSトランジスタに流れる電流変化を検出することで行うものであり、半導体基板上に形成されたMOSトランジスタのゲート絶縁膜上に固定された有機単分子層と、MOSトランジスタのソース及びドレインに接続された配線と、有機単分子層部分が露出する開口部を有するパッシベーション膜とを有し、ゲート絶縁膜の最表層がシリコン酸化膜で形成され、このゲート絶縁膜が30nm以上の厚さにて形成されている。 （もっと読む）

【課題】Ｌｏｗ−ｋ膜を層間絶縁膜として用いた半導体装置であっても、ダイシング時に発生するクラックがシールリング部へ伝播するのを抑制し、半導体装置の信頼性を向上する技術を提供する。
【解決手段】ダイシング領域側の各層にダミービア１２５，１３５，１４５，１５５，１６５を形成する。ダミービア１２５，１３５，１４５，１５５，１６５は上面からみて、縦横に等間隔に配置、あるいは千鳥配置されるように形成する。ダイシング時にクラックが発生しても、ダミービア１２５，１３５，１４５，１５５，１６５によって、クラックがシールリング部１９０にまで伝播するのを抑制することができる。その結果、回路形成領域の吸湿耐性を向上させ、信頼性の劣化を防止することができる。 （もっと読む）

【課題】細幅配線間のＴＤＤＢ寿命の低下、および細幅配線間のショートによる歩留まり低下を抑制する半導体装置を提供する。
【解決手段】半導体装置１０は、ダマシン配線からなる配線層を有し、０．５μｍ以上の幅を有する第１の配線１２と、前記第１の配線１２に隣接し前記第１の配線１２から０．５μｍ未満の間隔で配置された第２の配線１４と、前記第２の配線１４に隣接し前記第１の配線１２から０．５μｍ以下の間隔で配置された第３の配線１６と、を備え、前記第２および第３の配線は同電位を有するよう構成されている。 （もっと読む）

【課題】 集積回路（ＩＣ）デバイスのための相互接続構造を提供する。
【解決手段】 集積回路（ＩＣ）デバイスのための相互接続構造は、第１の幅ｗ_１で形成された１つ以上のセグメント及び１つ以上の追加の幅Ｗ_２・・・ｗ_Ｎで形成された１つ以上のセグメントを有する細長い導電性ラインを備え、第１の幅は前記１つ以上の追加の幅のそれぞれよりも狭く、１つ以上の追加の幅で形成された１つ以上の導電性セグメントの全長Ｌ_２・・・Ｌ_Ｎに対する第１の幅で形成された１つ以上の導電性セグメントの全長Ｌ_１の関係は、導電性ラインの全長Ｌ＝Ｌ_１＋Ｌ_２＋・・・Ｌ_Ｎが臨界長さに関係なく最小の所望の設計長さを満足するように、導電性ラインに流れる電流の所定の大きさに対して、エレクトロマイグレーション・ショート・レングス効果の利点が維持されるように選択される。 （もっと読む）

【課題】めっき膜の平坦性を保ちつつ、太幅配線におけるめっき膜の膜質を良好に保つ。
【解決手段】細幅凹部と太幅凹部とをめっき膜で埋設する際に、細幅配線をめっき膜で埋設する第１のめっき膜成長ステップ（Ｓ１０２）および太幅配線をめっき膜で埋設する第２のめっき膜成長ステップ（Ｓ１０８）を含み、Ｓ１０２の後、平坦化を促進するために逆バイアスステップで添加剤を除去する処理（Ｓ１０４）を行う場合、逆バイアスステップの後第２のめっき膜成長ステップの前に、第１のめっき膜成長ステップと同じ方向に、第２のめっき膜成長ステップよりも低い電流量で電流を流して、細幅凹部と太幅凹部上にめっき膜を成長させるスローステップ（Ｓ１０６）を挿入する。 （もっと読む）

【課題】 接続不良の発生や配線層へのダメージの付与を防止することができ、歩留まり良く信頼性の高い接続状態を実現することが可能な配線構造及び表示装置を提供する。
【解決手段】 基板上に形成された配線の幅広部分（配線部２２）において、配線上に形成された絶縁膜２３に設けられたコンタクトホールを介して外部接続用の接続パッド（例えばＯＬＢパッド４）との電気的接続が図られてなる配線構造である。配線を覆う絶縁膜２３が塗布方式により形成された絶縁膜２３であり、幅広の配線部２２においては、周辺領域にのみコンタクトホール２６が形成されている。あるいは、幅広の配線部２２の周辺領域に形成されたコンタクトホール２６の開口寸法が、内部領域に形成されたコンタクトホール２８，２９の開口寸法よりも小となるように形成してもよい。 （もっと読む）

【課題】配線抵抗が低い半導体装置を提供する。
【解決手段】ＤＣ−ＤＣコンバータ１において、シリコン基板２１上に多層配線層２２を設け、シリコン基板２１及び多層配線層２２内に出力回路及びこの出力回路を制御するコントロール回路を形成する。また、多層配線層を覆う封止樹脂層２４と、多層配線層２２の最上層配線に接続され、封止樹脂層を貫通し、上端部が封止樹脂層の上面から突出した接続部材と、を設ける。接続部材の上端部は突起電極２６ａ〜２６ｄにより形成する。そして、出力回路の端子に接続された接続部材の水平断面積を、コントロール回路の端子に接続された接続部材の水平断面積よりも大きくする。 （もっと読む）

【課題】局所的に発生する不良を容易に検出すること。
【解決手段】バッファ回路３１ａの寿命を予測するためのモニタ回路３８ａは、駆動電圧ＶＣａを供給する配線Ｌ２１と、低電圧ＶＳＳを供給する配線Ｌ２４と、バッファ部Ｂ２と、電源配線Ｌ２１とバッファ部Ｂ２とを接続する配線Ｌ２２と、電源配線Ｌ２４とバッファ部Ｂ１とを接続する配線Ｌ２３とを有している。配線Ｌ２２は、バッファ回路３１ａの配線Ｌ１２と同じ幅に形成され、配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて、実質的な幅が狭く形成されている。これにより、モニタ回路３８ａの配線Ｌ２３は、バッファ回路３１ａの配線Ｌ１３と比べて電流密度に対する許容値が小さい。 （もっと読む）

【課題】隣接するパターン間の開口部を、投影露光機の解像度よりも微細化することが可能であって、かつパターン間の寸法精度ずれが生じにくいパターン形成方法を提供する。
【解決手段】本発明に係るパターン形成方法は、被エッチング膜を成膜する工程と、複数のパターンとして残したい領域に対応して被エッチング膜の上層に複数のマスクパターンを形成する工程と、複数のマスクパターンをマスクとして、エッチング処理を行うことにより被エッチング膜のパターンを形成する工程とを備える。この複数のマスクパターンは、其々が、第1の被覆パターンと、この第1の被覆パターンの一部の領域において積層領域を有する第２の被覆パターンとにより形成されている。積層領域の短手方向の幅は、異なる複数のマスクパターンにおける隣接するマスクパターン間で同一になるようにする。 （もっと読む）

【課題】 微細化、集積度向上に影響を与えない方法で、クロストークを減少または除去する回路を提供する。
【解決手段】 クロストーク防止回路は、ほぼ平行して形成されている少なくとも２本の信号線、たとえば、マスタスロック用線とスレーブクロック用線ｌ１，ｌ２の間に、これら２本の信号線の少なくとも一方に印加される信号が存在しないとき、たとえば、テスト用信号が印加され、前記２本の信号線に信号が印加されるとき接地状態になる第３の信号線ｌ３を生成する。好ましくは、第３の信号線にドライバ回路を接続し、該ドライバ回路の出力トランジスタのＮチャネルトランジスタとＰチャネルトランジスタの電流駆動能力の比率をほぼ２：１にする。 （もっと読む）

【課題】信頼性の高い不揮発性半導体メモリを提供できる。
【解決手段】本発明の例に関わる不揮発性半導体メモリは、複数のメモリセルが配置されるメモリセルアレイ領域１００と、メモリセルアレイ領域１００の周囲を取り囲む周辺回路領域と、周辺回路領域とメモリセルアレイ領域１００との境界部分であるセルアレイ隣接領域１０５と、メモリセルアレイ領域１００内に層間絶縁膜を介して設けられる複数の第１導電線ＳＬと、セルアレイ隣接領域１０５内に層間絶縁膜を介して設けられる複数の第２導電線Ｍ２とを具備し、複数の第２導電線Ｍ２はその配線内にスリット５０が形成されていることを備える。 （もっと読む）

【課題】微細なラインアンドスペースパターンを含むパターンを精度良く形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、被加工膜（被加工材）１上に芯材４を形成する工程と、芯材４の上面および側面を覆うように第２の膜（被覆膜）５を形成する工程と、第２の膜５を形成した後、芯材４を除去する工程と、芯材４を除去した後、第２の膜５を芯材４の側面に位置していた部分を残して除去し、側壁スペーサーマスク７に加工する工程と、側壁スペーサーマスク７をマスクとして用いて、被加工膜１をエッチング加工する工程と、を含む。 （もっと読む）

【課題】半導体装置の配線間容量を低減する。
【解決手段】半導体装置７０には、積層形成される配線膜６及び１０から構成される配線層が設けられる。キャップ膜３上に形成される層間絶縁膜４の第１の開口部には、配線膜６が埋設される。配線膜６の底部及び側面部にはバリアメタル膜５が設けられる。層間絶縁膜４及び配線膜６上に形成されるキャップ膜７及び層間絶縁膜８の第２の開口部には、配線膜１０が埋設される。配線膜１０の底部及び側面部にはバリアメタル膜９が設けられる。層間絶縁膜８及び配線膜１０上に形成される。配線膜１０は配線膜６上に設けられ、配線膜１０の端部は配線層６の端部よりも内側に設けられる。 （もっと読む）

【課題】歩留りが高く且つ配線間容量を十分に低減でき、且つ機械的強度を十分に得られるようにする。
【解決手段】半導体装置は、半導体基板の上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１に形成された複数の配線１０５と、第１の層間絶縁膜１０１に複数の配線１０５の少なくとも１つと接続するように形成されたビア１１３及びダミービア１０６とを有している。第１の層間絶縁膜１０１における互いに隣り合う配線１０５同士の間には空隙部１０９が選択的に形成されており、ダミービア１０６は、空隙部１０９と接する配線１０５Ａの下側に該配線１０５Ａと接続して形成され、ビア１１３及びダミービア１０６は、空隙部１０９を介することなく第１の層間絶縁膜１０１により周囲を覆われている。 （もっと読む）

【課題】細幅配線におけるＴＤＤＢ寿命の低下と、広幅配線におけるＳＩＶとを同時に効果的に防ぐことの出来る半導体装置の製造方法を提供する。
【解決手段】半導体装置１００は、基板１０２と基板上の層間絶縁膜１０４内に形成された、銅を主成分として銅とは異なる不純物金属を含む第１の金属配線１１４と、第１の金属配線よりも幅が広く、銅を主成分として銅とは異なる不純物金属を含む第２の金属配線１１６とを含む。第１の金属配線の第１の配線メタル１１２ａは、表面から内部中央にかけて不純物金属の濃度が低くなる濃度プロファイルを有し、その表面の不純物金属の濃度は第２の金属配線の第２の配線メタル１１２ｂの表面の不純物金属の濃度よりも高い。 （もっと読む）

【課題】
太幅配線と細幅配線を含む配線層の形成において新たに生じる問題を解決できる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、半導体素子を形成した半導体基板上に下層絶縁膜を形成し、下層絶縁膜に太幅配線溝、細幅配線溝を含む配線溝を形成し、太幅配線溝に導電体層、塗布型無機絶縁膜を埋め込み、細幅配線溝に導電体層を埋め込み、塗布型無機絶縁膜を覆って、上層絶縁膜を形成し、上層絶縁膜にビア孔をドライエッチングし、太幅配線溝で塗布型無機絶縁膜を露出し、ビア孔底の塗布型無機絶縁膜をウェットエッチングして除去する。 （もっと読む）

【課題】 半導体回路装置の面積を増大させることなく、電源電圧安定化のための十分な容量を確保することができる半導体回路装置を実現する。
【解決手段】 トランジスタセル１の一方の端部は、グランド線６、絶縁層９、電源線７の順に半導体基板８の一の面に積層されてなるため、グランド線６および電源線７の配線方向の長さに対応した容量Ｃ１を形成することができるので、電源安定化に必要な十分な容量を確保することができる。また、グランド線６の上方に電源線７が積層されているため、容量を形成するための領域をトランジスタセル１間に確保する必要がない。さらに、グランド線６および電源線７を配置するために必要な面積を、グランド線６および電源線７を並列して配置する構造よりも小さくすることができる。 （もっと読む）

【課題】外形の変更や新たな工程や費用を発生させることなく、クラックの発生を抑制することを目的とする。
【解決手段】ウェハレベルＣＳＰパッケージにおいて、パッケージ外周部分に配置される外部出力端子近傍の信号配線配置禁止領域１６に配置される信号配線９ｂに対して、その周囲にダミー配線９ａを配置、あるいは信号配線９自体の幅を大きくすることにより、信号配線９に発生する応力を分散することができるため、容易に、表面保護膜のクラックの発生を抑制することができる。 （もっと読む）