【課題】工程数を増やすことなく、段切れ不良、及びコンタクト不良を防ぐ方法を提供し、それにより動作性能および信頼性の高い集積回路を作製することを課題とする。
【解決手段】配線の乗り越え部分において、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを配線形成用のフォトリソグラフィ工程に適用し、２層構造の下層配線となる導電層を形成し、下層配線が下層配線１層目と、１層目の幅より短い２層目の幅を有するようにレジストパターンを形成し、急峻な段差を緩和することを目的とした下層配線を形成する。 （もっと読む）

電気的に機能しない金属領域（２１２Ｂ、３１２Ｂ）の下方にダミービア（２１３Ｂ、３１３Ｂ）を供給することにより、後続のプロセスにおいて、金属が層間剥離する危険性が著しく低下する。更に、一実施形態では、形成されるメタライゼーション層（３３０）の機械的強度は、機能しないオーバーレイ金属領域（３１２Ｂ）のアンカーとしての役割を果たすダミー金属領域（３０３Ｂ）を供給することでさらに一層強化される。加えて、ダミービア（２１３Ｂ、３１３Ｂ）はさらに、電気的に機能する金属領域（２１２Ａ、２１２Ｃ、２１２Ｄ、３１２Ａ）と、領域（２２０Ａ、３２０Ａ）とともに供給され、これにより、機械的安定性とその電気的パフォーマンスも強化される。
（もっと読む）

【課題】 切断された電気ヒューズの切断状態を良好に保つ。
【解決手段】 半導体装置１００は、半導体基板（不図示）上に形成されるとともに凹部が形成された第１の絶縁膜１０２と、導電体２０６、ならびに導電体２０６の一端と他端にそれぞれ設けられた第１の端子２０２および第２の端子２０４を有し、第１の絶縁膜１０２上に設けられた電気ヒューズ２００とを含む。導電体２０６は、第１の絶縁膜１０２の凹部を埋め込むように形成されるとともに、導電体２０６を構成する材料が凹部外に流出した流出領域２１２を有し、流出領域２１２とは異なる箇所が切断される。 （もっと読む）

【課題】銅配線形成時のディッシングを防止する。
【解決手段】半導体基板１２上面１２ａ上の第１絶縁膜１４の表面を覆う拡散防止膜２２、拡散防止膜上を覆う第２絶縁膜２４、及び第２絶縁膜上を覆うキャップ膜２６を順次に積層する。拡散防止膜、第２絶縁膜及びキャップ膜を貫通する配線溝部３０であって、この配線溝部の底面からキャップ膜の表面までの高さｈ１に対する、配線溝部の延在方向に直交する方向の幅ｗ１の比率を最大でも２．８倍として当該配線溝部を形成する。キャップ膜の表面及び配線溝部の表面を覆うバリアメタル膜を形成する。バリアメタル膜上を覆う配線膜を成膜する。配線膜の表面からキャップ膜の表面が露出するまで、配線膜及びバリアメタル膜を削り取って、配線溝部を埋め込む配線部を形成する。 （もっと読む）

本発明のＬＤＭＯＳトランジスタ（１）は、基板（２）、ゲート電極（１０）、基板コンタクト領域（１１）、ソース領域（３）、チャネル領域（４）、ならびに、ドレインコンタクト領域（６）およびドレイン拡張領域（７）を具えるドレイン領域（５）を具える。前記ドレインコンタクト領域(６)は、前記ドレイン拡張領域（７）の上方に延在するトップメタル層（２３）に電気的に接続され、前記トップメタル層（２３）と前記ドレイン拡張領域（７）との間に、２μｍよりも大きい距離（７２３）を有する。このように、前記ドレインコンタクト領域(６)の面積を減少させることができ、前記ＬＤＭＯＳトランジスタ(１)のＲＦ電力出力効率を増加させることができる。別の実施形態において、前記ソース領域(３)は、第１メタル層（２１）の代わりに、ケイ素化合物層（３２）を介して前記基板コンタクト領域(１１)に電気的に接続され、それによって、前記ソース領域(３)と前記ドレイン領域(５)との間の静電結合を減少させ、それゆえに、前記ＬＤＭＯＳトランジスタ（１）のＲＦ電力出力効率を増加させる。
（もっと読む）

【課題】フレキシブル基板を用いた液晶表示装置の製造工程に際し、基板の膨張及び収縮による誤整列に備えることを可能にする。
【解決手段】ベース基板１１０上に形成されたゲートライン１２０と、ゲートラインと絶縁されて形成されたデータライン、及びゲートラインとデータラインとが交差する領域に形成され、ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備え、データラインは、前記ゲートラインと絶縁されて交差する第１のデータライン１６０ａ、１６０ｃと、第１のデータラインと交差し、その一端が第１のデータラインと電気的に接続される第２のデータライン１６０ｂと、を備え、薄膜トランジスターのドレイン電極１７０は、データラインと所定の間隔だけ離して配置されることを特徴とする。 （もっと読む）

【課題】 高精度の抵抗部を容易に形成する。
【解決手段】 基板Ｐ上に配線パターン２０、２１が設けられる。配線パターン２０、２１の一部の配線諸元を、他の部分と異ならせて設けられた抵抗素子Ｒを有する。 （もっと読む）

【課題】 幅の異なる幾つかの領域を有するパターン形成領域に機能液を配置する場合等において、形成される膜パターン間での膜厚さを無くした該膜パターンの形成方法を提供する。
【解決手段】 本発明の膜パターンの形成方法は、基板４８上に所定パターンのバンク３４を形成するバンク形成工程と、前記形成したバンク３４に対してフッ素化処理を施す撥液化処理工程と、前記撥液化処理後、前記バンク３４に区画されたパターン形成領域５５，５６に機能液を配置する機能液配置工程と、前記配置した機能液を乾燥させる乾燥工程と、を含み、前記バンク形成工程は、前記基板４８上に第１バンク層３４ａを形成する第１バンク層形成工程と、前記形成した第１バンク層３４ａ上に、該第１バンク層３４ａよりもフッ素化され易い第２バンク層３４ｂを形成する第２バンク層形成工程と、を含むことを特徴とする。 （もっと読む）

【課題】半導体集積装置内の配線に生じる応力の集中を緩和して、その電気的な信頼性を高く維持することのできる半導体集積装置及びその製造方法を提供する。
【解決手段】ＣＣＤイメージセンサの形成された半導体チップ１００と同半導体チップ１００と図示しないガラス基板とを貼り合せるエポキシ樹脂３１０との上には、シリコン酸化膜１２０が形成されている。そして、このシリコン酸化膜１２０上には、外部配線４１０を介して、外部端子と半導体チップ１００に形成された上記ＣＣＤイメージセンサとのコンタクトをとる内部パッド１４０が形成されている。この内部パッド１４０には、同内部パッド１４０の電極幅よりも線幅の細い内部配線１５０が接続されている。この内部パッド１４０は、半導体チップ１００の上方に迫り出すように形成されている。 （もっと読む）

【課題】配線形成のためのドライエッチングが進行しても、ゲート絶縁膜にチャージダメージを与えることを抑制できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、ゲート絶縁膜３ａ，３ｂを形成する工程と、ゲート配線４ａ，４ｂを形成する工程と、絶縁膜８を形成する工程と、接続孔８ａ，８ｂ，８ｃを形成する工程と、接続孔８ａ，８ｂ，８ｃに導電体９ａ，９ｂ，９ｃを埋め込む工程と、絶縁膜８上及び導電体９ａ，９ｂ，９ｃ上に、導電膜１１，１２，１３を形成する工程と、ドライエッチングを用いて導電膜１１，１２，１３をパターニングすることにより、絶縁膜８上に複数の配線１０ａ，１０ｂ，１０ｄ、及びダミー配線１０ｃを形成する工程とを具備する。ダミー配線１０ｃと、ダミー配線１０ｃに最も近い配線１０ｂの間隔は、配線１０ａ，１０ｂ，１０ｄの相互間隔以下である。 （もっと読む）

【課題】 バンクに撥液化処理を行う際の、機能膜へのダメージを解消した膜パターンの形成方法と、これによって得られた膜パターンを備えた半導体装置、電気光学装置、及び電子機器を提供する。
【解決手段】 基板Ｐに設けられたゲート絶縁膜２８（機能膜）上に機能液を配置して膜パターンを形成する方法である。基板Ｐにゲート絶縁膜２８を設け、ゲート絶縁膜２８上にポリシラザン液、ポリシラン液またはポリシロキサン液のいずれかを塗布し乾燥してバンク膜３１を形成する。そして、マスクＭを用いてバンク膜３１を選択的に露光し、バンク膜３１に撥液処理を施す。バンク膜３１を現像処理することでゲート絶縁膜２８を露出させ、パターン形成領域を区画するバンクを形成する。パターン形成領域に前記機能液を配置し、膜パターンを形成する。少なくとも、バンク膜３１に撥液処理を施す工程は、バンク膜３１を現像処理しバンクを形成する工程より前の工程で行う。 （もっと読む）

【課題】 本発明は上記の問題に鑑みてなされたものであり、その目的は、情報の書込み時及び消去時における過渡電流を小さくし、消費電流を低減することができる不揮発性記憶素子及びその製造方法を提供する点にある。
【解決手段】 電気抵抗状態の高低を情報として記憶することができる可変抵抗体４と、可変抵抗体４に接する複数の電極２を備えてなる不揮発性記憶素子であって、複数の電極２の内の少なくとも１つの電極２の可変抵抗体４との接触面積が、不揮発性記憶素子の作製に用いる製造プロセスの最小加工寸法の２乗よりも小さいことを特徴とする。 （もっと読む）

【課題】改善された半導体装置性能のためのシステム及び方法の提供。
【解決手段】接続バンプの近接及び／又は密度及び／又は動作により引き起こされるインピーダンスばらつきを減ずるための導電体を構成するための改良された半導体システム及び方法である。本発明は半導体装置に何らの機能も付加しないインピーダンス減少導電性要素を付加することを含む。付加される要素は疎接続バンプ密度領域内に配置される。インピーダンス減少導電性要素は、機能的金属線相互間に付加された金属線を含み得る。隣接する動作線間への配置は様々である。インピーダンス減少導電性要素は、導電層の任意の１つまたは組み合わせに対して付加され得、付加される要素は、機能的な要素の任意の１つまたは組み合わせに作用し得る。付加される要素は、電気的に動的で半導体装置の動作に応答してもよい。また、接続バンプ密度を決定するための自動化され得る方法。 （もっと読む）

【課題】ワイヤボンディング法を用い、高速ＬＳＩが形成された半導体チップを搭載するパッケージを形成する手段を提供する。
【解決手段】半導体チップ４２と、半導体チップ４２の主面４２ａより小さいダイパッド４１ａと、封止体４３と、外部端子部４１ｃとインナリード部４１ｂとからなる複数のリード４１ｄと、半導体チップ４２のボンディングパッド４２ｃとインナリード部４１ｂとを接続する複数のボンディングワイヤ４４とからなり、複数のインナリード部４１ｂの各々が封止体４３の実装面４３ａから離れる方向に折り曲げられていることにより、チップ側のボンディングパッド４２ｃとインナリード部４１ｂのボンディング位置の高さを近づけてワイヤ長さを短くすることができ、ワイヤ部分のインダクタンスの増加を抑えて高周波信号の入出力の伝送経路の各部におけるインピーダンスの整合をとることができる。 （もっと読む）

【課題】 電流密度の部分的な集中を防止して、より小面積でより大電流を駆動可能にする。
【解決手段】 複数の半導体素子を並列に接続する第１配線１６及び第２配線１７を、複数の配線層により構成する。各配線層は、第１配線１６及び第２配線１７を交互に且つ平行に形成してなる。隣接する配線層間では、上下の配線が互いに交差するように形成されると共に、第１配線１６の交差部及び第２配線１７の交差部でそれぞれ第１配線１６同士及び第２配線１７同士が層間接続部１６５，１６６，１７５，１７６によって接続されている。 （もっと読む）

【課題】 製造工程における機械的強度を強くするとともに、配線間絶縁膜を低誘電率化する。
【解決手段】 本発明の半導体装置の製造方法は、以下の手順を含む。まず高密度絶縁膜を形成する（Ｓ１０２）。つづいて、高密度絶縁膜にビアホールおよび配線溝を形成する（Ｓ１０４）。次いで、ビアホールおよび配線溝を埋め込むように、配線およびビア金属膜を形成する（Ｓ１０６）。その後、ＣＭＰにより、配線溝外部に露出した金属膜を除去する（Ｓ１０８）。つづいて、Ｈｅプラズマ照射またはエネルギー線照射により、高密度絶縁膜表面を低密度化する（Ｓ１１０）。その後、低密度化された絶縁膜上にエッチングストッパ膜（またはキャップ膜）を形成する（Ｓ１１２）。 （もっと読む）

【課題】 互いに接続されたインク領域においてインク領域間のインクの流れ出しを防止したインク吐出パターンを提供する。
【解決手段】 基板上に形成されるインクを吐出すべき第であって、互いに接続して形成される第１のパターン形成部１０であって、それぞれライン状の太線部１１と細線部１２とを有する第１のパターン形成部１０において、太線部１１と細線部１２との間に、太線部１１との接続部における幅が太線部１１よりも狭いと共に、細線部１２との接続部における幅が細線部１２よりも狭い、液滴流動阻止部１３を設けている。 （もっと読む）

集積回路（１００）のパターンを作成する方法であって、基板（１０８）の第１の領域（１０２）にフォトリソグラフィーを用いて、第１のフォトレジスト層の複数の特徴物を作成することを含む。この方法は更に、フォトレジスト層内の特徴物の各々に対してピッチ増倍（ｍｕｌｔｉｐｌｉｃａｔｉｏｎ）を用いて少なくとも２つの特徴物（１２０）を下方マスキング層(１１６)に形成することを含む。下方マスキング層内（１１６）の特徴物は、ループ状の端部（１２４）を有する。この方法は更に、下方マスキング層（１１６）上のループ状の端部（１２４）を含み、基板（１０８）の第２の領域(１０４)を第２のフォトレジスト層（１２６）で覆うことを含む。この方法は更に、基板（１０８）上に、第２の領域をエッチングせずに下方マスキング層上の特徴物を介して、溝のパターンをエッチングすることを含む。これらの溝は溝幅を有する。 （もっと読む）

【課題】プラズマ酸化および酸化材料の除去
【解決手段】導電層をエッチングする方法は、導電層の少なくとも一部を転換し、導電層の転換部分を実質的に除去し、残存表面を露出させるために、導電層をエッチングすることを含む。残存表面は、約１０ｎｍ未満の平均表面粗さを有する。導電層をエッチングするための方法も開示される。 （もっと読む）

【課題】信号線配線後の配線可能な空き領域に電源配線を自動的に追加挿入することのできる自動配置配線装置を得ること。
【解決手段】一連の配線処理終了後のレイアウトにおいて配線可能な空き領域３０を特定し、その空き領域３０に接続できる配線済みの電源配線が含まれているか否かを調べ、含まれている場合は挿入し、含まれていない場合は配線済みの信号線を移動して配線済みの電源配線が含まれるようにしてから挿入するなど、その空き領域３０に人手を介さずに電源配線を挿入する。これによって、人手による作業を発生させること無しに電源配線の容量を増加し、電圧降下を抑えることができる。 （もっと読む）