本発明は、層構造の製造方法に関するものである。導電層および犠牲層をパターニングし、形成する。これらの層の上に、電気絶縁層を形成し、犠牲層の表面領域が露出するようにパターニングする。該露出した領域を除去し、そうすることによって露出したパターン形成された導電層の表面領域を、導電性材料からなる構造によって覆う。
（もっと読む）

ガスクラスターイオンビーム処理を用いた多孔質超低ｋ値（ＵＬＫ）絶縁体材料内に二重ダマシン構造を形成する方法に関して開示する。これらの方法においては二重ダマシンＵＬＫ処理中におけるハードマスク層を最小にし、最終的なＵＬＫ二重ダマシン構造内には、ハードマスク層が存在しない。ガスクラスターイオンビームのエッチング処理、緻密化処理、孔のシーリング処理、アッシング処理の各方法が記載されており、該方法は、材料の除去と同時にＵＬＫインターフェースの緻密化を進行させる。緻密なインターフェースとハードマスクがない新規なＵＬＫ二重ダマシン構造が含まれている。 （もっと読む）

コンタクトエッチストップ層（１１６）を設けることによって、異なるトランジスタ型（１００Ｎ），（１００Ｐ）のチャネル領域内の応力を効果的に制御することができる。その際、コンタクトエッチストップ層（１１６）の引張応力部分と圧縮応力部分は、ウェット化学エッチング、プラズマエッチング、イオン注入、プラズマ処理などの十分に確立されたプロセスによって得ることができる。このため、プロセスを著しく複雑にすることなく、トランジスタ（１００Ｎ），（１００Ｐ）の性能を大きく改善することができる。
（もっと読む）

【課題】半導体デバイスの形成方法および該方法によって形成されたデバイスを提供すること。
【解決手段】第１の誘電材料（１２ａ〜ｆ）と第２の誘電材料（１４ａ〜ｆ）の互層を付着させる。ここで、第１の誘電材料と第２の誘電材料は異なる速度で選択的にエッチング可能である。誘電材料の互層内に第１のフィーチャ（２２、２４）を形成する。誘電材料の互層を選択的にエッチングして、第１の誘電材料を有するそれぞれの層内の第１の誘電材料の少なくとも一部分（２６）を除去し、第２の誘電材料は本質的にエッチングされていないままにしておく。 （もっと読む）

本発明は、半導体構成に関連して電気的接続を形成する方法を含む。その上に導電線路を有し、導電線路に隣接して少なくとも２つの拡散領域を有する半導体基板が設けられる。パターン化されるエッチ・ストップが拡散領域の上に形成される。パターン化されるエッチ・ストップは、開口を貫通して延びる１対の開口を有し、開口は導電線路の軸に実質的に平行に一列に並んでいる。絶縁材料がエッチ・ストップ上に形成される。絶縁材料は、絶縁材料内にトレンチを形成し且つ開口をエッチ・ストップから拡散領域まで延ばすために、エッチングに対して露出される。トレンチの少なくとも一部分は開口の直上にあり、線路の軸に沿って延びる。導電材料が開口内とトレンチ内に形成される。
（もっと読む）

本発明により、基板（２０１）上のフィーチャ（２０６）に隣接するサイドウォールスペーサ（２１７、２１８）を形成することができる。フィーチャ（２０６）は１つ以上の保護層（２２０、２０７）に覆われる。スペーサ材料層（２１１）はフィーチャ（２０６）上に蒸着され、異方性エッチングされる。異方性エッチングに使用されるエッチング液はスペーサ材料を選択的に除去することに適しており、一方で１つ以上の保護層（２２０、２０７）はこのエッチング液による影響を実質的に受けない。その結果、１つ以上の層（２２０、２０７）はフィーチャがエッチング液にさらされるのを保護する。
（もっと読む）

プラズマ加工システムで基板をエッチングする方法を提供する。基板は、半導体層、その半導体層上方に提供された第１バリアー層、その第１バリアー層上方に提供された低ｋ層、その低ｋ層上方に提供された第３ハードマスク層、その第３ハードマスク層上方に提供された第２ハードマスク層、及びその第２ハードマスク層上方に提供された第１ハードマスク層を有する。方法には、第１ハードマスク層の第１ハードマスク材料、第３ハードマスク層の第３ハードマスク材料、及び第１バリアー層の第１バリアー層材料に対して低選択度を有するが、第２ハードマスク層の第２ハードマスク材料に対しては高選択度を有する第１エチャントと、第１ハードマスク層の第１ハードマスク材料、第３ハードマスク層の第３ハードマスク材料、及び第１バリアー層の第１バリアー層材料に対しては高選択度を有する第２エチャントとで基板を交互にエッチングするステップが含まれ、第１エチャントは第２ハードマスク層の第２ハードマスク材料に対して低選択度を有する。
（もっと読む）

金属−金属間のアンチヒューズが集積回路内の２つの金属相互接続層の間に配置される。下側のバリア層はＴｉから形成される。下側の付着力促進層は下側のＴｉバリア層の上に配置される。アモルファス炭素、および、水素およびフッ素の少なくとも１つによりドープされたアモルファス炭素のうち少なくとも１つを有するグループから選択されたアンチヒューズ材料層が、下側の付着力促進層上に配置される。上側の付着力促進層がアンチヒューズ材料層の上に配置される。上側のＴｉバリア層が上側の付着力促進層の上に配置される。
（もっと読む）

【課題】所定パターンのＳｉＯ_２膜を容易かつ安価に形成し得る成膜方法、かかる成膜方法により形成されたＳｉＯ_２膜、このＳｉＯ_２膜を備える電子部品および電子機器を提供すること。
【解決手段】本発明の成膜方法は、所定パターンの第２の層間絶縁層（ＳｉＯ_２膜）５を形成する方法であり、主としてポリオルガノシロキサンで構成されるポリオルガノシロキサン膜を形成する第１の工程と、ポリオルガノシロキサン膜の前記所定パターンに対応する領域に、第１のＳｉＯ_２化処理を施して、前記領域に存在するポリオルガノシロキサンをＳｉＯ_２に変化させる第２の工程と、ＳｉＯ_２に変化した前記領域をアルカリ溶液により除去する第３の工程と、第３の工程において残存するポリオルガノシロキサン膜に、第２のＳｉＯ_２化処理を施して、ポリオルガノシロキサンをＳｉＯ_２に変化させることにより、第２の層間絶縁層５を得る第４の工程とを有する。 （もっと読む）

半導体装置を構成する絶縁膜として有効な多孔質絶縁膜の作製方法、該絶縁膜の上下界面に接する半導体材料と高い密着性を有する多孔質絶縁膜の作製方法を提供。
少なくとも一つ以上の、分子中に環状シリカ骨格を有し且つ該環状シリカ骨格に少なくとも一つ以上の不飽和炭化水素基が結合されている有機シリカ化合物の分子蒸気、を含む気体をプラズマ中に導入し、半導体基板上に多孔質絶縁膜の成長を行う。 （もっと読む）

【課題】基板上の誘電体レイヤにおいてトレンチ深さまでトレンチをエッチングする方法を提供する。
【解決手段】ＡＲＣが前記誘電体レイヤ上に設けられる。厚さを有するフォトレジストマスクが前記ＡＲＣ上に形成される。前記ＡＲＣがエッチングされる。１：１および２：１の間であるフォトレジストに対する誘電体のエッチング選択性で、トレンチが前記誘電体レイヤ中へエッチングされる。 （もっと読む）

本発明は、薄膜トランジスタ表示板とこれを含む液晶表示装置及びその製造方法に関し、薄膜トランジスタ表示板は液晶表示装置や有機ＥＬ（ｅｌｅｃｔｒｏ ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などで、各画素を独立的に駆動するための回路基板において、画素電極またはゲート線及びデータ線の拡張部を外部回路と接続させるコンタクト補助部材を、ＩＺＯ及びＩＴＯの２重層で形成することに対する発明であって、ＩＺＯで形成された下部層とＩＴＯで形成された上部層を有するように形成する。前記のように画素電極またはコンタクト補助部材を二重層で形成することによって、エッチング過程で下部配線が損傷されることを防止し、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を良好に確保することができる。また、コンタクト補助部材のみをＩＺＯとＩＴＯ二重層で形成することによって、グロステストの際に探針とコンタクト補助部材とのコンタクト抵抗の均一性を確保することができ、ＩＴＯの使用を減らすことによって製造単価を下げることができる。
（もっと読む）

【課題】 多層配線において、ショートやビア抵抗増加のような目合わせずれによる問題を回避し、信頼性の高い多層配線を得る。
【解決手段】 半導体装置は、第１配線層（２０１）と、層間絶縁層（２０２〜２０８）とを具備する。第１配線層（２０１）は、基板の上面側に設けられ、第１配線を含む。層間絶縁層（２０２〜２０８）は、前記第１配線層（２０１）上に設けられ、一方の端を前記第１配線に接続されたビアと、前記ビアの他方の端に接続された第２配線とを含む。前記層間絶縁層（２０２〜２０８）はシリコン酸化膜より低い比誘電率を有する。前記層間絶縁層（２０２〜２０８）の上部は、下側から順に、シリコン酸化膜（２０６）、シリコン窒化膜（２０７）、シリコン酸化膜（２０８）を備える。 （もっと読む）

【課題】 放熱性が良好で、製造コストが低く、微細加工に好適なデュアルダマシンによる半導体装置の製造方法を提供する。
【解決手段】 基板１上に無機層間膜５、有機層間膜６、シリコン酸化膜からなる下部マスク７、シリコン窒化膜からなる上部マスク８を形成し、上部マスク８上にシリコン酸化窒化膜からなり膜厚が２０乃至１００ｎｍであるカバーマスク１０を形成する。そして、反射防止膜１１及びレジスト膜１２を形成する。次に、レジスト膜１２をマスクとして、反射防止膜１１、カバーマスク１０、下部マスク７をエッチングする。そして、カバーマスク１０をマスクとして、有機層間膜６及び無機層間膜５をエッチングしてビアホールを形成する。次に、上部マスク８をマスクとして有機層間膜６をエッチングして配線溝を形成する。 （もっと読む）

【課題】複数の半導体チップを配線基板に積層しても、半導体チップを積層した半導体装置の厚みおよび基板面積の増大および半導体チップ間の配線長の増加を招かない半導体チップ、その製造方法および半導体装置等を提供する。
【解決手段】半導体基板１３と、半導体基板１３の第１の面１４に形成された第１の外部電極２１と、半導体基板１３の第２の面１７に形成された第２の外部電極２２と、半導体基板１３に形成された貫通孔１６とを有し、貫通孔１６は第２の面１７となす内角が鈍角をなして形成された斜面１５に設けられ、第１の外部電極２１と第２の外部電極２２とは、貫通孔１６の内壁および斜面１５を経由して形成された導電パターン１９により電気的に接続されている。 （もっと読む）

【課題】その中にマイクロトレンチを含まない低誘電体層間絶縁膜金属導体配線構造およびそのような構造の形成方法を提供する。
【解決手段】導体抵抗に対する制御は、第１の原子組成を有する多孔性の低誘電体層間絶縁膜の線とバイア誘電体層との間に位置する第２の原子組成を有する埋込みエッチング停止層により行われる。本発明の配線構造は、また、二重波形模様タイプの配線構造を形成する際に助けになるハードマスクを含む。第１および第２の組成は、エッチング選択性が少なくとも１０：１またはそれ以上になるように選択され、特定の原子組成および他の発見できる量を有する多孔性の低誘電体層間絶縁膜有機材料または無機材料の特定のグルーブから選択される。 （もっと読む）