空隙を有する半導体デバイスの形成方法および該方法によって形成された構造
【課題】半導体デバイスの形成方法および該方法によって形成されたデバイスを提供すること。
【解決手段】第１の誘電材料（１２ａ〜ｆ）と第２の誘電材料（１４ａ〜ｆ）の互層を付着させる。ここで、第１の誘電材料と第２の誘電材料は異なる速度で選択的にエッチング可能である。誘電材料の互層内に第１のフィーチャ（２２、２４）を形成する。誘電材料の互層を選択的にエッチングして、第１の誘電材料を有するそれぞれの層内の第１の誘電材料の少なくとも一部分（２６）を除去し、第２の誘電材料は本質的にエッチングされていないままにしておく。
【解決手段】第１の誘電材料（１２ａ〜ｆ）と第２の誘電材料（１４ａ〜ｆ）の互層を付着させる。ここで、第１の誘電材料と第２の誘電材料は異なる速度で選択的にエッチング可能である。誘電材料の互層内に第１のフィーチャ（２２、２４）を形成する。誘電材料の互層を選択的にエッチングして、第１の誘電材料を有するそれぞれの層内の第１の誘電材料の少なくとも一部分（２６）を除去し、第２の誘電材料は本質的にエッチングされていないままにしておく。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体デバイスに関し、詳細には、配線レベル（配線高さ）内に空隙を有する半導体デバイスの形成方法および該方法によって形成された構造に関する。
【背景技術】
【０００２】
半導体デバイスが縮小し続けるにつれデバイス・フィーチャ間の距離は短くなる。金属配線層内においてフィーチャ間の距離が短くなると静電容量が増大する。したがって半導体デバイス業界では、デバイス・フィーチャ間の距離を短くしても低い静電容量を維持することができ、上記の問題およびその他の問題を解決する、半導体デバイスの形成方法が求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、金属配線レベル内に空隙を有し上述の問題を解決する半導体デバイスの形成方法および該方法によって形成された構造に関する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様は、第１の誘電材料と第２の誘電材料の交互層を付着させるステップであって、第１の誘電材料と第２の誘電材料が異なる速度で選択的にエッチング可能であるステップと、誘電材料の交互層内に第１のフィーチャを形成するステップと、誘電材料の交互層を選択的にエッチングして、第１の誘電材料を有するそれぞれの層内の第１の誘電材料の全部でない少なくとも一部分を除去し、第２の誘電材料を本質的にエッチングされていないままにしておくステップとを含む、半導体デバイスの形成方法を提供する。
【０００５】
本発明の第２の態様は、第１の絶縁材料と第２の絶縁材料の交互層を付着させるステップと、ダマシン・フィーチャを形成するステップと、第１の絶縁材料の層内に開口を形成するステップとを含む、半導体デバイスの形成方法を提供する。
【０００６】
本発明の第３の態様は、第１の誘電材料と第２の誘電材料の交互層を有し、第１の誘電材料と第２の誘電材料の交互層内に形成された第１のフィーチャを有する金属配線レベルと、第１の誘電材料内の複数の開口とを含む半導体デバイスを提供する。
【０００７】
本発明の第４の態様は、交互層をなす複数の第１および第２の絶縁層であって、第１の絶縁層と第２の絶縁層のエッチング速度が異なる複数の絶縁層と、第１および第２の絶縁層内に形成された第１のフィーチャと、選択エッチング中に形成された複数の第１の絶縁層内の複数の開口とを含む半導体デバイスを提供する。
【０００８】
本発明の上記の特徴および利点ならびに他の特徴および利点は、本発明の実施形態の以下のより詳細な説明から明白となろう。
【０００９】
次に、図面を参照して本発明の実施形態を詳細に説明する。それらの図面では同様の符号が同様の要素を指示する。
【発明を実施するための最良の形態】
【００１０】
次に、本発明のあるいくつかの実施形態を示し詳細に説明するが、それらの実施形態には、添付の請求項の範囲を逸脱しないさまざまな変更および修正を加えることができることを理解されたい。本発明の範囲は、本明細書に記載された構成要素の数、構成要素の材料、構成要素の形状、構成要素の相対的な配置等に限定されない。図面は本発明を例示することを目的としているが、それらの図面は一様な尺度で描かれているわけではない。
【００１１】
図１に、その上に第１の絶縁層１２ａが形成されたプリメタル誘電体（ｐｒｅ−ｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ：ＰＭＤ）１０の断面図を示す。ＰＭＤ１０はＳｉＯ２ベースの材料などの１種または数種の誘電材料、すなわちＳｉＯ２、ＰＳＧ、ＢＰＳＧ、ＳｉＣＯＨ（ＯＳＧ）、ＳｉＬＫ（商標）（ダウ・ケミカル社（Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏｒｐ．））、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、Ｃ−Ｈ等を含む。第１の絶縁層１２ａは誘電材料を含み、この例ではポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（ＮまたはＦ）、Ｔｅｆｌｏｎ、これらの膜の多孔質膜などの有機誘電材料を含む。使用する有機誘電材料のタイプは、使用する付着技法に応じて決定することができる。例えば、化学蒸着（ＣＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）を使用して第１の絶縁層１２ａを形成する場合には、パリレン（ＮまたはＦ）、Ｔｅｆｌｏｎまたはこれらの膜の多孔質膜を使用することができる。しかし、スピンオン付着を使用して第１の絶縁層１２ａを形成する場合には、ＳｉＬＫ（商標）を使用することができる。第１の絶縁層１２ａは５〜１０ｎｍの厚さに形成することができる。
【００１２】
次いで、図２に示すように、第１の絶縁層１２ａ上に第２の絶縁層１４ａを形成する。第２の絶縁層１４ａは誘電材料を含み、この例ではＳｉＣＯＨ（ＯＳＧ）、ＳｉＯ２、フッ素化ＳｉＯ２（ＦＳＧ）、メチルシルセスキオキサン（ＭＳＱ）、これらの材料の多孔質膜などの無機誘電材料を含む。第１の絶縁層１２ａと同様に、第２の絶縁層１４ａは、ＣＶＤ、ＰＥＣＶＤ、スピンオン付着または他の同様の付着技法を使用して形成することができる。第２の絶縁層１４ａは５〜１０ｎｍの厚さに形成することができる。
【００１３】
図３に示すように、第２の絶縁層１４ａ上に第３の絶縁層１２ｂを形成する。第３の絶縁層１２ｂは第１の絶縁層１２ａと同様の有機誘電材料を含む。第３の絶縁層１２ｂは第１の絶縁層１２ａと同様の技法を使用して形成され、第１の絶縁層１２ａと同様の厚さを有する。
【００１４】
図４に示すように、第３の絶縁層１２ｂ上に第４の絶縁層１４ｂを形成する。第４の絶縁層１４ｂは第２の絶縁層１４ａと同様の無機誘電材料を含む。第４の絶縁層１４ｂは第２の絶縁層１４ａと同様の技法を使用して形成され、第２の絶縁層１４ａと同様の厚さを有する。
【００１５】
このようにして、基板１０上に、図５に示すような有機誘電材料と無機誘電材料の交互層を、第１の金属配線レベル２０として望ましい厚さに形成することができる。この例では層１２ｃ〜１２ｆが、第１および第３の絶縁層１２ａ、１２ｂと同様の有機誘電材料を含む。同様に層１４ｃ〜１４ｆは、第２および第４の絶縁層１４ａ、１４ｂと同様の無機誘電材料を含む。本発明において描かれる層の数は単に例示のためのものであって、限定を意図したものではなく、少なくとも１つの有機層と少なくとも１つの無機層が存在すればよい。同様に、この例において有機誘電材料を最初に付着させたのは単に例示のためであることに留意されたい。最初に付着させるのは無機誘電材料でもまたは有機誘電材料でもよい。
【００１６】
また、この有機絶縁材料と無機絶縁材料の交互層をｉｎ−ｓｉｔｕで付着させることが望ましい場合があることにも留意されたい。例えば、単一のＰＥＣＶＤ室を使用し、この室から外に出すことなく、無機層と有機層の両方を付着させることができる。また、スピン塗布トラックを使用し、この交互層の付着と硬化の両方を同じ室内で実施することもできる。あるいは、いずれかの技法を使用して、所望の厚さの２倍の厚さを有する第１の絶縁層１２ａを付着させることもできる。その後、第１の絶縁層１２ａをプラズマ処理または熱処理にかけ、第１の絶縁層１２ａの上部を、第２の絶縁層１４ａにおいて必要な材料に転化させる。これらの方法は、有機絶縁層と無機絶縁層の間の厚さの不ぞろいを低下させるのに役立ち、有機絶縁層と無機絶縁層の間の付着力を増大させることができる。
【００１７】
第１の配線レベル２０として望ましい厚さを達成した後、図６に示すように、第１の配線レベル２０内に、第１のフィーチャ２２およびこの例では第２のフィーチャ２４を形成する。第１および第２のフィーチャ２２、２４は配線ライン用のワイヤ・トレンチであり、従来のパターン形成技法および従来のエッチング技法を使用して形成することができる。
【００１８】
第１および第２のフィーチャ２２、２４の形成に続いて、第１の配線レベル２０内の有機誘電材料の少なくとも一部分、この例では層１２ａ〜１２ｆ内の有機誘電材料の少なくとも一部分を除去するための選択エッチングを実行する（図７）。有機誘電材料がｐ−ＳｉＬＫ（商標）を含み、無機誘電材料がｐ−ＯＳＧを含むこの例では、Ｎ２プラズマ、Ｈ２プラズマまたは他の同様のプラズマ・エッチングを使用して、この有機誘電材料を選択的に除去することができる。このＮ２またはＨ２エッチングは、約３〜２００ｍＴの圧力範囲において、平行プレートまたは高密度プラズマの一般的なパワーおよびフロー条件で実施することができる。あるいは、１００：１ＤＨＦなどの湿式エッチング剤を使用して無機誘電材料（ｐ−ＯＳＧ）の部分をエッチングし、層１２ａ〜１２ｆ内のＳｉＬＫ（商標）材料を残してもよい。
【００１９】
層１２ａ〜１２ｆ内の有機誘電材料の選択エッチングの結果、図７に示すように開口ないし空隙２６が形成される。層１２ａ〜１２ｆの有機誘電材料のエッチング速度は層１４ａ〜１４ｆの無機誘電材料のエッチング速度よりも大きいため、空隙２６は、層１２ａ〜１２ｆの有機誘電材料内に形成され、層１４ａ〜１４ｆの無機誘電材料内には形成されない。第１の配線レベル２０内の空隙２６はデバイス全体の静電容量を低減させる。空隙２６のサイズは、有機誘電材料の全部でない一部分を除去するようにこの選択エッチングを調整することによって決定する。デバイスの機械的破損、例えば無機誘電層１４ａ〜１４ｆの崩壊を防ぐため、この選択エッチング後に少なくとも一部の有機誘電材料が残っていなければならない。
【００２０】
下表１に、さまざまな有機および無機材料を使用したデバイスの、空隙２６がある場合とない場合の静電容量値の推定による比較を示す。具体的にはこれらのデータは、ワイヤ幅が約１００ｎｍ、ワイヤ間隔が約１００ｎｍであり、このワイヤ間隔内の１００ｎｍの有機誘電体のうち約３３ｎｍが除去された第１の配線レベル２０を有するサンプルからモデル化したものである。この比較によればＫｅｆｆ（デバイスの有効誘電率）は約２０％低減し、Ｋｅｆｆはデバイスの静電容量に比例するため、この値はデバイスの静電容量の約２０％の低減に相当する。
【００２１】
【表１】
【００２２】
空隙２６を形成した後、次のステップで付着させる金属が空隙２６内へ漏れることを防ぐため、第１の金属配線層２０の表面２８を密封する。これは異なるいくつかの方法で実施することができる。例えば、低誘電率を有する誘電体などの共形ライナ３０、すなわちＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣ、およびＳｉＣＮなどを付着させて第１の金属配線レベル２０の表面２８を覆う（図８）。ライナ３０は、ＰＥＣＶＤ、ＨＤＰＣＶＤ、ＳＡＣＶＤ、ＡＰＣＶＤ、ＴＨＣＶＤまたは他の同様の付着技法を使用して、約１〜１０ｎｍの厚さに付着させることができる。
【００２３】
あるいは、空隙２６が小さい場合、例えば空隙２６が約１〜１０ｎｍである場合、空隙２６を密封する目的には、次のステップで付着させる金属で十分である。物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層付着（ＡＬＤ）、または他の同様の付着技法を使用して、空隙２６に実際に侵入する金属イオンがごくわずかとなるように金属を付着させることもできる。
【００２４】
上記のとおりに別個の密封プロセスを使用した場合には、空隙２６を密封した後に、第１の配線レベル２０の表面２８を覆う導電材料３２を付着させて、第１および第２のフィーチャ２２、２４を埋める（図９）。導電材料３２は、当技術分野で知られているタンタルなどの薄い耐熱性金属ライナで内張りされた銅、または同様に使用される他の材料を含むことができる。従来の技法を使用して第１の配線レベル２０の表面２８を研磨して、第１および第２のフィーチャ２２、２４内の導電材料３２を残し余分な導電材料３２を除去し、第１のワイヤ３４および第２のワイヤ３６を形成する（図１０）。
【００２５】
この例に示された第１の金属配線レベル２０はシングル・ダマシン配線レベルである。図１１〜１７に示すように、本発明は、デュアル・ダマシン配線レベルと共に使用するようにも設計される。図１１に示すように、第１の配線レベル２０の表面２８を覆う絶縁層３８を付着させることができる。絶縁層３８は、（後に形成する）空隙を形成するために使用する後続のエッチング・プロセス中に除去されにくい低誘電率の１種または数種の誘電材料を含むことができる。例えば絶縁層３８は、多孔質ＳｉＣＯＨ（ｐ−ＯＳＧ）、ＳｉＯ２、フッ素化ＳｉＯ２（ＦＳＧ）、ＳｉＣＯＨ（ＯＳＧ）、メチルシルセスキオキサン（ＭＳＱ）、またはこれらの全ての材料の多孔質膜を含む。絶縁層３８は、ＣＶＤ、ＰＥＣＶＤ、スピンオン付着または他の同様の付着技法を使用して形成することができ、ＳｉＮ、ＳｉＣ、ＦＳＧなどの複数の層からなることができる。絶縁層３８は、最終的なバイアの高さにほぼ等しい厚さ、例えば０．１から１．０ミクロンの厚さに形成することができる。
【００２６】
絶縁層３８の表面４０に、有機誘電材料４０ａ〜４０ｆと無機誘電材料４２ａ〜４２ｆの交互層を図１２に示すように付着させて、第２の配線レベル５０を形成する。この交互層は、第１の金属配線レベル２０内に形成された交互層と同様の交互層（すなわち有機誘電材料、無機誘電材料、有機誘電材料、無機誘電材料等）であり、同様の方法で形成される。
【００２７】
第２の配線レベル５０を形成した後、有機誘電材料４０ａ〜４０ｆと無機誘電材料４２ａ〜４２ｆの交互層および絶縁層３８内に、第１のデュアル・ダマシン・フィーチャ４４を形成する。図１３に示すように、第１のデュアル・ダマシン・フィーチャ４４はバイア・トレンチである。バイア・トレンチ４４は、従来のパターン形成技法および従来のエッチング技法を使用して、第１の金属配線レベル２０まで形成する。
【００２８】
図１４に示すように、有機誘電材料４０ａ〜４０ｆと無機誘電材料４２ａ〜４２ｆの交互層内に、第２のデュアル・ダマシン・フィーチャ４６および第２のトレンチ４８を形成する。第２のデュアル・ダマシン・フィーチャ４６もワイヤ・トレンチであり、従来のパターン形成技法および従来のエッチング技法を使用して絶縁層３８の表面４０まで形成する。あるいは、当技術分野で知られているトレンチ・ファースト・バイア・セカンド・プロセス（ｔｒｅｎｃｈ ｆｉｒｓｔ−ｖｉａ ｓｅｃｏｎｄ ｐｒｏｃｅｓｓ）を使用してもよい。同様に、上部ハードマスク内に第１のダマシン・フィーチャをパターン形成しこれをエッチングする、当技術分野で知られている多層ハードマスクを使用してもよい。
【００２９】
第１および第２のデュアル・ダマシン・フィーチャ４４、４６、４８を形成した後、第２の配線レベル５０内の有機誘電材料４０ａ〜４０ｆの少なくとも一部分を除去する選択エッチングを実行する。前述のとおり、有機誘電材料がｐ−ＳｉＬＫ（商標）を含み、無機誘電材料がｐ−ＯＳＧを含む場合には、Ｎ２プラズマ、Ｈ２プラズマまたは他の同様のプラズマ・エッチングを使用して、この有機誘電材料を選択的に除去することができる。このＮ２またはＨ２エッチングは、約３〜２００ｍＴの圧力範囲において、平行プレートまたは高密度プラズマの一般的なパワーおよびフロー条件で実施することができる。
【００３０】
この選択エッチングの結果、図１５に示すように、第２の配線レベル５０内に開口ないし空隙５２が形成される。デバイス全体に機械強度および安定性を追加するため、この例の絶縁層３８内には空隙５２が形成されないことに留意されたい。次いで、次のステップで付着させる金属が空隙５２内へ漏れることを防ぐため、第２の金属配線レベル５０の表面に共形ライナ５３を形成して、第２の金属配線レベル５０を密封する。
【００３１】
第２の配線レベル５０の表面を覆う導電材料５４を付着させて、バイア・トレンチ４４およびトレンチ４６、４８を埋める（図１６）。導電材料５４は、薄い耐熱性金属ライナ、例えばタンタルで内張りされた銅、または同様に使用される他の材料を含むことができる。従来の技法を使用して第２の配線レベル５０の表面を研磨して、バイア・トレンチ４４およびワイヤ・トレンチ４６、４８内の導電材料５４を残し余分な導電材料５４を除去し、導電性デュアル・ダマシン・フィーチャ６０および導電性シングル・ダマシン・フィーチャ６２を形成する（図１７）。
【産業上の利用可能性】
【００３２】
金属配線レベル内に空隙を形成する本発明の方法はデバイスの全体的な静電容量を低減させる。デバイスはますます小型化し、デバイス・フィーチャ間の距離は短くなり続けているため、このことは特に有用である。
【図面の簡単な説明】
【００３３】
【図１】プリメタル誘電層およびその上の第１の絶縁層を含む、本発明の実施形態に基づくデバイスの断面図である。
【図２】第２の絶縁層をその上に有する図１のデバイスを示す図である。
【図３】第３の絶縁層をその上に有する図２のデバイスを示す図である。
【図４】第４の絶縁層をその上に有する図３のデバイスを示す図である。
【図５】第１の金属配線レベルを形成する複数の絶縁層をその上に有する図４のデバイスを示す図である。
【図６】一対のダマシン・フィーチャがその中に形成された図５のデバイスを示す図である。
【図７】選択された絶縁層内に複数の空隙が形成された図６のデバイスを示す図である。
【図８】それを覆う共形ライナが形成された図７のデバイスを示す図である。
【図９】導電層をその上に付着させた図８のデバイスを示す図である。
【図１０】研磨後の図９のデバイスを示す図である。
【図１１】第１の金属配線レベルを覆う絶縁層が形成された図１０のデバイスを示す図である。
【図１２】第２の金属配線レベルを形成する複数の絶縁層を有する図１１のデバイスを示す図である。
【図１３】第１のダマシン・フィーチャがその中に形成された図１２のデバイスを示す図である。
【図１４】第２のダマシン・フィーチャがその中に形成された図１３のデバイスを示す図である。
【図１５】選択された絶縁層内に複数の空隙が形成された図１４のデバイスを示す図である。
【図１６】導電層をその上に付着させた図１５のデバイスを示す図である。
【図１７】研磨後の図１６のデバイスを示す図である。
【技術分野】
【０００１】
本発明は一般に半導体デバイスに関し、詳細には、配線レベル（配線高さ）内に空隙を有する半導体デバイスの形成方法および該方法によって形成された構造に関する。
【背景技術】
【０００２】
半導体デバイスが縮小し続けるにつれデバイス・フィーチャ間の距離は短くなる。金属配線層内においてフィーチャ間の距離が短くなると静電容量が増大する。したがって半導体デバイス業界では、デバイス・フィーチャ間の距離を短くしても低い静電容量を維持することができ、上記の問題およびその他の問題を解決する、半導体デバイスの形成方法が求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、金属配線レベル内に空隙を有し上述の問題を解決する半導体デバイスの形成方法および該方法によって形成された構造に関する。
【課題を解決するための手段】
【０００４】
本発明の第１の態様は、第１の誘電材料と第２の誘電材料の交互層を付着させるステップであって、第１の誘電材料と第２の誘電材料が異なる速度で選択的にエッチング可能であるステップと、誘電材料の交互層内に第１のフィーチャを形成するステップと、誘電材料の交互層を選択的にエッチングして、第１の誘電材料を有するそれぞれの層内の第１の誘電材料の全部でない少なくとも一部分を除去し、第２の誘電材料を本質的にエッチングされていないままにしておくステップとを含む、半導体デバイスの形成方法を提供する。
【０００５】
本発明の第２の態様は、第１の絶縁材料と第２の絶縁材料の交互層を付着させるステップと、ダマシン・フィーチャを形成するステップと、第１の絶縁材料の層内に開口を形成するステップとを含む、半導体デバイスの形成方法を提供する。
【０００６】
本発明の第３の態様は、第１の誘電材料と第２の誘電材料の交互層を有し、第１の誘電材料と第２の誘電材料の交互層内に形成された第１のフィーチャを有する金属配線レベルと、第１の誘電材料内の複数の開口とを含む半導体デバイスを提供する。
【０００７】
本発明の第４の態様は、交互層をなす複数の第１および第２の絶縁層であって、第１の絶縁層と第２の絶縁層のエッチング速度が異なる複数の絶縁層と、第１および第２の絶縁層内に形成された第１のフィーチャと、選択エッチング中に形成された複数の第１の絶縁層内の複数の開口とを含む半導体デバイスを提供する。
【０００８】
本発明の上記の特徴および利点ならびに他の特徴および利点は、本発明の実施形態の以下のより詳細な説明から明白となろう。
【０００９】
次に、図面を参照して本発明の実施形態を詳細に説明する。それらの図面では同様の符号が同様の要素を指示する。
【発明を実施するための最良の形態】
【００１０】
次に、本発明のあるいくつかの実施形態を示し詳細に説明するが、それらの実施形態には、添付の請求項の範囲を逸脱しないさまざまな変更および修正を加えることができることを理解されたい。本発明の範囲は、本明細書に記載された構成要素の数、構成要素の材料、構成要素の形状、構成要素の相対的な配置等に限定されない。図面は本発明を例示することを目的としているが、それらの図面は一様な尺度で描かれているわけではない。
【００１１】
図１に、その上に第１の絶縁層１２ａが形成されたプリメタル誘電体（ｐｒｅ−ｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ：ＰＭＤ）１０の断面図を示す。ＰＭＤ１０はＳｉＯ２ベースの材料などの１種または数種の誘電材料、すなわちＳｉＯ２、ＰＳＧ、ＢＰＳＧ、ＳｉＣＯＨ（ＯＳＧ）、ＳｉＬＫ（商標）（ダウ・ケミカル社（Ｄｏｗ Ｃｈｅｍｉｃａｌ Ｃｏｒｐ．））、ＳｉＮ、ＳｉＣ、ＳｉＣＮ、Ｃ−Ｈ等を含む。第１の絶縁層１２ａは誘電材料を含み、この例ではポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（ＮまたはＦ）、Ｔｅｆｌｏｎ、これらの膜の多孔質膜などの有機誘電材料を含む。使用する有機誘電材料のタイプは、使用する付着技法に応じて決定することができる。例えば、化学蒸着（ＣＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）を使用して第１の絶縁層１２ａを形成する場合には、パリレン（ＮまたはＦ）、Ｔｅｆｌｏｎまたはこれらの膜の多孔質膜を使用することができる。しかし、スピンオン付着を使用して第１の絶縁層１２ａを形成する場合には、ＳｉＬＫ（商標）を使用することができる。第１の絶縁層１２ａは５〜１０ｎｍの厚さに形成することができる。
【００１２】
次いで、図２に示すように、第１の絶縁層１２ａ上に第２の絶縁層１４ａを形成する。第２の絶縁層１４ａは誘電材料を含み、この例ではＳｉＣＯＨ（ＯＳＧ）、ＳｉＯ２、フッ素化ＳｉＯ２（ＦＳＧ）、メチルシルセスキオキサン（ＭＳＱ）、これらの材料の多孔質膜などの無機誘電材料を含む。第１の絶縁層１２ａと同様に、第２の絶縁層１４ａは、ＣＶＤ、ＰＥＣＶＤ、スピンオン付着または他の同様の付着技法を使用して形成することができる。第２の絶縁層１４ａは５〜１０ｎｍの厚さに形成することができる。
【００１３】
図３に示すように、第２の絶縁層１４ａ上に第３の絶縁層１２ｂを形成する。第３の絶縁層１２ｂは第１の絶縁層１２ａと同様の有機誘電材料を含む。第３の絶縁層１２ｂは第１の絶縁層１２ａと同様の技法を使用して形成され、第１の絶縁層１２ａと同様の厚さを有する。
【００１４】
図４に示すように、第３の絶縁層１２ｂ上に第４の絶縁層１４ｂを形成する。第４の絶縁層１４ｂは第２の絶縁層１４ａと同様の無機誘電材料を含む。第４の絶縁層１４ｂは第２の絶縁層１４ａと同様の技法を使用して形成され、第２の絶縁層１４ａと同様の厚さを有する。
【００１５】
このようにして、基板１０上に、図５に示すような有機誘電材料と無機誘電材料の交互層を、第１の金属配線レベル２０として望ましい厚さに形成することができる。この例では層１２ｃ〜１２ｆが、第１および第３の絶縁層１２ａ、１２ｂと同様の有機誘電材料を含む。同様に層１４ｃ〜１４ｆは、第２および第４の絶縁層１４ａ、１４ｂと同様の無機誘電材料を含む。本発明において描かれる層の数は単に例示のためのものであって、限定を意図したものではなく、少なくとも１つの有機層と少なくとも１つの無機層が存在すればよい。同様に、この例において有機誘電材料を最初に付着させたのは単に例示のためであることに留意されたい。最初に付着させるのは無機誘電材料でもまたは有機誘電材料でもよい。
【００１６】
また、この有機絶縁材料と無機絶縁材料の交互層をｉｎ−ｓｉｔｕで付着させることが望ましい場合があることにも留意されたい。例えば、単一のＰＥＣＶＤ室を使用し、この室から外に出すことなく、無機層と有機層の両方を付着させることができる。また、スピン塗布トラックを使用し、この交互層の付着と硬化の両方を同じ室内で実施することもできる。あるいは、いずれかの技法を使用して、所望の厚さの２倍の厚さを有する第１の絶縁層１２ａを付着させることもできる。その後、第１の絶縁層１２ａをプラズマ処理または熱処理にかけ、第１の絶縁層１２ａの上部を、第２の絶縁層１４ａにおいて必要な材料に転化させる。これらの方法は、有機絶縁層と無機絶縁層の間の厚さの不ぞろいを低下させるのに役立ち、有機絶縁層と無機絶縁層の間の付着力を増大させることができる。
【００１７】
第１の配線レベル２０として望ましい厚さを達成した後、図６に示すように、第１の配線レベル２０内に、第１のフィーチャ２２およびこの例では第２のフィーチャ２４を形成する。第１および第２のフィーチャ２２、２４は配線ライン用のワイヤ・トレンチであり、従来のパターン形成技法および従来のエッチング技法を使用して形成することができる。
【００１８】
第１および第２のフィーチャ２２、２４の形成に続いて、第１の配線レベル２０内の有機誘電材料の少なくとも一部分、この例では層１２ａ〜１２ｆ内の有機誘電材料の少なくとも一部分を除去するための選択エッチングを実行する（図７）。有機誘電材料がｐ−ＳｉＬＫ（商標）を含み、無機誘電材料がｐ−ＯＳＧを含むこの例では、Ｎ２プラズマ、Ｈ２プラズマまたは他の同様のプラズマ・エッチングを使用して、この有機誘電材料を選択的に除去することができる。このＮ２またはＨ２エッチングは、約３〜２００ｍＴの圧力範囲において、平行プレートまたは高密度プラズマの一般的なパワーおよびフロー条件で実施することができる。あるいは、１００：１ＤＨＦなどの湿式エッチング剤を使用して無機誘電材料（ｐ−ＯＳＧ）の部分をエッチングし、層１２ａ〜１２ｆ内のＳｉＬＫ（商標）材料を残してもよい。
【００１９】
層１２ａ〜１２ｆ内の有機誘電材料の選択エッチングの結果、図７に示すように開口ないし空隙２６が形成される。層１２ａ〜１２ｆの有機誘電材料のエッチング速度は層１４ａ〜１４ｆの無機誘電材料のエッチング速度よりも大きいため、空隙２６は、層１２ａ〜１２ｆの有機誘電材料内に形成され、層１４ａ〜１４ｆの無機誘電材料内には形成されない。第１の配線レベル２０内の空隙２６はデバイス全体の静電容量を低減させる。空隙２６のサイズは、有機誘電材料の全部でない一部分を除去するようにこの選択エッチングを調整することによって決定する。デバイスの機械的破損、例えば無機誘電層１４ａ〜１４ｆの崩壊を防ぐため、この選択エッチング後に少なくとも一部の有機誘電材料が残っていなければならない。
【００２０】
下表１に、さまざまな有機および無機材料を使用したデバイスの、空隙２６がある場合とない場合の静電容量値の推定による比較を示す。具体的にはこれらのデータは、ワイヤ幅が約１００ｎｍ、ワイヤ間隔が約１００ｎｍであり、このワイヤ間隔内の１００ｎｍの有機誘電体のうち約３３ｎｍが除去された第１の配線レベル２０を有するサンプルからモデル化したものである。この比較によればＫｅｆｆ（デバイスの有効誘電率）は約２０％低減し、Ｋｅｆｆはデバイスの静電容量に比例するため、この値はデバイスの静電容量の約２０％の低減に相当する。
【００２１】
【表１】
【００２２】
空隙２６を形成した後、次のステップで付着させる金属が空隙２６内へ漏れることを防ぐため、第１の金属配線層２０の表面２８を密封する。これは異なるいくつかの方法で実施することができる。例えば、低誘電率を有する誘電体などの共形ライナ３０、すなわちＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣ、およびＳｉＣＮなどを付着させて第１の金属配線レベル２０の表面２８を覆う（図８）。ライナ３０は、ＰＥＣＶＤ、ＨＤＰＣＶＤ、ＳＡＣＶＤ、ＡＰＣＶＤ、ＴＨＣＶＤまたは他の同様の付着技法を使用して、約１〜１０ｎｍの厚さに付着させることができる。
【００２３】
あるいは、空隙２６が小さい場合、例えば空隙２６が約１〜１０ｎｍである場合、空隙２６を密封する目的には、次のステップで付着させる金属で十分である。物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層付着（ＡＬＤ）、または他の同様の付着技法を使用して、空隙２６に実際に侵入する金属イオンがごくわずかとなるように金属を付着させることもできる。
【００２４】
上記のとおりに別個の密封プロセスを使用した場合には、空隙２６を密封した後に、第１の配線レベル２０の表面２８を覆う導電材料３２を付着させて、第１および第２のフィーチャ２２、２４を埋める（図９）。導電材料３２は、当技術分野で知られているタンタルなどの薄い耐熱性金属ライナで内張りされた銅、または同様に使用される他の材料を含むことができる。従来の技法を使用して第１の配線レベル２０の表面２８を研磨して、第１および第２のフィーチャ２２、２４内の導電材料３２を残し余分な導電材料３２を除去し、第１のワイヤ３４および第２のワイヤ３６を形成する（図１０）。
【００２５】
この例に示された第１の金属配線レベル２０はシングル・ダマシン配線レベルである。図１１〜１７に示すように、本発明は、デュアル・ダマシン配線レベルと共に使用するようにも設計される。図１１に示すように、第１の配線レベル２０の表面２８を覆う絶縁層３８を付着させることができる。絶縁層３８は、（後に形成する）空隙を形成するために使用する後続のエッチング・プロセス中に除去されにくい低誘電率の１種または数種の誘電材料を含むことができる。例えば絶縁層３８は、多孔質ＳｉＣＯＨ（ｐ−ＯＳＧ）、ＳｉＯ２、フッ素化ＳｉＯ２（ＦＳＧ）、ＳｉＣＯＨ（ＯＳＧ）、メチルシルセスキオキサン（ＭＳＱ）、またはこれらの全ての材料の多孔質膜を含む。絶縁層３８は、ＣＶＤ、ＰＥＣＶＤ、スピンオン付着または他の同様の付着技法を使用して形成することができ、ＳｉＮ、ＳｉＣ、ＦＳＧなどの複数の層からなることができる。絶縁層３８は、最終的なバイアの高さにほぼ等しい厚さ、例えば０．１から１．０ミクロンの厚さに形成することができる。
【００２６】
絶縁層３８の表面４０に、有機誘電材料４０ａ〜４０ｆと無機誘電材料４２ａ〜４２ｆの交互層を図１２に示すように付着させて、第２の配線レベル５０を形成する。この交互層は、第１の金属配線レベル２０内に形成された交互層と同様の交互層（すなわち有機誘電材料、無機誘電材料、有機誘電材料、無機誘電材料等）であり、同様の方法で形成される。
【００２７】
第２の配線レベル５０を形成した後、有機誘電材料４０ａ〜４０ｆと無機誘電材料４２ａ〜４２ｆの交互層および絶縁層３８内に、第１のデュアル・ダマシン・フィーチャ４４を形成する。図１３に示すように、第１のデュアル・ダマシン・フィーチャ４４はバイア・トレンチである。バイア・トレンチ４４は、従来のパターン形成技法および従来のエッチング技法を使用して、第１の金属配線レベル２０まで形成する。
【００２８】
図１４に示すように、有機誘電材料４０ａ〜４０ｆと無機誘電材料４２ａ〜４２ｆの交互層内に、第２のデュアル・ダマシン・フィーチャ４６および第２のトレンチ４８を形成する。第２のデュアル・ダマシン・フィーチャ４６もワイヤ・トレンチであり、従来のパターン形成技法および従来のエッチング技法を使用して絶縁層３８の表面４０まで形成する。あるいは、当技術分野で知られているトレンチ・ファースト・バイア・セカンド・プロセス（ｔｒｅｎｃｈ ｆｉｒｓｔ−ｖｉａ ｓｅｃｏｎｄ ｐｒｏｃｅｓｓ）を使用してもよい。同様に、上部ハードマスク内に第１のダマシン・フィーチャをパターン形成しこれをエッチングする、当技術分野で知られている多層ハードマスクを使用してもよい。
【００２９】
第１および第２のデュアル・ダマシン・フィーチャ４４、４６、４８を形成した後、第２の配線レベル５０内の有機誘電材料４０ａ〜４０ｆの少なくとも一部分を除去する選択エッチングを実行する。前述のとおり、有機誘電材料がｐ−ＳｉＬＫ（商標）を含み、無機誘電材料がｐ−ＯＳＧを含む場合には、Ｎ２プラズマ、Ｈ２プラズマまたは他の同様のプラズマ・エッチングを使用して、この有機誘電材料を選択的に除去することができる。このＮ２またはＨ２エッチングは、約３〜２００ｍＴの圧力範囲において、平行プレートまたは高密度プラズマの一般的なパワーおよびフロー条件で実施することができる。
【００３０】
この選択エッチングの結果、図１５に示すように、第２の配線レベル５０内に開口ないし空隙５２が形成される。デバイス全体に機械強度および安定性を追加するため、この例の絶縁層３８内には空隙５２が形成されないことに留意されたい。次いで、次のステップで付着させる金属が空隙５２内へ漏れることを防ぐため、第２の金属配線レベル５０の表面に共形ライナ５３を形成して、第２の金属配線レベル５０を密封する。
【００３１】
第２の配線レベル５０の表面を覆う導電材料５４を付着させて、バイア・トレンチ４４およびトレンチ４６、４８を埋める（図１６）。導電材料５４は、薄い耐熱性金属ライナ、例えばタンタルで内張りされた銅、または同様に使用される他の材料を含むことができる。従来の技法を使用して第２の配線レベル５０の表面を研磨して、バイア・トレンチ４４およびワイヤ・トレンチ４６、４８内の導電材料５４を残し余分な導電材料５４を除去し、導電性デュアル・ダマシン・フィーチャ６０および導電性シングル・ダマシン・フィーチャ６２を形成する（図１７）。
【産業上の利用可能性】
【００３２】
金属配線レベル内に空隙を形成する本発明の方法はデバイスの全体的な静電容量を低減させる。デバイスはますます小型化し、デバイス・フィーチャ間の距離は短くなり続けているため、このことは特に有用である。
【図面の簡単な説明】
【００３３】
【図１】プリメタル誘電層およびその上の第１の絶縁層を含む、本発明の実施形態に基づくデバイスの断面図である。
【図２】第２の絶縁層をその上に有する図１のデバイスを示す図である。
【図３】第３の絶縁層をその上に有する図２のデバイスを示す図である。
【図４】第４の絶縁層をその上に有する図３のデバイスを示す図である。
【図５】第１の金属配線レベルを形成する複数の絶縁層をその上に有する図４のデバイスを示す図である。
【図６】一対のダマシン・フィーチャがその中に形成された図５のデバイスを示す図である。
【図７】選択された絶縁層内に複数の空隙が形成された図６のデバイスを示す図である。
【図８】それを覆う共形ライナが形成された図７のデバイスを示す図である。
【図９】導電層をその上に付着させた図８のデバイスを示す図である。
【図１０】研磨後の図９のデバイスを示す図である。
【図１１】第１の金属配線レベルを覆う絶縁層が形成された図１０のデバイスを示す図である。
【図１２】第２の金属配線レベルを形成する複数の絶縁層を有する図１１のデバイスを示す図である。
【図１３】第１のダマシン・フィーチャがその中に形成された図１２のデバイスを示す図である。
【図１４】第２のダマシン・フィーチャがその中に形成された図１３のデバイスを示す図である。
【図１５】選択された絶縁層内に複数の空隙が形成された図１４のデバイスを示す図である。
【図１６】導電層をその上に付着させた図１５のデバイスを示す図である。
【図１７】研磨後の図１６のデバイスを示す図である。
【特許請求の範囲】
【請求項１】
第１の誘電材料と第２の誘電材料の交互層を付着させるステップであって、前記第１の誘電材料と前記第２の誘電材料が異なる速度で選択的にエッチング可能であるステップと、
誘電材料の前記交互層内に第１のフィーチャを形成するステップと、
誘電材料の前記交互層を選択的にエッチングして、前記第１の誘電材料を有するそれぞれの層内の前記第１の誘電材料の全部でない少なくとも一部分を除去し、前記第２の誘電材料を本質的にエッチングされていないままにしておくステップと
を含む、半導体デバイスの形成方法。
【請求項２】
前記第１の誘電材料が、前記第２の誘電材料よりも選択的にエッチングされる材料を含む、請求項１に記載の方法。
【請求項３】
前記第１の誘電材料が有機誘電材料を含み、前記第２の誘電材料が無機誘電材料を含む、請求項１に記載の方法。
【請求項４】
前記第１の誘電材料が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の誘電材料が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項１に記載の方法。
【請求項５】
前記第１のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項１に記載の方法。
【請求項６】
前記第１の誘電材料の部分が、前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、前記デュアル・ダマシン・フィーチャのバイア・トレンチ部分からは除去されない、請求項５に記載の方法。
【請求項７】
誘電材料の前記交互層を選択的にエッチングする前記ステップの後にさらに、
誘電材料の前記交互層の表面を覆う共形ライナを付着させて、前記交互層を密封するステップ
を含む、請求項１に記載の方法。
【請求項８】
前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、請求項７に記載の方法。
【請求項９】
共形ライナを付着させる前記ステップの後にさらに、
前記デバイスの表面を覆う導電材料層を付着させて、前記第１のフィーチャを埋めるステップと、
前記デバイスの前記表面を研磨して、前記第１のフィーチャ内の前記導電材料を残し前記デバイスの前記表面の余分な導電材料を除去するステップと
を含む、請求項７に記載の方法。
【請求項１０】
第１の絶縁材料と第２の絶縁材料の交互層を付着させるステップと、
前記第１の絶縁材料と前記第２の絶縁材料の前記交互層内に第１のフィーチャを形成するステップと、
前記第１の絶縁材料の前記層内に開口を形成するステップと
を含む、半導体デバイスの形成方法。
【請求項１１】
前記第１の絶縁材料が、前記第２の絶縁材料よりも選択的にエッチングされる材料を含む、請求項１０に記載の方法。
【請求項１２】
前記第１の絶縁材料が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の絶縁材料が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項１０に記載の方法。
【請求項１３】
前記第１のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項１０に記載の方法。
【請求項１４】
前記第１の絶縁材料が、前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、バイア・トレンチ部分からは除去されない、請求項１３に記載の方法。
【請求項１５】
前記第１の絶縁材料層内に開口を形成する前記ステップの後にさらに、
絶縁材料の前記交互層の表面を覆う共形ライナを付着させて、前記交互層を密封するステップ
を含み、前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、
請求項１０に記載の方法。
【請求項１６】
第１の誘電材料と第２の誘電材料の交互層を有し、第１の誘電材料と第２の誘電材料の前記交互層内に形成された第１のフィーチャを有する金属配線レベルと、
前記第１の誘電材料内の複数の開口と
を含む半導体デバイス。
【請求項１７】
前記第１の誘電材料が、前記第２の誘電材料よりも選択的にエッチングされる材料を含む、請求項１６に記載の半導体デバイス。
【請求項１８】
前記第１の誘電材料が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の誘電材料が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項１６に記載の半導体デバイス。
【請求項１９】
前記第１の誘電材料が、デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、バイア・トレンチ部分からは除去されない、請求項１８に記載の半導体デバイス。
【請求項２０】
誘電材料の前記交互層を密封するために前記交互層の表面を覆う共形ライナ
をさらに含み、前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、
請求項１６に記載の半導体デバイス。
【請求項２１】
前記第１のフィーチャ内の導電材料
をさらに含む、請求項１６に記載の半導体デバイス。
【請求項２２】
第１の誘電材料と第２の誘電材料の交互層を有し、前記金属配線レベル上に形成され、自体の前記第１の誘電材料内に開口を有する第２の金属配線レベルと、
前記第２の金属配線レベルの第１の誘電材料と第２の誘電材料の前記交互層内に形成された第２のフィーチャと、
前記第２の配線レベルの前記第１の誘電材料内の複数の開口と
をさらに含む、請求項１６に記載の半導体デバイス。
【請求項２３】
交互層をなす複数の第１および第２の絶縁層であって、前記第１の絶縁層と前記第２の絶縁層のエッチング速度が異なる複数の絶縁層と、
前記第１および第２の絶縁層内に形成された第１のフィーチャと、
選択エッチング中に形成された前記複数の第１の絶縁層内の複数の開口と
を含む半導体デバイス。
【請求項２４】
前記第１の絶縁層が、前記第２の絶縁層よりも選択的にエッチングされる材料を含む、請求項２３に記載の半導体デバイス。
【請求項２５】
前記第１の絶縁層が有機誘電材料を含み、前記第２の絶縁層が無機誘電材料を含む、請求項２３に記載の半導体デバイス。
【請求項２６】
前記第１の絶縁層が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の絶縁層が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項２３に記載の半導体デバイス。
【請求項２７】
前記第１のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項２３に記載の半導体デバイス。
【請求項２８】
前記開口が前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分内にあり、バイア・トレンチ部分内にはない、請求項２７に記載の半導体デバイス。
【請求項２９】
前記交互層をなす絶縁層を密封するために前記交互層をなす層の表面を覆う共形ライナ
をさらに含み、前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、
請求項２３に記載の半導体デバイス。
【請求項３０】
前記第１のフィーチャ内の導電材料
をさらに含む、請求項２３に記載の半導体デバイス。
【請求項１】
第１の誘電材料と第２の誘電材料の交互層を付着させるステップであって、前記第１の誘電材料と前記第２の誘電材料が異なる速度で選択的にエッチング可能であるステップと、
誘電材料の前記交互層内に第１のフィーチャを形成するステップと、
誘電材料の前記交互層を選択的にエッチングして、前記第１の誘電材料を有するそれぞれの層内の前記第１の誘電材料の全部でない少なくとも一部分を除去し、前記第２の誘電材料を本質的にエッチングされていないままにしておくステップと
を含む、半導体デバイスの形成方法。
【請求項２】
前記第１の誘電材料が、前記第２の誘電材料よりも選択的にエッチングされる材料を含む、請求項１に記載の方法。
【請求項３】
前記第１の誘電材料が有機誘電材料を含み、前記第２の誘電材料が無機誘電材料を含む、請求項１に記載の方法。
【請求項４】
前記第１の誘電材料が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の誘電材料が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項１に記載の方法。
【請求項５】
前記第１のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項１に記載の方法。
【請求項６】
前記第１の誘電材料の部分が、前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、前記デュアル・ダマシン・フィーチャのバイア・トレンチ部分からは除去されない、請求項５に記載の方法。
【請求項７】
誘電材料の前記交互層を選択的にエッチングする前記ステップの後にさらに、
誘電材料の前記交互層の表面を覆う共形ライナを付着させて、前記交互層を密封するステップ
を含む、請求項１に記載の方法。
【請求項８】
前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、請求項７に記載の方法。
【請求項９】
共形ライナを付着させる前記ステップの後にさらに、
前記デバイスの表面を覆う導電材料層を付着させて、前記第１のフィーチャを埋めるステップと、
前記デバイスの前記表面を研磨して、前記第１のフィーチャ内の前記導電材料を残し前記デバイスの前記表面の余分な導電材料を除去するステップと
を含む、請求項７に記載の方法。
【請求項１０】
第１の絶縁材料と第２の絶縁材料の交互層を付着させるステップと、
前記第１の絶縁材料と前記第２の絶縁材料の前記交互層内に第１のフィーチャを形成するステップと、
前記第１の絶縁材料の前記層内に開口を形成するステップと
を含む、半導体デバイスの形成方法。
【請求項１１】
前記第１の絶縁材料が、前記第２の絶縁材料よりも選択的にエッチングされる材料を含む、請求項１０に記載の方法。
【請求項１２】
前記第１の絶縁材料が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の絶縁材料が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項１０に記載の方法。
【請求項１３】
前記第１のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項１０に記載の方法。
【請求項１４】
前記第１の絶縁材料が、前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、バイア・トレンチ部分からは除去されない、請求項１３に記載の方法。
【請求項１５】
前記第１の絶縁材料層内に開口を形成する前記ステップの後にさらに、
絶縁材料の前記交互層の表面を覆う共形ライナを付着させて、前記交互層を密封するステップ
を含み、前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、
請求項１０に記載の方法。
【請求項１６】
第１の誘電材料と第２の誘電材料の交互層を有し、第１の誘電材料と第２の誘電材料の前記交互層内に形成された第１のフィーチャを有する金属配線レベルと、
前記第１の誘電材料内の複数の開口と
を含む半導体デバイス。
【請求項１７】
前記第１の誘電材料が、前記第２の誘電材料よりも選択的にエッチングされる材料を含む、請求項１６に記載の半導体デバイス。
【請求項１８】
前記第１の誘電材料が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の誘電材料が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項１６に記載の半導体デバイス。
【請求項１９】
前記第１の誘電材料が、デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分から除去され、バイア・トレンチ部分からは除去されない、請求項１８に記載の半導体デバイス。
【請求項２０】
誘電材料の前記交互層を密封するために前記交互層の表面を覆う共形ライナ
をさらに含み、前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、
請求項１６に記載の半導体デバイス。
【請求項２１】
前記第１のフィーチャ内の導電材料
をさらに含む、請求項１６に記載の半導体デバイス。
【請求項２２】
第１の誘電材料と第２の誘電材料の交互層を有し、前記金属配線レベル上に形成され、自体の前記第１の誘電材料内に開口を有する第２の金属配線レベルと、
前記第２の金属配線レベルの第１の誘電材料と第２の誘電材料の前記交互層内に形成された第２のフィーチャと、
前記第２の配線レベルの前記第１の誘電材料内の複数の開口と
をさらに含む、請求項１６に記載の半導体デバイス。
【請求項２３】
交互層をなす複数の第１および第２の絶縁層であって、前記第１の絶縁層と前記第２の絶縁層のエッチング速度が異なる複数の絶縁層と、
前記第１および第２の絶縁層内に形成された第１のフィーチャと、
選択エッチング中に形成された前記複数の第１の絶縁層内の複数の開口と
を含む半導体デバイス。
【請求項２４】
前記第１の絶縁層が、前記第２の絶縁層よりも選択的にエッチングされる材料を含む、請求項２３に記載の半導体デバイス。
【請求項２５】
前記第１の絶縁層が有機誘電材料を含み、前記第２の絶縁層が無機誘電材料を含む、請求項２３に記載の半導体デバイス。
【請求項２６】
前記第１の絶縁層が、ポリアリーレンエーテル（ＳｉＬＫ（商標））、パリレン（Ｎ）、パリレン（Ｆ）、Ｔｅｆｌｏｎ、多孔質ポリアリーレンエーテル（ＳｉＬＫ（商標））、多孔質パリレン（Ｎ）、多孔質パリレン（Ｆ）および多孔質Ｔｅｆｌｏｎからなるグループから選択された有機誘電材料を含み、前記第２の絶縁層が、ＯＳＧ、ＳｉＯ２、ＦＳＧ、ＭＳＱ、多孔質ＯＳＧ、多孔質ＳｉＯ２、多孔質ＦＳＧおよび多孔質ＭＳＱからなるグループから選択された無機誘電材料を含む、請求項２３に記載の半導体デバイス。
【請求項２７】
前記第１のフィーチャがシングル・ダマシン・フィーチャまたはデュアル・ダマシン・フィーチャを含む、請求項２３に記載の半導体デバイス。
【請求項２８】
前記開口が前記デュアル・ダマシン・フィーチャのワイヤ・トレンチ部分内にあり、バイア・トレンチ部分内にはない、請求項２７に記載の半導体デバイス。
【請求項２９】
前記交互層をなす絶縁層を密封するために前記交互層をなす層の表面を覆う共形ライナ
をさらに含み、前記共形ライナが、ＳｉＣＯＨ、ＳｉＯ２、ＳｉＮ、ＳｉＣおよびＳｉＣＮからなるグループから選択された材料を含む、
請求項２３に記載の半導体デバイス。
【請求項３０】
前記第１のフィーチャ内の導電材料
をさらに含む、請求項２３に記載の半導体デバイス。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公表番号】特表２００８−５０２１４０（Ｐ２００８−５０２１４０Ａ）
【公表日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願番号】特願２００７−５１５２２８（Ｐ２００７−５１５２２８）
【出願日】平成１７年５月２３日（２００５．５．２３）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１８０５０
【国際公開番号】ＷＯ２００５／１１７０８５
【国際公開日】平成１７年１２月８日（２００５．１２．８）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＴＥＦＬＯＮ
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
【公表日】平成２０年１月２４日（２００８．１．２４）
【国際特許分類】
【出願日】平成１７年５月２３日（２００５．５．２３）
【国際出願番号】ＰＣＴ／ＵＳ２００５／０１８０５０
【国際公開番号】ＷＯ２００５／１１７０８５
【国際公開日】平成１７年１２月８日（２００５．１２．８）
【公序良俗違反の表示】
（特許庁注：以下のものは登録商標）
１．ＴＥＦＬＯＮ
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【Ｆターム（参考）】
[ Back to top ]