【課題】選択ゲートトランジスタのゲート電極間のビット線コンタクトのコンタクトホール形成を確実にできるようにする。
【解決手段】シリコン基板１にメモリセルトランジスタおよび選択ゲートトランジスタのゲート電極ＭＧ、ＳＧが形成されたもので、選択ゲートＳＧ−ＳＧ間の構成として、ゲート電極ＳＧの対向する側壁にシリコン窒化膜１２の厚いスペーサを設ける。シリコン窒化膜１２はシリコン基板１に対してシリコン酸化膜１１を介した状態で形成される。ゲート電極ＭＧ、ＳＧの上部にはコバルトシリサイドの金属シリサイド層８が形成される。ビット線コンタクトのコンタクトホール１６は、シリコン窒化膜１３、１２の部分で自己整合的に制約を受けて狭くなり、確実にコンタクトプラグ１７を形成できる。 （もっと読む）

【課題】微細化に対して有利であり、コンタクト電極の抵抗を低くすることが可能な半導体装置及びその製造法を提供する。
【解決手段】選択ゲートトランジスタＳＴの選択ゲート電極ＳＧ、及び周辺トランジスタＴＲの周辺ゲート電極ＴＧを有し、ゲート電極ＳＧ、ＴＧ間の不純物拡散層２８上及びゲート電極側面に第１絶縁膜３０、第１バリア膜３１を有し、第１バリア膜３１上にゲート電極ＳＧ、ＴＧ間を埋める第２絶縁膜３２を有する。ゲート電極ＳＧ、ＴＧ間の不純物拡散層２８上の第１絶縁膜３０及び第１バリア膜３１に第１幅Ａ１で第１方向に伸びるコンタクトホール下部３５ａが、第２絶縁膜３２を貫通して底部がコンタクトホール下部３５ａと連接し、第１方向に第１幅Ａ１よりも大きい第２幅Ａ２を有するコンタクトホール上部３５ｂが設けられ、コンタクトホール下部３５ａ及びコンタクトホール上部３５ｂ内にコンタクト電極３６が設けられている。 （もっと読む）

【課題】層間絶縁膜の平坦性が確保される半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、第１領域２及び第２領域３に積層膜を形成する工程と、積層膜の上に窒化膜１５を形成する工程と、第２領域３にある窒化膜１５の第２部分を残すように第１領域２にある窒化膜１５の第１部分を取り除く工程と、積層膜を第２部分とともにパターニングして第１トランジスタの第１ゲート１７を第１領域２に形成し、第１ゲート１７と共通の積層構造を有する積層構造体１８を第２領域３に形成する工程と、第１領域２及び第２領域３に層間絶縁膜２３を形成する工程と、層間絶縁膜２３をＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法で研磨する工程とを具備する。 （もっと読む）

【課題】酸化窒化シリコン膜を形成後にフッ酸水溶液処理を行った場合に発生する欠陥を低減することが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体基板上に酸化窒化シリコン膜を形成する工程（ステップＳ１０）と、酸化窒化シリコン膜の表面を親水性とするための処理を行う工程（ステップＳ１２）と、酸化窒化シリコン膜の表面にフッ酸水溶液処理を行う工程（ステップＳ１４）と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】必要な領域にのみエアギャップを有し、エアギャップに起因する機械的強度の低下を抑える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線構造を含む層間絶縁膜と、前記層間絶縁膜内に形成されたメタルリングと、前記層間絶縁膜の前記メタルリングの片側の領域に形成されたエアギャップと、を有する。 （もっと読む）

【課題】自己形成バリア膜を有するＣｕ配線中に残留する不純物金属の濃度を下げることにより、配線抵抗の低い半導体装置を製造する方法を提供する。
【解決手段】半導体基板上のＳｉ含有絶縁膜に凹部を形成し、この絶縁膜の表面にＣｕＭｎからなる前駆体膜を形成する。前駆体膜上にＣｕ膜を堆積し、酸化雰囲気下で熱処理することにより、前駆体膜と絶縁膜を反応させ、その境界面にＭｎＳｉＯからなる自己形成バリア膜を形成する。未反応のＭｎを配線形成膜内に拡散移動させ、さらに配線形成膜表面で雰囲気中の酸素と反応させ、ＭｎＯ膜として析出させる。ＭｎＯ膜を除去し、Ｃｕ膜上にさらにＣｕを堆積し、配線形成膜を積み増す。凹部外の絶縁膜が露出するまでＣｕ膜をＣＭＰ法により平坦化してＭｎ濃度の低いＣｕ配線構造を形成する。 （もっと読む）

【課題】トレンチ内の障壁金属層の上部にのみ化学気相蒸着方法を用いて選択的に比抵抗が低い金属層を蒸着し、熱処理を実施した後、平坦化して低抵抗金属配線を形成することができる半導体素子の金属配線形成方法を提供する。
【解決手段】RFエッチング方法でトレンチ１０８の底面と絶縁膜パターンの下部側壁にのみ障壁金属層１２０を残留させる。ＭＰＡソースを前駆体として用いるＣＶＤ法を用い、障壁金属層１２０の上部にのみ選択的に比抵抗が低い金属層１３０を蒸着し、熱処理を実施した後、平坦化して金属配線１４０を形成する。熱処理を実施して金属物質でトレンチ１０８を完全に満たすことで平坦化する。かくして脆性のアルミニウム膜によるディッシングとスクラッチなどは発生せず、金属配線１４０としての高い信頼性が確保されて、低抵抗金属配線を形成する。 （もっと読む）

【課題】下層配線と上部配線とのリークを防ぎつつ、かつ、ボンディングによるクラック発生も防止する。
【解決手段】パッド部の溝１０および配線部の溝１１を形成する際のエッチングストッパーとして第３絶縁膜に相当するＳｉＮ膜５を第２絶縁膜に相当する酸化膜４と第４絶縁膜に相当する酸化膜８の間に配置する。これにより、パッド部の溝１０と配線部の溝１１の幅が異なっているためにエッチングレートが異なったとしても、パッド部の溝１０と配線部の溝１１の深さを均一にすることが可能となる。このため、配線部の溝１１が深く形成され過ぎることにより下層配線３とバリアメタル１４およびＣｕ層１５で構成される上部配線とのリークを防ぐことが可能となる。 （もっと読む）

【課題】半導体装置の製造コストの増大を招くことなく、キャパシタの高層化を図る。
【解決手段】半導体基板上にＤＲＡＭ部を備えた半導体装置であって、ＤＲＡＭ部は、第１のトランジスタを有する半導体基板上に形成され、ホールを有する第１の層間絶縁膜１０７と、ホールの少なくとも底部及び側壁部に形成された第１の導電膜よりなる下部電極１０８と、第１の導電膜及び第１の層間絶縁膜上に形成された容量絶縁膜１０９と、容量絶縁膜上に形成された第２の導電膜よりなる上部電極１１０とからなる容量素子１１１と、第２の導電膜上に形成された上部電極用コンタクトホール１１５を有する第２の層間絶縁膜１１３と、第２の層間絶縁膜上に形成され、上部電極用コンタクトホール内に設けた上部電極用コンタクトプラグ１１８を介して第２の導電膜と電気的に接続する上部電極用配線１２４とを備え、第２の層間絶縁膜は、ＳｉＯＮ膜又はＳｉＮ膜からなる。 （もっと読む）

【課題】１の層間絶縁膜について、配線の配置密度が異なる場所に同じ絶縁材料を使用し、且つ、配線の配置密度に対応した寄生容量を有する半導体装置或いは半導体装置の製造方法を提供する。
【解決手段】配線の配置密度が異なる第１のエリア及び第２のエリアを有する半導体装置の製造方法であって、前記配線間を絶縁する多孔質の絶縁膜を形成する工程と、前記絶縁膜の表出する面のうち、前記第１のエリアよりも前記配置密度が小さい前記第２のエリアにエネルギー線を照射し、前記絶縁膜のヤング率が前記第１のエリアに比べて大きな値になるように、前記絶縁膜の構造を変える工程とを有する。 （もっと読む）

【課題】パッド部や下層配線等のクラック、半導体素子の破壊を防止できる構造の半導体装置を提供する。
【解決手段】電極層５８を第３絶縁膜６０にて覆うようにすることで、第３絶縁膜６０にて電極層５８が固定されるようにする。これにより、ボンディング時の衝撃により電極層５８が変形してしまうことを従来以上に抑制することが可能となる。特に、電極層５８をヤング率が１×１０⁴ｋｇ／ｍｍ²以上の材料とし、かつ、電極層５８の膜厚を０．３μｍ以上、好ましくは１μｍ以上とすると良い。また、パッド部６２をヤング率が８．０×１０³ｋｇ／ｍｍ²以上の材料とし、かつ、パッド部６２の膜厚を０．５μｍ以上、好ましくは１μｍ以上とすると良い。 （もっと読む）

【課題】膜強度が高く、吸湿による誘電率上昇を防止できる低誘電率絶縁膜、寄生容量増大によるデバイス応答速度の遅延および信頼性の低下を防止できる多層配線装置およびその製造方法を提供する。
【解決手段】Ｓｉ−ＣＨ₃結合およびＳｉ−ＯＨ結合を有する物質を含む絶縁膜を形成し、絶縁膜にフィルターを介して紫外線を照射して絶縁膜を変性させることを含む多層配線装置の製造方法において、そのフィルターとして、紫外線照射により、絶縁膜中の、Ｘ線光電子分光分析法によるＣ濃度の減少率が３０％以下、Ｃ−Ｈ結合、Ｏ−Ｈ結合およびＳｉ−ＯＨのＳｉ−Ｏ結合からなる群から選ばれた１以上の結合の減少率が１０％以上である特性を与えるフィルターを使用する。あるいは、紫外線照射により、絶縁膜中にＳｉ−ＣＨ₂−ＣＨ₂−Ｓｉ結合およびＳｉ−ＣＨ₂−Ｓｉ結合を形成させる。 （もっと読む）

コンタクトの製造中の不整合と、コンタクトの部分間の接触抵抗のうちの一方もしくは両方を最小化しながら、アクティブデバイス領域と導電線との間の小さなピッチを容易にするために、半導体デバイス構造はスタガードコンタクトを含む。一つの行のコンタクトは一つ置きにアクティブデバイス領域と連通し、残りのアクティブデバイス領域と連通する別の行のコンタクトに対してスタガードにされる。各コンタクトは、コンタクトの上位部分のためのコンタクトホールが形成される際に比較的大きな許容誤差を与えるために、比較的大きな上面を持つ比較的大きなコンタクトプラグを含み得る。コンタクトホールは、デュアルダマシンプロセスにおいて、ビット線などの導電性トレースのためのトレンチと実質的に同時に形成され得る。半導体デバイス構造を設計するための方法と同様に、中間構造もまた開示される。
（もっと読む）

【課題】低消費電力、高速動作、高信頼性を実現できるＤＲＡＭを提供する。
【解決手段】ＤＲＡＭのメモリセルトランジスタを構成するゲート電極７は、ｎ型の多結晶シリコン膜７ｎとその上に積層したＷ膜８で構成されている。多結晶シリコン膜７ｎの一部は、メモリセルトランジスタの実効的なチャネル長を長くために、シリコン基板１に形成された溝１３の内部に埋め込まれている。多結晶シリコン膜７ｎの他部は、溝１３の上方に突出し、その上面は、シリコン基板１（ｐ型ウエル３）の表面よりも上方に位置しているので、Ｗ膜８とソース、ドレイン（ｎ型半導体領域９ａ、９ｂ）との距離が確保されている。 （もっと読む）

【課題】 チップサイズの拡大、及び工程数の増加を行うことなく、容量素子を半導体チップ内に形成可能な半導体製造方法を提供する。
【解決手段】 第１絶縁膜６、第２絶縁膜７、第３絶縁膜８を順次積層した後、配線領域となる第１領域を遮蔽膜によって被覆した状態で、紫外線を照射することで、第２領域内の第２絶縁膜７を比誘電率の高い第２絶縁膜７ｂに変化させる。その後、遮蔽膜を除去した後、所定のマスクパターンに基づく遮蔽膜で被覆した状態でエッチング処理を行って、第１領域及び第２領域内に溝構造を形成し、当該溝構造内に銅膜を成膜する。これによって、第１領域内の銅膜９ａは、当該銅膜９ａ間の絶縁膜の比誘電率が低いため、配線間容量が抑制されており、配線に利用可能であるとともに、第２領域内の銅膜９ｂは、当該銅膜９ｂ間の絶縁膜の比誘電率が高いため十分な静電容量が確保でき、容量素子として利用可能である。 （もっと読む）

【課題】 電気的特性や信頼性等に優れたスタック型ＤＲＡＭのキャパシタを得る。
【解決手段】 ＭＩＳトランジスタのソース又はドレインの一方に接続された下部電極と、前記下部電極の上面及び側面上に形成されたキャパシタ絶縁膜と、前記キャパシタ絶縁膜上に形成された上部電極とからなる電荷保持用のキャパシタを有する半導体装置であって、前記下部電極の底部近傍の側面は凹んでおり、この凹んだ部分は前記キャパシタ絶縁膜とは異なる絶縁膜に接している。 （もっと読む）

【課題】ディッシングの発生を防止しながら簡単な工程で平坦化を行う。
【解決手段】 上面にストッパ膜１２を形成した絶縁層１１を覆うようにポリシリコン層１３が形成され、ポリシリコン層１３の表面にポリシリコン層１３よりも硬度の高い保護膜１４を形成する。凸部１５の保護膜１４の部分に対してイオン注入が行われ、その部分の硬度が低くされる。ストッパ膜１２が露呈されるまでシリコン研磨用スラリーだけを用いて化学的機械研磨し、ポリシリコン層１３の表面を平坦化する。凸部１５の研磨速度を速くしつつ、凹部１６のポリシリコン層１３を保護膜１４で保護してディッシングの発生を防止する。 （もっと読む）

【課題】デュアル応力ライナ構造に適合したコンタクト構造を提供する。
【解決手段】半導体装置の製造方法は、半導体層上に、半導体層に対して第１タイプの応力を印加する第１応力ライナを堆積する工程を含む。第１タイプの応力と異なる第２タイプの応力をシリコン層に印加する第２応力ライナが、第２応力ライナの一部が第１応力ライナの一部と重なるように、半導体層上に堆積される。第２応力ライナの第１応力ライナの一部と重なる一部が除去される。第１、第２応力ライナをそれぞれ貫く導電性の第１、第２コンタクト２１１，２１２が形成される。 （もっと読む）

【課題】ＣＭＰ加工による過剰研磨を防止した半導体装置の製造方法を提供する。
【解決手段】第２層間絶縁膜１８の表面上にシリコン膜３０を成膜する。シリコン膜３０と第２層間絶縁膜１８とをエッチングし、配線溝１８ａを形成する。配線溝１８ａの底部から第１配線層１６に貫通する接続孔１８ｂを形成する。第１配線層１６と第２層間絶縁膜１８とシリコン膜３０との上にバリアメタル２０を成膜する。４００℃以上の温度で配線材料２２を成膜する。成膜時の温度を利用してシリコン膜３０とバリアメタル２０とを加熱し、シリコン膜３０に接触するバリアメタル２０とシリコン膜３０とをシリサイド膜３２に変化させる。シリサイド膜３２と余分な配線材料２２とをＣＭＰ加工によって除去する。 （もっと読む）

【課題】金属層と絶縁層といったように研磨レートが異なる材料が混在している場合でも、基板の表面を平坦面に研磨することができ、金属層を所定の膜厚にばらつきなく仕上げることを可能にする。
【解決手段】所定パターンの金属層１０の表面を覆って基板表面に絶縁膜１１を被着形成した後、絶縁膜の表面にストッパー膜２０を成膜する工程と、前記金属層１０を被覆する前記絶縁膜１１の膨出部分１１ａのみを露出させるレジストパターン２２を形成し、前記膨出部分１１ａの表面から前記ストッパー膜２０を除去し、前記レジストパターンにより被覆された前記絶縁膜の表面にストッパー層２０ａを形成する工程と、前記基板５の表面を研磨加工し、前記ストッパー層２０ａにより規制された位置まで前記膨出部分１１ａを研磨する研磨工程と、前記絶縁膜１１の表面から前記ストッパー層２０ａを除去した後、前記基板５の表面を仕上げ研磨する工程とを備えることを特徴とする。 （もっと読む）