【課題】配線層の表面を被覆する配線保護膜の設計厚みを小さくし、配線層とセルフアラインプロセスで形成されるビアプラグの間隔を縮小し、半導体装置を微細化する。
【解決手段】キャップ層１６及びサイドウオール層１７から成る保護膜で被覆された配線層１５の上部に、配線層１５と同じレイアウトパターンで延びるダミーマスク層２０、２１を形成する。ビアプラグ２２を、配線層１５及びその保護膜１６、１７と自己整合的に形成するセルフアラインプロセスに際して、エッチングされるキャップ層１６の膜厚を小さくし、ビアプラグ２２の設計間隔を縮小することで、半導体装置１０を微細化する。 （もっと読む）

【課題】層間絶縁膜にＣＭＰによるスクラッチが発生することを防止することや層間絶縁膜の膜厚均一性の悪化を防止することが可能な半導体装置の製造方法を提供すること。
【解決手段】キャップＳｉＯ_２膜１５上にアモルファスカーボン膜１６を形成する工程と、アモルファスカーボン膜１６をパターニングし、アモルファスカーボン膜１６をハードマスクとしてエッチングによりコンタクトホール３２を形成する工程と、アッシングによりアモルファスカーボン膜１６を薄膜化する工程と、アモルファスカーボン膜１６上にタングステン層２２を形成する工程と、タングステン層２２をアモルファスカーボン膜１６が露出するまでタングステンＣＭＰにより研磨する工程と、露出したアモルファスカーボン膜１６をアッシングにより除去する工程とを備える。 （もっと読む）

【課題】埋め込み金属配線の形成時に、イン-サイチュウ(in-situ)で平坦化を行うことができ、層間絶縁膜形成の回数を減らし、製造工程にかかる時間及び費用を減らすことができる半導体素子の製造方法を提供する。
【解決手段】半導体基板１００上の第１の層間絶縁膜１０２にコンタクトプラグ１０４を形成する。第１の層間絶縁膜及びコンタクトプラグの上部にエッチング停止膜１０６ａ及びハードマスクパターンを形成する。ハードマスクパターンに沿ってエッチング停止膜をパターニングし、露出された第１の層間絶縁膜及びコンタクトプラグをエッチングしてコンタクトプラグの上部の第１の層間絶縁膜にトレンチを形成する。金属膜を形成後、エッチング停止膜までシリカ研磨剤とセリア研磨剤を混合したスラリーを用いて平坦化を行い、金属配線１１４ａを形成する。エッチング停止膜を除去し、第２の層間絶縁膜１１６を形成する。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置の製造方法および半導体装置を提供すること。
【解決手段】シリコン基板１上に第１アモルファスカーボン膜２４を形成する工程と、第１アモルファスカーボン膜２４上にＢＰＳＧ膜１３を形成する工程と、ＢＰＳＧ膜１３上に第２アモルファスカーボン膜１６を形成する工程と、第２アモルファスカーボン膜１６をパターニングし、第２アモルファスカーボン膜１６をハードマスクとしてＢＰＳＧ膜１３を第１アモルファスカーボン膜２４が露出するまでエッチングする工程と、露出した第１アモルファスカーボン膜２４および第２アモルファスカーボン膜１６をアッシングする工程とを備える。第１アモルファスカーボン膜２４がエッチングストッパ層として作用する。よってシリコン基板１がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】低温シリサイド膜を使用する半導体素子において、コンタクトプラグ形成時に、ＣＭＰ処理でスクラッチが発生し、隣接のプラグとの短絡が生じるのを防止する製造方法を提供する。
【解決手段】ＮＡＮＤフラッシュメモリのゲート電極ＭＧ、ＳＧ、ＰＧにコバルトシリサイド膜４を設ける。これらのゲート電極の上にプラズマＴＥＯＳ膜からなるシリコン酸化膜５、シリコン窒化膜７、プラズマＴＥＯＳ膜からなるシリコン酸化膜９を形成し、その上面にプラズマシラン膜１０を形成する。これらの絶縁膜膜を貫通してシリコン基板１の表面に達するコンタクトホールを形成し、内部に窒化チタン膜とタングステン膜を埋め込んでコンタクトプラグ１１を設ける。スクラッチ耐性の高いプラズマシラン膜を設けたので、タングステン膜を成膜した後のＣＭＰ処理において、プラグに曲がりが発生せず、隣接のプラグとの短絡が生じない。 （もっと読む）

【課題】半導体の製造工程において、層間絶縁膜へのダメージを極力抑えることが可能な配線の還元処理方法の開発。
【解決手段】本発明は、基板上に導電部材および絶縁膜を有する半導体装置の製造方法であって、該方法は、基板上に導電部材を形成する工程、該導電部材上に絶縁膜を形成する工程、該導電部材上の絶縁膜を除去する工程、該導電部材上の酸化された領域を還元するために有機シランガスおよび水素ガスをブローする工程からなり、ここで該導電部材上の酸化された領域は、該絶縁膜が除去されたときに形成されることを特徴とする。 （もっと読む）

【課題】ＣＭＰ法による研磨によりポリシリコン膜等が半導体基板上に表出する場合であっても、信頼性や製造歩留まりの低下を防止し得る半導体装置の製造方法を提供する。
【解決手段】化学的機械的研磨法により研磨を行う工程であって、半導体基板上にポリシリコン膜が表出した状態になる工程と；半導体基板を洗浄する工程とを有する半導体装置の製造方法であって、半導体基板を洗浄する工程は、酸性の第１の洗浄液を用いて洗浄を行う第１の工程Ｓ１０と；第１の工程の後に、第２の洗浄液を用いて超音波洗浄を行う第２の工程Ｓ１２と；第２の工程の後に、アルカリ性の第３の洗浄液を用いて洗浄を行う第３の工程Ｓ１３とを有している。 （もっと読む）

【課題】製造過程において、バリア膜が絶縁層から剥離するのを防止することができる半導体装置を提供すること。
【解決手段】誘電率が２．８であるＳｉＯＣからなる低誘電率層４上には、誘電率が３．２であるＳｉＯＣからなる高誘電率層５が形成されている。高誘電率層５は、所定の膜厚Ｔに形成されている。高誘電率層５上には、ＳｉＯ_２からなる保護層６が形成されている。すなわち、低誘電率層４と保護層６との間には、高誘電率層５が介在されている。低誘電率層４、高誘電率層５および保護層６には、保護層６の上面から低誘電率層４まで掘り下がった配線溝７が形成されている。配線溝７の底面および側面には、Ｔａからなるバリア膜８が形成されている。バリア膜８上には、Ｃｕからなり、配線溝７を埋め尽くすＣｕ配線９が形成されている。 （もっと読む）

【課題】側壁転写プロセスによる微細パターンの形成において、パターン上部の形状が左右非対称になることを防止することが出来る製造方法を提供する。
【解決手段】半導体基板１上に被加工膜２、シリコン酸化膜３、シリコン窒化膜４、反射防止膜を形成する。その上にライン幅とスペース幅の比率が１：１のパターンのレジストを形成する。スリミング技術を用いて反射防止膜を加工して、反射防止膜とレジストのライン幅寸法をスペース幅寸法の１／３にする。反射防止膜とレジストをマスクにしてシリコン酸化膜３とシリコン窒化膜を加工する。反射防止膜とレジストを除去した後に、加工されたシリコン窒化膜のライン幅寸法と同一膜厚のシリコン酸化膜１１を形成する。シリコン酸化膜１１上に犠牲膜１３を形成し、犠牲膜とシリコン酸化膜１１を平坦化する。犠牲膜及びシリコン窒化膜を除去し酸化膜マスクパターンとする。これをマスクに被加工膜を加工する。 （もっと読む）

【課題】配線およびビアの腐食を防ぐとともに配線およびビアの埋め込みが良好で信頼性に優れる半導体装置およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に凹部を形成する工程と、前記凹部の形成された前記絶縁膜の表面に所定の金属元素を含む前駆体膜を形成する工程と、熱処理を施すことにより、前記前駆体膜と前記絶縁膜とを反応させて、その境界面に前記所定の金属元素と前記絶縁膜の構成元素を含む化合物を主成分とする絶縁性の自己形成バリア膜を形成する工程と、前記絶縁性の自己形成バリア膜の形成後、未反応の前記前駆体膜を除去する工程と、未反応の前記前駆体膜を除去した前記絶縁性の自己形成バリア膜上にＲｕ、Ｃｏの少なくとも１つからなる導電膜を形成する工程と、前記導電膜上に配線材料膜を堆積させる工程と、前記配線材料膜を平坦化して配線構造を形成する工程と、を含む。 （もっと読む）

【課題】欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板２０上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜１１前駆体を得る工程と、前記有機膜前駆体を、第１の樹脂粒子および水溶性高分子を含有する第１のスラリーを用いて研磨して、表面を平坦化する工程と、前記表面が平坦化された有機膜前駆体を、前記第１の樹脂粒子より平均粒子径の小さな第２の樹脂粒子および水溶性高分子を含有する第２のスラリーを用いて研磨して前記凹部内に残置し、前記絶縁膜を露出する工程とを具備することを特徴とする。 （もっと読む）

【課題】配線幅の小さい配線層では配線間容量を低減し、同時に配線幅が広い配線層では、層間膜剥離を防止し、組み立て歩留まりの向上された半導体装置を提供する。
【解決手段】デュアルダマシン構造を有する多層配線を有する半導体装置である。半導体基板上に形成された第１の配線層部１５１と、第１の配線層部の上に形成された第２の配線層部１５３と、を具備する。第１の配線層部１５１において、最小配線幅を有する配線のアスペクト比Ｌと、ビアのアスペクト比Ｖは、Ｌ≧Ｖなる関係を有し、かつ第２の配線層部１５３において、最小配線幅を有する配線のアスペクト比Ｌと、ビアのアスペクト比Ｖは、Ｌ＜Ｖなる関係を有する。 （もっと読む）

【課題】歩留まりを向上させることが可能な半導体装置とその製造方法、研磨装置、及び研磨パッドを提供すること。
【解決手段】シリコン基板３０の上にトランジスタTR₁〜TR₃を形成する工程と、シリコン基板３０とトランジスタTR₁〜TR₃の上方に層間絶縁膜４５、５５を形成する工程と、層間絶縁膜４５、５５のうち平坦化されていない部分を選択的に化学機械研磨して平坦化する工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】半導体基板内及び上に形成された素子及び素子領域と、上方に形成される配線パターンとを電気的に絶縁するための絶縁膜を研削して平坦化する際に、その残存値の均一化を図った半導体装置を提供する。
【解決手段】半導体基板内に形成された素子分離領域上に、ダミーのゲート電極を形成するとともに、前記半導体基板内に形成されたｎＭＯＳＦＥＴ領域及びｐＭＯＳＦＥＴ領域上において、前記ダミーのゲート電極の少なくとも一部を被覆するようにして第１のＳｉＮ応力膜及び第２のＳｉＮ応力膜を形成し、前記ダミーのゲート電極、前記第１のＳｉＮ応力膜及び前記第２のＳｉＮ応力膜で形成された凹部を埋設するようにして形成された絶縁膜を、前記第２のＳｉＮ応力膜をストッパーとして研削する。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】半導体基板１０１と、前記半導体基板の上方に設けられた、誘電体膜１１６を下部電極１１５と上部電極１１７とで挟んでなるキャパシタと、を備え、前記下部電極は、貴金属膜１１５ａと、前記貴金属膜上に島状に複数形成された導電性酸化物膜１１５ｂと、を有する。 （もっと読む）

【課題】ダマシンプロセスで下部電極を形成する場合に高密度金属配線においても、エロージョンを抑制し、下部電極の平坦性を確保できるＭＩＭキャパシタを備えた半導体装置及びその製造方法を提供する。
【解決手段】ＭＩＭキャパシタを備える半導体装置であって、ＭＩＭキャパシタは、半導体基板１上に形成された第１絶縁膜２と、第１絶縁膜２上の所定領域に埋め込まれ、前記第１絶縁膜に比べて研磨速度の遅い材料からなる第１導電膜４と、第１導電膜４を貫通して第１絶縁膜２に突出する複数の溝５ｂと、溝５ｂに埋め込まれた複数の金属配線８ｂと、金属配線８ｂ上と第１導電膜４上に形成された誘電体膜１１と、誘電体膜１１上に形成された第２導電膜１２とを備え、金属配線８ｂと第１導電膜４を電気的に導通して下部電極を構成するとともに、第２導電膜１２にて上部電極を構成する。 （もっと読む）

高エネルギー注入プロセス（２０３）中に、高度な半導体デバイス（２００）のゲート電極構造（２５２）上に注入ブロック材料（２５８）を設けることによって、トランジスタ（２５０Ａ，２５０Ｂ）のチャネル領域（２５５）に対する必要な遮蔽効果を得ることができる。後の製造段階において、層間絶縁材料（２１０）の堆積時のプロセス条件を向上させるために、注入ブロック部分（２５８）が除去されてゲート電極高さ（２５３Ｈ）が所望の高さに低減され、これにより、高密度のデバイス領域であっても、層間絶縁材料（２１０）内にボイドなどの不規則性が形成されるリスクを大幅に低減することができる。
（もっと読む）

【課題】デュアル・ストレス・ライナ・プロセスと共存できる逆テーパ・コンタクト構造を提供する。
【解決手段】半導体デバイスは、シリコン層と、該シリコン層中に電気的接続領域を有するトランジスタと、該電気的接続領域上に形成されかつ該領域と電気的に接触する導電性プラグとを有し、該プラグは該シリコン層から離れると内側に傾斜する側壁を有する。 （もっと読む）

【課題】層間絶縁膜の平坦性が向上し、信頼性が高く、歩留まりの高い半導体装置の製造方法を提供する。
【解決手段】半導体基板１００上に絶縁膜１０２及び電極層１０３を形成し、所定の領域の電極層１０３、絶縁膜１０２及び半導体基板１００をエッチングして溝Ｔを形成し、上面が電極層１０３の上面と同じ高さになるように溝Ｔ内に素子分離絶縁膜１１０を埋め込み、素子分離絶縁膜１１０及び電極層１０３上に絶縁膜１０４を形成し、所定の領域の絶縁膜１０４、電極層１０３及び素子分離絶縁膜１１０をエッチングしてゲートパターン及びダミーパターンを形成し、前記ゲートパターン及びダミーパターン覆う絶縁膜１０７を形成し、絶縁膜１０４をストッパーとして絶縁膜１０７を平坦化する。 （もっと読む）

【課題】シリカ系絶縁膜を用いた半導体装置の製造方法に関し、ドライエッチングのダメージに起因する誘電率増加を回復するとともに、大気放置による誘電率の増加を防止できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１００上に、シリカ系の絶縁材料の絶縁膜１０２を形成し、絶縁膜１０２をドライエッチングにより加工し、加工した絶縁膜１０２にシラン化合物を作用させることにより、ドライエッチングのダメージによって絶縁膜１０２内に導入されたＳｉ−ＯＨ結合にシラン化合物を反応させて疎水化し、絶縁膜１０２に光照射又は電子線照射を行うことにより、シラン化合物と反応していないＳｉ−ＯＨ結合を縮合させる。 （もっと読む）