半導体装置およびその製造方法
【課題】半導体の製造工程において、層間絶縁膜へのダメージを極力抑えることが可能な配線の還元処理方法の開発。
【解決手段】本発明は、基板上に導電部材および絶縁膜を有する半導体装置の製造方法であって、該方法は、基板上に導電部材を形成する工程、該導電部材上に絶縁膜を形成する工程、該導電部材上の絶縁膜を除去する工程、該導電部材上の酸化された領域を還元するために有機シランガスおよび水素ガスをブローする工程からなり、ここで該導電部材上の酸化された領域は、該絶縁膜が除去されたときに形成されることを特徴とする。
【解決手段】本発明は、基板上に導電部材および絶縁膜を有する半導体装置の製造方法であって、該方法は、基板上に導電部材を形成する工程、該導電部材上に絶縁膜を形成する工程、該導電部材上の絶縁膜を除去する工程、該導電部材上の酸化された領域を還元するために有機シランガスおよび水素ガスをブローする工程からなり、ここで該導電部材上の酸化された領域は、該絶縁膜が除去されたときに形成されることを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にその製造方法において配線部材（導電部材）を還元する方法に関する。
【背景技術】
【０００２】
日本特許公開公報２００４−７１９５６に開示されているように、エッチング工程やアッシング工程、その後の洗浄工程を経、露出された銅（Ｃｕ）配線は容易に酸化されてしまう。銅（Ｃｕ）配線の酸化部を除去するため、上部配線層形成の前処理として、従来から、ＮＨ３等の還元ガスや不活性ガスを用いて基板を加熱した状態で還元処理を行ったり、アルゴン（Ａｒ）プラズマによって逆スパッタリングを行って酸化銅を除去等することが行われている。
【０００３】
しかし、還元ガスや不活性ガスを用いて加熱下で還元処理を行うとフッ素や炭素を主成分とする層間絶縁膜にダメージを与える。アルゴン（Ａｒ）を用いたスパッタにより行うと、再スパッタされた銅（Ｃｕ）が層間絶縁膜の側壁に堆積し、デバイスの特性を劣化させる。またアルゴン（Ａｒ）は銅（Ｃｕ）に対してのエネルギーの移転効率が低く、効率的に酸化銅（ＣｕＯまたはＣｕ２Ｏ）を効率的に除去できない。一方、層間絶縁膜を構成する特に炭素やフッ素へのエネルギー移転効率が高いため層間絶縁膜へのダメージを与えるという問題点があった。還元処理の後に行われるバリア膜形成工程では、スパッタ（ＰＶＤ）法が用いられる場合が多く、その場合にはさらに層間絶縁膜の側壁に大きなダメージを与えることになる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記観点から、層間絶縁膜へのダメージを極力抑えることが可能な配線の還元処理方法の開発が望まれていた。
【課題を解決するための手段】
【０００５】
本発明は、半導体装置の製造方法（デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法等）に関するものである。半導体装置の製造方法において、導電部材が埋め込まれた第１層間絶縁膜上に第２層間絶縁膜が形成され、そこにビアホールおよび配線溝を形成された場合には、該導電部材は通常空気に曝される。その場合、該導電部材は酸化されるため、還元処理が必要となる。本発明の特徴の１つは該還元処理に関するものであり、本発明は、有機シランガスおよび水素を酸化された導電部材にブローすることを特徴とする。すなわち、本発明は、例えば以下の通りである。
【０００６】
本発明の一態様は、基板の上方に導電部材および絶縁層が形成された半導体装置の製造方法であって、基板の上方に導電部材を形成し、該導電部材上に絶縁層を形成する工程、該導電部材の上方に存在する該絶縁層を除去する工程、および該導電部材上に存在する酸化領域を還元するために有機シランガスと水素ガスをブローする工程とを含むことを特徴とする、半導体装置製造方法でもよい。
【０００７】
上記製造方法により半導体装置を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージ耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【０００８】
該ブローする工程は、マイクロ波を適用することによって、有機シランガスと水素ガスを励起する工程をさらに含んでも良い。該手段を半導体の製造方法に適用することによって、例えば、低温での還元処理が必要な場合にでも、マイクロ波を用いてガスを励起させることで、効果的に配線材料の酸化部分を還元することができる。例えば、熱に弱い層間絶縁膜を用いている場合等に効果的である。
【０００９】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスおよび水素ガスをブローしても良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００１０】
該ブローする工程は、該基板の温度を１５０℃から３００℃の範囲に上昇させて、有機シランガスおよび水素ガスをブローしても良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００１１】
該有機シランガスはメチルシランガス（Ｓｉ（ＣＨ３）ｘ）であってもよい。該有機シランガスは、モノメチルシランガス、ジメチルシランガス、トリメチルシランガスあるいはテトラメチルシランガス等であってもよい。該ブローする工程は、該有機シランガスをブローした後に、水素ガスをブローする工程を含んでも良い。該導電部材は、銅を含んだ材料から形成されても良い。該絶縁膜はフルオロカーボン膜、またはＳｉＣＮ膜でも良い。
【００１２】
本発明の別の態様は、基板の上方に多層の絶縁層を有する半導体装置の製造方法であって、該多層絶縁層内に導電部材を形成する工程、該多層絶縁層の一部を除去する工程、および該多層絶縁層の一部を除去することによってあるいは該多層絶縁層を洗浄することによって、該導電部材が酸化された場合に、該導電部材の酸化された部分に有機シランガスと水素をブローすることによって還元する工程とを含むことを特徴とする、半導体装置の製造方法であってもよい。
【００１３】
上記製造方法により半導体装置を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージへの耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【００１４】
該除去する工程は、該多層絶縁層に開口部を形成する工程を含んでも良い。該方法は、該導電部材の酸化された部分を還元後、該開口部にバリア膜を形成する工程を含んでも良い。該バリア膜はタンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）によって形成されても良い。該バリア膜は、チタン（Ｔｉ）および／または窒化チタン（ＴｉＮ）で形成されてもよい。該方法は、該バリア膜を形成した後、該開口部に別の導電部材を形成する工程を含んでも良い。該多層絶縁層は、異なる二種類の絶縁膜からなっていてもよい。
【００１５】
本発明の別の態様は、基板の上方に導電部材が埋め込まれた層間絶縁膜を形成する工程、該導電部材および層間絶縁膜上にエッチストップ膜を形成する工程、該導電部材に接している該エッチストップ膜を除去する工程、および該導電部材に有機シランガスと水素ガスをブローする工程とを含む製造方法によって製造された半導体装置であってもよい。
【００１６】
上記製造方法により半導体を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージへの耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【００１７】
該方法は、該エッチストップ膜を形成した後、該エッチストップ膜上に別の層間絶縁膜を形成する工程をさらに含んでも良い。該方法は、該エッチストップ膜を除去する前に、該別の層間絶縁膜を貫通する開口部を形成する工程を含んでも良い。
【００１８】
該ブローする工程は、マイクロ波を適用することによって、該有機シランガスと、水素ガスを励起させることを含んでも良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００１９】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、該有機シランガスと、水素ガスをブローしても良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００２０】
該有機シランガスは、トリメチルシランガスでもよい。
【００２１】
本発明の別の態様は、基板上に複数の配線層を形成する工程において、互いの配線層間のコンタクト部を有機シランガスと水素ガスとを用いてブローする工程を含むことを特徴とする半導体装置製造方法であってよい。
【００２２】
該ブローする工程は、該有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含んでもよい。該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスと水素ガスをブローしてもよい。
【発明の効果】
【００２３】
上記製造方法により半導体を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージへの耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図２】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図３】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図４】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図５】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図６】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図７】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図８】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図９】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図１０】本発明に係る半導体装置の製造に用いられる製造装置を示す図である。
【図１１】本発明に係る半導体装置の製造に用いられる別の製造装置を示す図である。
【図１２】還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。
【図１３】還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。
【図１４】還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。
【図１５】還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。
【図１６】還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。
【図１７】還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。
【発明を実施するための形態】
【００２５】
まず、本発明の半導体装置の製造方法について説明する。本発明に係る半導体装置の製造方法として、例えば、従来のデュアルダマシン法（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）、シングルダマシン法（Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ）等を採用することができる。本発明に係る半導体装置の製造方法には、具体的には以下の工程が含まれる。
【００２６】
１）基板の上方に導電部材が埋め込まれた第１層間絶縁膜を形成する工程、
２）第１層間絶縁膜および該導電部材の上にエッチストップ膜を形成する工程、
３）該エッチストップ膜上に第２層間絶縁膜およびキャップ層を形成する工程、
４）形成された第２層間絶縁膜およびキャップ層を貫通するビアホールおよび配線溝を形成する工程、
５）エッチングにより該エッチストップ膜を除去する工程、
６）外部に曝け出された該導電部材の表面、並びに該ビアホールおよび配線溝内の側壁に、有機シランガスおよび水素をブローする工程、
７）該ビアホールおよび配線溝内の側壁にバリア膜を形成する工程、
８）該ビアホールおよび配線溝内に導電部材を堆積する工程、および
９）該導電部材が該ビアホールおよび配線溝内のみに残るように、ＣＭＰによってキャップ膜に沿って研磨する工程。
【００２７】
以下、図１〜９に沿って上記各工程を具体的に説明する。図１は、本発明に係る半導体装置の製造方法における一工程を示す図である。図１には、基板１上に第１層間絶縁膜２が形成されており、第１層間絶縁膜２中には導電部材３が埋め込まれている。そして、第１層間絶縁膜２および導電部材３上にはエッチストップ膜４が形成されている。
【００２８】
第１層間絶縁膜２の形成は、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により行うことができる。このとき、第１層間絶縁膜２の膜厚は、約１００ｎｍ 〜３００ｎｍとすることができる。第１層間絶縁膜２として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯＨ、ＣＨｘ、ＣＦｘ等を用いることができる。
【００２９】
一方、導電部材は、たとえば、１種以上の金属元素を主成分とする導電材料からなることが好ましい。導電部材は、銅を主成分とすることが好ましい。導電部材として銅を用いることにより、低抵抗な配線を実現することができる。導電部材として、その他アルミニウム等を用いることもできる。なお、ここで主成分とは、導電部材の全体を１００％としたとき、約５０％以上の割合を占める成分のことを意味してもよい。導電部材３の形成は、スパッタ法、電解メッキ法または無電解メッキ法などを用いることができる。
【００３０】
一方、エッチストップ膜４の形成方法としては、例えば、ＣＶＤ法を採用することができる。エッチストップ膜４の材質としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、炭化シリコン（ＳｉＣ）および窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯ、ＳｉＣＨＯ等を用いることができる。エッチストップ膜４の材質としてＳｉＣＮを用いる場合、その成膜ガスとしては、メタンおよびシラン、モノメチルシラン（ＭＭＳ）、ジメチルシラン（ＤＭＳ）、トリメチルシラン（ＴＭＳ）、テトラメチルシラン（ＴＭＳ）、シラザンなどが挙げられる。これらのガスは混合して用いることができる。また、上述のガスに加えて、窒素（Ｎ２）、アンモニア（ＮＨ３）などを添加して成膜してもよい。エッチストップ膜４の膜厚は、約５ｎｍ 〜６０ｎｍとすることができる。
【００３１】
次に図２について説明する。図２は、本発明に係る半導体装置の製造方法における一工程を示す図である。図２は、図１で説明したエッチストップ膜４の上にさらに第２層間絶縁膜５を形成する工程である。
【００３２】
第２層間絶縁膜の形成方法としては、例えば、ＣＶＤ法等が挙げられる。第２層間絶縁膜として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯＨ、ＣＨｘ、ＣＦｘ等を用いることができる。第２層間絶縁膜は、例えば、炭素原子（Ｃ）及びフッ素原子（Ｆ）から合成されているフルオロカーボン膜であることがより好ましい。ここで言うフルオロカーボン膜は、例えばその膜中の構成成分である炭素原子とフッ素原子がほぼ１：１の割合であるＣＦ膜のことを意味してよい。また、ＣＦ膜は例えば、炭素原子とフッ素原子をその膜の構成成分として９５％以上含んでおり、その他の成分を約５％以下含んでいる膜であってもよい。
【００３３】
ＣＶＤ法によって第２層間絶縁膜としてフルオロカーボン膜を形成する場合、原料ガス（成膜ガス）としては、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ６Ｆ６、ＣＨ２Ｆ２、ＣＨＦ３等を用いることができる。成膜されたフルオロカーボン膜中には、一部、水素が含まれていてもよい。このとき、ＣＶＤ装置としては、平行平板型のＣＶＤ装置もしくは、ＲＬＳＡ（ラジアルラインスロットアンテナ）を用いたマイクロ波プラズマを利用したＣＶＤ装置のいずれを用いることもできる。また、第２層間絶縁膜の膜厚は、７０ｎｍ 〜２８０ｎｍであることが好ましい。
【００３４】
次に図３について説明する。図３は、本発明に係る半導体装置の製造方法における一工程を示す図である。図３は、図２で説明した第２層間絶縁膜５の上にさらにキャップ膜６を形成する工程である。
【００３５】
一方、キャップ膜６の形成方法としては、例えば、ＣＶＤ法を採用することができる。キャップ膜６の材質としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、炭化シリコン（ＳｉＣ）および炭窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯ、ＳｉＣＨＯ等を用いることができる。キャップ膜６の材質としてＳｉＣＮを用いる場合、その成膜ガスとしては、メタンおよびシラン、モノメチルシラン（ＭＭＳ）、ジメチルシラン（ＤＭＳ）、トリメチルシラン（ＴＭＳ）、テトラメチルシラン（ＴＭＳ）、シラザンなどが挙げられる。これらのガスは混合して用いることができる。また、上述のガスに加えて、窒素（Ｎ２）、アンモニア（ＮＨ３）などを添加して成膜してもよい。キャップ膜６の膜厚は、約３０ｎｍ 〜６０ｎｍとすることができる。
【００３６】
なお、エッチストップ膜４とキャップ膜６とは同様の材料を用いることが可能であるが、これらは互いに同一の材料を用いてもよく、あるいは互いに異なる材料を用いてもよい。キャップ膜６は、ビアホールおよび配線溝（後述する）を形成する際のパターニングにおいて、第２層間絶縁膜のハードマスクの役割を果たすことができる。また、キャップ膜は、ビアホールおよび配線溝内の導電部材を充填した後のＣＭＰ工程のエッチングストッパの役割を果たすことができる。また、キャップ膜は、導電部材を充填した際に、上面から第２層間絶縁膜中に導電部材が拡散するのを防止することができる。
【００３７】
次に図４について説明する。図４は、本発明に係る半導体装置の製造方法における一工程を示す図である。図４は、図３に示されている第２層間絶縁膜５およびキャップ膜６を貫通するビアホールおよび配線溝７を形成する工程である。この工程では、具体的には、キャップ膜６の上に、所定の領域に開口を有するマスクを形成する。マスクとしては、たとえば、レジストを用いることができる。ついで、第２層間絶縁膜５およびキャップ膜６をエッチングし、ビアホールおよび配線溝７を形成することができる。該エッチングは、たとえば、ウェットエッチング法またはドライエッチング法により実行することができる。
【００３８】
次に図５について説明する。図５は、本発明に係る半導体装置の製造方法における一工程を示す図である。図５は、図４でビアホールおよび配線溝７が形成された後、露出したエッチストップ膜４をエッチングによりさらに除去する工程である。該エッチングは、たとえば、ウェットエッチング法またはドライエッチング法により実行することができる。該工程が実行されると、導電部材３が外部に露出することによって外気に曝されるため、導電部材の表面の一部８が酸化され、ＣｕＯ、Ｃｕ２Ｏが形成される。
【００３９】
エッチストップ膜４をエッチングにより除去した後、通常、洗浄工程が実行される。この工程において、通常前記導電部材は外気に曝されることになり、該導電部材の表面の一部８が酸化され、ＣｕＯ、Ｃｕ２Ｏが形成される。
【００４０】
次に図６について説明する。図６は、本発明に係る半導体装置の製造方法における一工程を示す図である。図６は、図５で形成されたビアホールおよび配線溝内に、有機シランガスおよび水素をブローする工程である。図５に示される工程により導電部材の表面の一部が酸化されるため、その酸化された部分を還元する必要があり、該工程はそのために実行される。
【００４１】
積層構造を構成している第２層間絶縁膜５は通常ダメージに対する耐性が低い。従って、従来の還元処理を用いると、ビアホールおよび配線溝内で露出している第２層間絶縁膜およびエッチストップ膜の側壁やキャップ膜にダメージを与えてしまう。しかし、図６に示す工程により還元処理を行うと、第２層間絶縁膜およびエッチストップ膜の側壁やキャップ膜にダメージを与えることなく、酸化部分８を完全に還元することが可能である。さらに、図６に示す工程により還元処理を行うと、第２層間絶縁膜が改質されるという効果が得られる。例えば、第２層間絶縁膜がフルオロカーボン膜である場合には、本還元処理により第２層間絶縁膜の側壁のＣＦ２やＣＦ３がＣ−Ｃ結合やＣ−ＣＨ３結合が形成されると考えられ、それによって第２層間絶縁膜の側壁は改質される。この改質によって、密着性の向上、そしてバリア特性の向上を実現することができる。
【００４２】
ビアホールおよび配線溝内に、有機シランガスおよび水素をブローする際には、ビアホールおよび配線溝内の温度、あるいは基板の温度を、所定の温度まで上昇させてもよい。該所定の温度は、約１５０℃から３５０℃が好ましく、約１５０℃から３００℃であることがより好ましい。温度を上昇させた状態で該ブロー工程を行うことにより、より効果的に酸化部分の還元を行うことができる。該所定の温度を約３５０℃以上に上昇させてビアホールおよび配線溝内をブロー処理すると、導電部材（例えば、Ｃｕ）が熱によって変形する危険性が高まってしまうため好ましくない。該所定の温度は３００℃付近以下であることが好ましく、３００℃付近でブロー処理すると層間絶縁膜の密着性をより向上させることができる。一方、層間絶縁膜に対する熱負荷を考慮すると、約１５０℃〜３００℃程度でブロー処理することが好ましい。
【００４３】
また一方で、ビアホールおよび配線溝内に、有機シランガスおよび水素をブローする際には、有機シランガス、水素のいずれかあるいは両者をプラズマアシスト処理することも可能である。プラズマ処理をブロー工程に取り入れることで、より効果的に酸化部分の還元を行うことができる。プラズマアシスト処理は通常Ａｒプラズマを励起した後に、有機シランガス（ＴＭＳ等）を導入することにより行われる。熱に弱い層間絶縁膜が用いられている場合には、低温状態で該ブローにより還元工程を行うことが必要であるが、そのような場合には昇温することなく、プラズマ処理を行って還元処理を行うことで、効率的な還元を行うことができる。ガスをプラズマ化する際には、例えば、平行平板型のプラズマ発生装置、あるいは、ＲＬＳＡ（ラジアルラインスロットアンテナ）を用いたマイクロ波プラズマ発生装置を用いることができる。マイクロ波プラズマ発生装置を用いた場合には、低エネルギーのプラズマを得ることができるので、ダメージを極力与えずに還元処理を行うことが可能である。
【００４４】
一方、ビアホールおよび配線溝内に、有機シランガスおよび水素のそれぞれをブローするタイミングは同時であっても異なっていてもよい。例えば、有機シランガスを導入した後に、水素ガスを導入してもよい。その場合、例えば、有機シランガス導入後、約数分後（約３分等）に水素ガスを導入してもよい。また、水素ガスを導入した後に、有機シランガスを導入してもよい。
【００４５】
該ブロー工程で使用される有機シランガスの種類は特に限定されないが、例えば、メチルシラン（例えば、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシランなど）、シラザン（メチルシラザン、エチルシラザンなど）等であってよく、トリメチルシランを用いることが最も効果的である。使用される有機シランガスは、１種類のみであってもよいし、複数種を混合して用いてもよい。
【００４６】
次に図７について説明する。図７は、本発明に係る半導体装置の製造方法における一工程を示す図である。図７は、図６に示すブロー工程を行った後、ビアホールおよび配線溝内にバリア膜９を形成する工程である。バリア膜９の形成は、たとえば、スパッタ法により行うことができる。ここでは、ビアホールおよび配線溝の壁面およびキャップ膜の表面に沿ってバリア膜を形成する。バリア膜は、ビアホールおよび配線溝の内壁面に形成されて、導電部材を構成する原子が層間絶縁膜へ侵入することをブロックする役割を果たすことができる。
【００４７】
また、バリア膜は、導電部材と、第２層間絶縁膜との密着力を高める役割を果たす。さらに、バリア膜は、導電部材に含まれる金属材料が、第２層間絶縁膜に拡散することを抑制する役割を果たす。バリア膜として、高融点金属または高融点金属化合物を用いることができる。具体的には、バリア膜として、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ等を用いることができる。バリア膜の膜厚は、約３〜１５ｎｍであることが好ましい。また、バリア膜は、単層で構成されてもよいし、積層で構成されてもよい。例えば、Ｔａ／ＴａＮを積層する場合には、バリア性の高いＴａを下層に、Ｃｕとの密着性が高いＴａＮを上層に用いることにより、バリア性および密着性の高いバリア膜の作成が可能となる。
【００４８】
また、バリア膜は、金属元素を含有する膜であり、金属元素のみから成り立っていてもよいし、金属元素の他に金属以外の他の元素を含んでいてもよい。該バリア膜は、１種の金属元素のみを含んでいてもよく、２種以上の金属元素を含んでいてもよい。バリア膜を形成した場合には、導電部材（Ｃｕ等）の層間絶縁膜（ＣＦｘ等）への拡散を抑制する効果がある。さらに、バリア膜は導電部材と層間絶縁膜との密着性を高める効果もある。
【００４９】
次に図８について説明する。図８は、本発明に係る半導体装置の製造方法における一工程を示す図である。図８は、ビアホールおよび配線溝内にバリア膜を形成した後、導電部材１０を導入する工程である。ここでは、ビアホールおよび配線溝内に導電部材１０を充填し、バリア膜の表面を覆うように導電部材１０を形成する。導電部材は、銅を主成分とすることが好ましい。導電部材として銅を用いることにより、低抵抗な配線を実現することができる。導電部材として、その他アルミニウム等を用いることもできる。なお、ここで主成分とは、導電部材の全体を１００％としたとき、約５０％以上の割合を占める成分のことを意味してもよい。導電部材の形成には、従来の方法を用いることができる。スパッタ法、電解メッキ法または無電解メッキ法などを用いることができる。
【００５０】
次に図９について説明する。図９は、本発明に係る半導体装置の製造方法における一工程を示す図である。図９は、導電部材１０を導入した後、キャップ膜が上面に露出する程度まで、導電部材およびバリア膜を除去する工程である。導電部材およびバリア膜の除去は、たとえば、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法により行うことができる。
【００５１】
上記で述べたエッチング工程、洗浄工程、ブロー工程およびバリア膜形成工程等は別体の装置を用いて行われる場合がある。そのため、該手法を用いた場合には各工程間を搬送する際にも前記導電部材は大気へ曝されることになり、前記導電部材の表面の一部８が酸化され、ＣｕＯ、Ｃｕ２Ｏが形成されることになる。そこで、前記導電部材が大気へ曝されることを防ぐため真空状態を維持したまま前記各工程を行うことが、該導電部材表面の酸化を防ぐ観点から好ましい。
【００５２】
具体的には、図１０および図１１に示すようにブロー工程とバリア膜形成工程との間で前記基板が存在する環境を真空状態に保つことにより、前記導電部材表面の酸化を防ぐことが可能となる。すなわち、図１０では、製造工程途中にある半導体装置を、ＴＭＳブロー工程を行う処理空間２０とバリア膜形成を行う処理空間２１の両方の真空空間を連続して通過させる。このようにして、該半導体装置を常に真空空間に置いてやることで、前記導電部材の大気への露出を防止している。図１０に記載の装置は、真空処理を行う任意の真空処理空間２２、該装置を構成するトランスファーモジュール２６、アーム２５、ロードロックモジュール２７、ローダーモジュール２８、ロードポート２９、ＧＶ２３およびＦＯＵＰ３０からなっている。一方、図１１は、図１０の装置の構成を一部変更した状態を示す図である。図１１には、図１０に示すトランスファーモジュール２６、アーム２５、ＧＶ２３、ＴＭＳブロー空間２０およびバリア膜形成空間２１が示されている。図１１は、製造工程途中にある半導体装置に対し、最初の空間２０でＴＭＳブロー工程を行った後、減圧雰囲気に制御可能なトランスファーモジュールを介して基板を搬送し、次の空間２１でバリア膜形成を行うことを示している。図中の矢印は製造工程途中にある半導体装置を移動させる順序を示すものであり、該半導体装置をまず空間２０に移動させブローし、その後空間２１にてバリア膜形成を行うことを示している。それら工程を行う間、真空状態を保持して基板を搬送するのが望ましい。さらに別の方法として、ＴＭＳブロー処理装置とバリア膜形成装置との間をＦＯＵＰで１時間以内に搬送することによっても、前記導電部材を真空状態に保ち、表面酸化を防ぐことができる。なお、図１０および１１において、装置内を真空にするために用いる装置はどのようなものであってもよい。
【００５３】
以上、上記工程により本発明に係る半導体製造装置を製造することができる。また、さらに必要に応じて上記工程を繰り返すことで、多層配線を形成することができる。
【００５４】
次に、酸化された銅配線に対し、トリメチルシラン（ＴＭＳ）ガスを用いて還元を行った際の実験結果について、図１２〜１７に基づいて説明する。図１２〜１４は、還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。図１２〜１４に示される番号（１）〜（８）の測定条件は、以下の表１に示す通りである。
【００５５】
【表１】
【００５６】
図１２には番号（４）〜（８）のサンプル処理条件でＸＰＳ（Ｏ １ｓ）分析を行った結果が示されている。図１２の上段列に位置する５つのグラフには、銅表面に対する測定結果が示されている。５つのグラフの一部をサークルで囲んでおり、その部分に関するデータから、サンプル表面に酸化物が存在するか否かを確認した。サンプル処理条件（４）〜（７）では、ＴＭＳガスあるいは水素ガスを用いて酸化銅の処理を行って、銅表面に酸化部分は検出されていない。一方、何ら処理を行わなかったサンプル処理条件（８）では、銅表面に酸化部分が検出されている。
【００５７】
一方、図１３には番号（４）〜（８）のサンプル処理条件でＸＰＳ（Ｓｉ ２ｐ）分析を行った結果が示されている。図１３の上段列に位置する５つのグラフには、Ｓｉ ２Ｐスペクトルを検出することによって、銅表面に付着する可能性のあるＳｉの存在の有無を測定した結果が示されている。そのうち４つのグラフの一部をサークルで囲んでおり、その部分に関するデータを見るとＳｉ ２Ｐスペクトルは検出されておらず、各サンプル表面にＴＭＳブローに起因するＳｉが存在していないことが分かる。
【００５８】
図１４は、番号（４）、（７）および（８）のサンプル処理条件において、ＸＰＳ（Ｏ １ｓ）分析結果とＸＰＳ（Ｓｉ ２ｐ）分析結果を纏めて示した図である。結果は図１２および図１３で述べたのと同じである。
【００５９】
次に図１５〜１７について説明する。図１５〜１７は、還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。図１５〜１７に示される番号（１）〜（３）の測定条件は、以下の表２に示す通りである。
【００６０】
【表２】
注）ＳＴＧは、基板載置台を意味する。
【００６１】
図１５〜１７にはそれぞれ、ガスアニール前の吸収スペクトラム、ガスアニール後の吸収スペクトラムおよびアニール前後の差スペクトラムが示されている。図１５〜１７に共通して観察されるように、ガスアニール前の吸収スペクトラムとガスアニール後の吸収スペクトラムとの間に吸収値の差異が存在している。このことから、サンプルとして用いた銅酸化物がガスアニールによって還元されていることが確認できる。
【００６２】
以上、本発明を複数の図面およびグラフを用いて具体的に説明したが、本発明がこれらに限定されることなく、実施品が本発明の本質部分を有する限り、どのような形態で実施されようとも、本発明の権利範囲に属することは、言うまでもない。
【産業上の利用可能性】
【００６３】
上記製造方法により半導体を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特にその製造方法において配線部材（導電部材）を還元する方法に関する。
【背景技術】
【０００２】
日本特許公開公報２００４−７１９５６に開示されているように、エッチング工程やアッシング工程、その後の洗浄工程を経、露出された銅（Ｃｕ）配線は容易に酸化されてしまう。銅（Ｃｕ）配線の酸化部を除去するため、上部配線層形成の前処理として、従来から、ＮＨ３等の還元ガスや不活性ガスを用いて基板を加熱した状態で還元処理を行ったり、アルゴン（Ａｒ）プラズマによって逆スパッタリングを行って酸化銅を除去等することが行われている。
【０００３】
しかし、還元ガスや不活性ガスを用いて加熱下で還元処理を行うとフッ素や炭素を主成分とする層間絶縁膜にダメージを与える。アルゴン（Ａｒ）を用いたスパッタにより行うと、再スパッタされた銅（Ｃｕ）が層間絶縁膜の側壁に堆積し、デバイスの特性を劣化させる。またアルゴン（Ａｒ）は銅（Ｃｕ）に対してのエネルギーの移転効率が低く、効率的に酸化銅（ＣｕＯまたはＣｕ２Ｏ）を効率的に除去できない。一方、層間絶縁膜を構成する特に炭素やフッ素へのエネルギー移転効率が高いため層間絶縁膜へのダメージを与えるという問題点があった。還元処理の後に行われるバリア膜形成工程では、スパッタ（ＰＶＤ）法が用いられる場合が多く、その場合にはさらに層間絶縁膜の側壁に大きなダメージを与えることになる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記観点から、層間絶縁膜へのダメージを極力抑えることが可能な配線の還元処理方法の開発が望まれていた。
【課題を解決するための手段】
【０００５】
本発明は、半導体装置の製造方法（デュアルダマシン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）法等）に関するものである。半導体装置の製造方法において、導電部材が埋め込まれた第１層間絶縁膜上に第２層間絶縁膜が形成され、そこにビアホールおよび配線溝を形成された場合には、該導電部材は通常空気に曝される。その場合、該導電部材は酸化されるため、還元処理が必要となる。本発明の特徴の１つは該還元処理に関するものであり、本発明は、有機シランガスおよび水素を酸化された導電部材にブローすることを特徴とする。すなわち、本発明は、例えば以下の通りである。
【０００６】
本発明の一態様は、基板の上方に導電部材および絶縁層が形成された半導体装置の製造方法であって、基板の上方に導電部材を形成し、該導電部材上に絶縁層を形成する工程、該導電部材の上方に存在する該絶縁層を除去する工程、および該導電部材上に存在する酸化領域を還元するために有機シランガスと水素ガスをブローする工程とを含むことを特徴とする、半導体装置製造方法でもよい。
【０００７】
上記製造方法により半導体装置を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージ耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【０００８】
該ブローする工程は、マイクロ波を適用することによって、有機シランガスと水素ガスを励起する工程をさらに含んでも良い。該手段を半導体の製造方法に適用することによって、例えば、低温での還元処理が必要な場合にでも、マイクロ波を用いてガスを励起させることで、効果的に配線材料の酸化部分を還元することができる。例えば、熱に弱い層間絶縁膜を用いている場合等に効果的である。
【０００９】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスおよび水素ガスをブローしても良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００１０】
該ブローする工程は、該基板の温度を１５０℃から３００℃の範囲に上昇させて、有機シランガスおよび水素ガスをブローしても良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００１１】
該有機シランガスはメチルシランガス（Ｓｉ（ＣＨ３）ｘ）であってもよい。該有機シランガスは、モノメチルシランガス、ジメチルシランガス、トリメチルシランガスあるいはテトラメチルシランガス等であってもよい。該ブローする工程は、該有機シランガスをブローした後に、水素ガスをブローする工程を含んでも良い。該導電部材は、銅を含んだ材料から形成されても良い。該絶縁膜はフルオロカーボン膜、またはＳｉＣＮ膜でも良い。
【００１２】
本発明の別の態様は、基板の上方に多層の絶縁層を有する半導体装置の製造方法であって、該多層絶縁層内に導電部材を形成する工程、該多層絶縁層の一部を除去する工程、および該多層絶縁層の一部を除去することによってあるいは該多層絶縁層を洗浄することによって、該導電部材が酸化された場合に、該導電部材の酸化された部分に有機シランガスと水素をブローすることによって還元する工程とを含むことを特徴とする、半導体装置の製造方法であってもよい。
【００１３】
上記製造方法により半導体装置を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージへの耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【００１４】
該除去する工程は、該多層絶縁層に開口部を形成する工程を含んでも良い。該方法は、該導電部材の酸化された部分を還元後、該開口部にバリア膜を形成する工程を含んでも良い。該バリア膜はタンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）によって形成されても良い。該バリア膜は、チタン（Ｔｉ）および／または窒化チタン（ＴｉＮ）で形成されてもよい。該方法は、該バリア膜を形成した後、該開口部に別の導電部材を形成する工程を含んでも良い。該多層絶縁層は、異なる二種類の絶縁膜からなっていてもよい。
【００１５】
本発明の別の態様は、基板の上方に導電部材が埋め込まれた層間絶縁膜を形成する工程、該導電部材および層間絶縁膜上にエッチストップ膜を形成する工程、該導電部材に接している該エッチストップ膜を除去する工程、および該導電部材に有機シランガスと水素ガスをブローする工程とを含む製造方法によって製造された半導体装置であってもよい。
【００１６】
上記製造方法により半導体を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージへの耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【００１７】
該方法は、該エッチストップ膜を形成した後、該エッチストップ膜上に別の層間絶縁膜を形成する工程をさらに含んでも良い。該方法は、該エッチストップ膜を除去する前に、該別の層間絶縁膜を貫通する開口部を形成する工程を含んでも良い。
【００１８】
該ブローする工程は、マイクロ波を適用することによって、該有機シランガスと、水素ガスを励起させることを含んでも良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００１９】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、該有機シランガスと、水素ガスをブローしても良い。該手段を半導体の製造方法に適用することによって、単に配線材料の酸化部分に有機シランガスおよび水素ガスをブローした場合に比較し、より効果的に酸化部分の還元を行うことが可能である。
【００２０】
該有機シランガスは、トリメチルシランガスでもよい。
【００２１】
本発明の別の態様は、基板上に複数の配線層を形成する工程において、互いの配線層間のコンタクト部を有機シランガスと水素ガスとを用いてブローする工程を含むことを特徴とする半導体装置製造方法であってよい。
【００２２】
該ブローする工程は、該有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含んでもよい。該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスと水素ガスをブローしてもよい。
【発明の効果】
【００２３】
上記製造方法により半導体を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。特に、層間絶縁膜としてフルオロカーボン等を用いた場合、フルオロカーボン膜は還元処理によって生じるダメージへの耐性が低いため、上記方法を用いることはより有効である。層間絶縁膜へのダメージを極力少なくすることによって、導電部材と層間絶縁膜との密着性を高めることができ、信頼性の高い半導体装置を製造することができる。
【図面の簡単な説明】
【００２４】
【図１】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図２】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図３】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図４】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図５】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図６】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図７】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図８】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図９】本発明に係る半導体装置の製造方法における一工程を示す図である。
【図１０】本発明に係る半導体装置の製造に用いられる製造装置を示す図である。
【図１１】本発明に係る半導体装置の製造に用いられる別の製造装置を示す図である。
【図１２】還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。
【図１３】還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。
【図１４】還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。
【図１５】還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。
【図１６】還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。
【図１７】還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。
【発明を実施するための形態】
【００２５】
まず、本発明の半導体装置の製造方法について説明する。本発明に係る半導体装置の製造方法として、例えば、従来のデュアルダマシン法（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）、シングルダマシン法（Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ）等を採用することができる。本発明に係る半導体装置の製造方法には、具体的には以下の工程が含まれる。
【００２６】
１）基板の上方に導電部材が埋め込まれた第１層間絶縁膜を形成する工程、
２）第１層間絶縁膜および該導電部材の上にエッチストップ膜を形成する工程、
３）該エッチストップ膜上に第２層間絶縁膜およびキャップ層を形成する工程、
４）形成された第２層間絶縁膜およびキャップ層を貫通するビアホールおよび配線溝を形成する工程、
５）エッチングにより該エッチストップ膜を除去する工程、
６）外部に曝け出された該導電部材の表面、並びに該ビアホールおよび配線溝内の側壁に、有機シランガスおよび水素をブローする工程、
７）該ビアホールおよび配線溝内の側壁にバリア膜を形成する工程、
８）該ビアホールおよび配線溝内に導電部材を堆積する工程、および
９）該導電部材が該ビアホールおよび配線溝内のみに残るように、ＣＭＰによってキャップ膜に沿って研磨する工程。
【００２７】
以下、図１〜９に沿って上記各工程を具体的に説明する。図１は、本発明に係る半導体装置の製造方法における一工程を示す図である。図１には、基板１上に第１層間絶縁膜２が形成されており、第１層間絶縁膜２中には導電部材３が埋め込まれている。そして、第１層間絶縁膜２および導電部材３上にはエッチストップ膜４が形成されている。
【００２８】
第１層間絶縁膜２の形成は、たとえば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により行うことができる。このとき、第１層間絶縁膜２の膜厚は、約１００ｎｍ 〜３００ｎｍとすることができる。第１層間絶縁膜２として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯＨ、ＣＨｘ、ＣＦｘ等を用いることができる。
【００２９】
一方、導電部材は、たとえば、１種以上の金属元素を主成分とする導電材料からなることが好ましい。導電部材は、銅を主成分とすることが好ましい。導電部材として銅を用いることにより、低抵抗な配線を実現することができる。導電部材として、その他アルミニウム等を用いることもできる。なお、ここで主成分とは、導電部材の全体を１００％としたとき、約５０％以上の割合を占める成分のことを意味してもよい。導電部材３の形成は、スパッタ法、電解メッキ法または無電解メッキ法などを用いることができる。
【００３０】
一方、エッチストップ膜４の形成方法としては、例えば、ＣＶＤ法を採用することができる。エッチストップ膜４の材質としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、炭化シリコン（ＳｉＣ）および窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯ、ＳｉＣＨＯ等を用いることができる。エッチストップ膜４の材質としてＳｉＣＮを用いる場合、その成膜ガスとしては、メタンおよびシラン、モノメチルシラン（ＭＭＳ）、ジメチルシラン（ＤＭＳ）、トリメチルシラン（ＴＭＳ）、テトラメチルシラン（ＴＭＳ）、シラザンなどが挙げられる。これらのガスは混合して用いることができる。また、上述のガスに加えて、窒素（Ｎ２）、アンモニア（ＮＨ３）などを添加して成膜してもよい。エッチストップ膜４の膜厚は、約５ｎｍ 〜６０ｎｍとすることができる。
【００３１】
次に図２について説明する。図２は、本発明に係る半導体装置の製造方法における一工程を示す図である。図２は、図１で説明したエッチストップ膜４の上にさらに第２層間絶縁膜５を形成する工程である。
【００３２】
第２層間絶縁膜の形成方法としては、例えば、ＣＶＤ法等が挙げられる。第２層間絶縁膜として、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯＨ、ＣＨｘ、ＣＦｘ等を用いることができる。第２層間絶縁膜は、例えば、炭素原子（Ｃ）及びフッ素原子（Ｆ）から合成されているフルオロカーボン膜であることがより好ましい。ここで言うフルオロカーボン膜は、例えばその膜中の構成成分である炭素原子とフッ素原子がほぼ１：１の割合であるＣＦ膜のことを意味してよい。また、ＣＦ膜は例えば、炭素原子とフッ素原子をその膜の構成成分として９５％以上含んでおり、その他の成分を約５％以下含んでいる膜であってもよい。
【００３３】
ＣＶＤ法によって第２層間絶縁膜としてフルオロカーボン膜を形成する場合、原料ガス（成膜ガス）としては、Ｃ２Ｆ４、Ｃ２Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８、Ｃ６Ｆ６、ＣＨ２Ｆ２、ＣＨＦ３等を用いることができる。成膜されたフルオロカーボン膜中には、一部、水素が含まれていてもよい。このとき、ＣＶＤ装置としては、平行平板型のＣＶＤ装置もしくは、ＲＬＳＡ（ラジアルラインスロットアンテナ）を用いたマイクロ波プラズマを利用したＣＶＤ装置のいずれを用いることもできる。また、第２層間絶縁膜の膜厚は、７０ｎｍ 〜２８０ｎｍであることが好ましい。
【００３４】
次に図３について説明する。図３は、本発明に係る半導体装置の製造方法における一工程を示す図である。図３は、図２で説明した第２層間絶縁膜５の上にさらにキャップ膜６を形成する工程である。
【００３５】
一方、キャップ膜６の形成方法としては、例えば、ＣＶＤ法を採用することができる。キャップ膜６の材質としては、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉｘＮｙ）、炭化シリコン（ＳｉＣ）および炭窒化シリコン（ＳｉＣＮ）、ＳｉＯＮ、ＳｉＣＯ、ＳｉＣＨＯ等を用いることができる。キャップ膜６の材質としてＳｉＣＮを用いる場合、その成膜ガスとしては、メタンおよびシラン、モノメチルシラン（ＭＭＳ）、ジメチルシラン（ＤＭＳ）、トリメチルシラン（ＴＭＳ）、テトラメチルシラン（ＴＭＳ）、シラザンなどが挙げられる。これらのガスは混合して用いることができる。また、上述のガスに加えて、窒素（Ｎ２）、アンモニア（ＮＨ３）などを添加して成膜してもよい。キャップ膜６の膜厚は、約３０ｎｍ 〜６０ｎｍとすることができる。
【００３６】
なお、エッチストップ膜４とキャップ膜６とは同様の材料を用いることが可能であるが、これらは互いに同一の材料を用いてもよく、あるいは互いに異なる材料を用いてもよい。キャップ膜６は、ビアホールおよび配線溝（後述する）を形成する際のパターニングにおいて、第２層間絶縁膜のハードマスクの役割を果たすことができる。また、キャップ膜は、ビアホールおよび配線溝内の導電部材を充填した後のＣＭＰ工程のエッチングストッパの役割を果たすことができる。また、キャップ膜は、導電部材を充填した際に、上面から第２層間絶縁膜中に導電部材が拡散するのを防止することができる。
【００３７】
次に図４について説明する。図４は、本発明に係る半導体装置の製造方法における一工程を示す図である。図４は、図３に示されている第２層間絶縁膜５およびキャップ膜６を貫通するビアホールおよび配線溝７を形成する工程である。この工程では、具体的には、キャップ膜６の上に、所定の領域に開口を有するマスクを形成する。マスクとしては、たとえば、レジストを用いることができる。ついで、第２層間絶縁膜５およびキャップ膜６をエッチングし、ビアホールおよび配線溝７を形成することができる。該エッチングは、たとえば、ウェットエッチング法またはドライエッチング法により実行することができる。
【００３８】
次に図５について説明する。図５は、本発明に係る半導体装置の製造方法における一工程を示す図である。図５は、図４でビアホールおよび配線溝７が形成された後、露出したエッチストップ膜４をエッチングによりさらに除去する工程である。該エッチングは、たとえば、ウェットエッチング法またはドライエッチング法により実行することができる。該工程が実行されると、導電部材３が外部に露出することによって外気に曝されるため、導電部材の表面の一部８が酸化され、ＣｕＯ、Ｃｕ２Ｏが形成される。
【００３９】
エッチストップ膜４をエッチングにより除去した後、通常、洗浄工程が実行される。この工程において、通常前記導電部材は外気に曝されることになり、該導電部材の表面の一部８が酸化され、ＣｕＯ、Ｃｕ２Ｏが形成される。
【００４０】
次に図６について説明する。図６は、本発明に係る半導体装置の製造方法における一工程を示す図である。図６は、図５で形成されたビアホールおよび配線溝内に、有機シランガスおよび水素をブローする工程である。図５に示される工程により導電部材の表面の一部が酸化されるため、その酸化された部分を還元する必要があり、該工程はそのために実行される。
【００４１】
積層構造を構成している第２層間絶縁膜５は通常ダメージに対する耐性が低い。従って、従来の還元処理を用いると、ビアホールおよび配線溝内で露出している第２層間絶縁膜およびエッチストップ膜の側壁やキャップ膜にダメージを与えてしまう。しかし、図６に示す工程により還元処理を行うと、第２層間絶縁膜およびエッチストップ膜の側壁やキャップ膜にダメージを与えることなく、酸化部分８を完全に還元することが可能である。さらに、図６に示す工程により還元処理を行うと、第２層間絶縁膜が改質されるという効果が得られる。例えば、第２層間絶縁膜がフルオロカーボン膜である場合には、本還元処理により第２層間絶縁膜の側壁のＣＦ２やＣＦ３がＣ−Ｃ結合やＣ−ＣＨ３結合が形成されると考えられ、それによって第２層間絶縁膜の側壁は改質される。この改質によって、密着性の向上、そしてバリア特性の向上を実現することができる。
【００４２】
ビアホールおよび配線溝内に、有機シランガスおよび水素をブローする際には、ビアホールおよび配線溝内の温度、あるいは基板の温度を、所定の温度まで上昇させてもよい。該所定の温度は、約１５０℃から３５０℃が好ましく、約１５０℃から３００℃であることがより好ましい。温度を上昇させた状態で該ブロー工程を行うことにより、より効果的に酸化部分の還元を行うことができる。該所定の温度を約３５０℃以上に上昇させてビアホールおよび配線溝内をブロー処理すると、導電部材（例えば、Ｃｕ）が熱によって変形する危険性が高まってしまうため好ましくない。該所定の温度は３００℃付近以下であることが好ましく、３００℃付近でブロー処理すると層間絶縁膜の密着性をより向上させることができる。一方、層間絶縁膜に対する熱負荷を考慮すると、約１５０℃〜３００℃程度でブロー処理することが好ましい。
【００４３】
また一方で、ビアホールおよび配線溝内に、有機シランガスおよび水素をブローする際には、有機シランガス、水素のいずれかあるいは両者をプラズマアシスト処理することも可能である。プラズマ処理をブロー工程に取り入れることで、より効果的に酸化部分の還元を行うことができる。プラズマアシスト処理は通常Ａｒプラズマを励起した後に、有機シランガス（ＴＭＳ等）を導入することにより行われる。熱に弱い層間絶縁膜が用いられている場合には、低温状態で該ブローにより還元工程を行うことが必要であるが、そのような場合には昇温することなく、プラズマ処理を行って還元処理を行うことで、効率的な還元を行うことができる。ガスをプラズマ化する際には、例えば、平行平板型のプラズマ発生装置、あるいは、ＲＬＳＡ（ラジアルラインスロットアンテナ）を用いたマイクロ波プラズマ発生装置を用いることができる。マイクロ波プラズマ発生装置を用いた場合には、低エネルギーのプラズマを得ることができるので、ダメージを極力与えずに還元処理を行うことが可能である。
【００４４】
一方、ビアホールおよび配線溝内に、有機シランガスおよび水素のそれぞれをブローするタイミングは同時であっても異なっていてもよい。例えば、有機シランガスを導入した後に、水素ガスを導入してもよい。その場合、例えば、有機シランガス導入後、約数分後（約３分等）に水素ガスを導入してもよい。また、水素ガスを導入した後に、有機シランガスを導入してもよい。
【００４５】
該ブロー工程で使用される有機シランガスの種類は特に限定されないが、例えば、メチルシラン（例えば、モノメチルシラン、ジメチルシラン、トリメチルシラン、テトラメチルシランなど）、シラザン（メチルシラザン、エチルシラザンなど）等であってよく、トリメチルシランを用いることが最も効果的である。使用される有機シランガスは、１種類のみであってもよいし、複数種を混合して用いてもよい。
【００４６】
次に図７について説明する。図７は、本発明に係る半導体装置の製造方法における一工程を示す図である。図７は、図６に示すブロー工程を行った後、ビアホールおよび配線溝内にバリア膜９を形成する工程である。バリア膜９の形成は、たとえば、スパッタ法により行うことができる。ここでは、ビアホールおよび配線溝の壁面およびキャップ膜の表面に沿ってバリア膜を形成する。バリア膜は、ビアホールおよび配線溝の内壁面に形成されて、導電部材を構成する原子が層間絶縁膜へ侵入することをブロックする役割を果たすことができる。
【００４７】
また、バリア膜は、導電部材と、第２層間絶縁膜との密着力を高める役割を果たす。さらに、バリア膜は、導電部材に含まれる金属材料が、第２層間絶縁膜に拡散することを抑制する役割を果たす。バリア膜として、高融点金属または高融点金属化合物を用いることができる。具体的には、バリア膜として、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ等を用いることができる。バリア膜の膜厚は、約３〜１５ｎｍであることが好ましい。また、バリア膜は、単層で構成されてもよいし、積層で構成されてもよい。例えば、Ｔａ／ＴａＮを積層する場合には、バリア性の高いＴａを下層に、Ｃｕとの密着性が高いＴａＮを上層に用いることにより、バリア性および密着性の高いバリア膜の作成が可能となる。
【００４８】
また、バリア膜は、金属元素を含有する膜であり、金属元素のみから成り立っていてもよいし、金属元素の他に金属以外の他の元素を含んでいてもよい。該バリア膜は、１種の金属元素のみを含んでいてもよく、２種以上の金属元素を含んでいてもよい。バリア膜を形成した場合には、導電部材（Ｃｕ等）の層間絶縁膜（ＣＦｘ等）への拡散を抑制する効果がある。さらに、バリア膜は導電部材と層間絶縁膜との密着性を高める効果もある。
【００４９】
次に図８について説明する。図８は、本発明に係る半導体装置の製造方法における一工程を示す図である。図８は、ビアホールおよび配線溝内にバリア膜を形成した後、導電部材１０を導入する工程である。ここでは、ビアホールおよび配線溝内に導電部材１０を充填し、バリア膜の表面を覆うように導電部材１０を形成する。導電部材は、銅を主成分とすることが好ましい。導電部材として銅を用いることにより、低抵抗な配線を実現することができる。導電部材として、その他アルミニウム等を用いることもできる。なお、ここで主成分とは、導電部材の全体を１００％としたとき、約５０％以上の割合を占める成分のことを意味してもよい。導電部材の形成には、従来の方法を用いることができる。スパッタ法、電解メッキ法または無電解メッキ法などを用いることができる。
【００５０】
次に図９について説明する。図９は、本発明に係る半導体装置の製造方法における一工程を示す図である。図９は、導電部材１０を導入した後、キャップ膜が上面に露出する程度まで、導電部材およびバリア膜を除去する工程である。導電部材およびバリア膜の除去は、たとえば、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）法により行うことができる。
【００５１】
上記で述べたエッチング工程、洗浄工程、ブロー工程およびバリア膜形成工程等は別体の装置を用いて行われる場合がある。そのため、該手法を用いた場合には各工程間を搬送する際にも前記導電部材は大気へ曝されることになり、前記導電部材の表面の一部８が酸化され、ＣｕＯ、Ｃｕ２Ｏが形成されることになる。そこで、前記導電部材が大気へ曝されることを防ぐため真空状態を維持したまま前記各工程を行うことが、該導電部材表面の酸化を防ぐ観点から好ましい。
【００５２】
具体的には、図１０および図１１に示すようにブロー工程とバリア膜形成工程との間で前記基板が存在する環境を真空状態に保つことにより、前記導電部材表面の酸化を防ぐことが可能となる。すなわち、図１０では、製造工程途中にある半導体装置を、ＴＭＳブロー工程を行う処理空間２０とバリア膜形成を行う処理空間２１の両方の真空空間を連続して通過させる。このようにして、該半導体装置を常に真空空間に置いてやることで、前記導電部材の大気への露出を防止している。図１０に記載の装置は、真空処理を行う任意の真空処理空間２２、該装置を構成するトランスファーモジュール２６、アーム２５、ロードロックモジュール２７、ローダーモジュール２８、ロードポート２９、ＧＶ２３およびＦＯＵＰ３０からなっている。一方、図１１は、図１０の装置の構成を一部変更した状態を示す図である。図１１には、図１０に示すトランスファーモジュール２６、アーム２５、ＧＶ２３、ＴＭＳブロー空間２０およびバリア膜形成空間２１が示されている。図１１は、製造工程途中にある半導体装置に対し、最初の空間２０でＴＭＳブロー工程を行った後、減圧雰囲気に制御可能なトランスファーモジュールを介して基板を搬送し、次の空間２１でバリア膜形成を行うことを示している。図中の矢印は製造工程途中にある半導体装置を移動させる順序を示すものであり、該半導体装置をまず空間２０に移動させブローし、その後空間２１にてバリア膜形成を行うことを示している。それら工程を行う間、真空状態を保持して基板を搬送するのが望ましい。さらに別の方法として、ＴＭＳブロー処理装置とバリア膜形成装置との間をＦＯＵＰで１時間以内に搬送することによっても、前記導電部材を真空状態に保ち、表面酸化を防ぐことができる。なお、図１０および１１において、装置内を真空にするために用いる装置はどのようなものであってもよい。
【００５３】
以上、上記工程により本発明に係る半導体製造装置を製造することができる。また、さらに必要に応じて上記工程を繰り返すことで、多層配線を形成することができる。
【００５４】
次に、酸化された銅配線に対し、トリメチルシラン（ＴＭＳ）ガスを用いて還元を行った際の実験結果について、図１２〜１７に基づいて説明する。図１２〜１４は、還元処理を行った酸化銅をサンプルとしてＸＰＳ分析を行った結果を示す図である。図１２〜１４に示される番号（１）〜（８）の測定条件は、以下の表１に示す通りである。
【００５５】
【表１】
【００５６】
図１２には番号（４）〜（８）のサンプル処理条件でＸＰＳ（Ｏ １ｓ）分析を行った結果が示されている。図１２の上段列に位置する５つのグラフには、銅表面に対する測定結果が示されている。５つのグラフの一部をサークルで囲んでおり、その部分に関するデータから、サンプル表面に酸化物が存在するか否かを確認した。サンプル処理条件（４）〜（７）では、ＴＭＳガスあるいは水素ガスを用いて酸化銅の処理を行って、銅表面に酸化部分は検出されていない。一方、何ら処理を行わなかったサンプル処理条件（８）では、銅表面に酸化部分が検出されている。
【００５７】
一方、図１３には番号（４）〜（８）のサンプル処理条件でＸＰＳ（Ｓｉ ２ｐ）分析を行った結果が示されている。図１３の上段列に位置する５つのグラフには、Ｓｉ ２Ｐスペクトルを検出することによって、銅表面に付着する可能性のあるＳｉの存在の有無を測定した結果が示されている。そのうち４つのグラフの一部をサークルで囲んでおり、その部分に関するデータを見るとＳｉ ２Ｐスペクトルは検出されておらず、各サンプル表面にＴＭＳブローに起因するＳｉが存在していないことが分かる。
【００５８】
図１４は、番号（４）、（７）および（８）のサンプル処理条件において、ＸＰＳ（Ｏ １ｓ）分析結果とＸＰＳ（Ｓｉ ２ｐ）分析結果を纏めて示した図である。結果は図１２および図１３で述べたのと同じである。
【００５９】
次に図１５〜１７について説明する。図１５〜１７は、還元処理を行った酸化銅をサンプルとしてＦＴ−ＩＲ分析を行った結果を示す図である。図１５〜１７に示される番号（１）〜（３）の測定条件は、以下の表２に示す通りである。
【００６０】
【表２】
注）ＳＴＧは、基板載置台を意味する。
【００６１】
図１５〜１７にはそれぞれ、ガスアニール前の吸収スペクトラム、ガスアニール後の吸収スペクトラムおよびアニール前後の差スペクトラムが示されている。図１５〜１７に共通して観察されるように、ガスアニール前の吸収スペクトラムとガスアニール後の吸収スペクトラムとの間に吸収値の差異が存在している。このことから、サンプルとして用いた銅酸化物がガスアニールによって還元されていることが確認できる。
【００６２】
以上、本発明を複数の図面およびグラフを用いて具体的に説明したが、本発明がこれらに限定されることなく、実施品が本発明の本質部分を有する限り、どのような形態で実施されようとも、本発明の権利範囲に属することは、言うまでもない。
【産業上の利用可能性】
【００６３】
上記製造方法により半導体を製造することにより、ビアホールおよび配線溝内の層間絶縁膜等の側壁に与えられるダメージを極力少なくしつつ、酸化された配線を還元することが可能である。
【特許請求の範囲】
【請求項１】
基板の上方に導電部材および絶縁層が形成された半導体装置の製造方法であって、
基板の上方に導電部材を形成し、該導電部材上に絶縁層を形成する工程、
該導電部材の上方に存在する該絶縁層を除去する工程、および
該導電部材上に存在する酸化領域を還元するために有機シランガスと水素ガスをブローする工程とを含むことを特徴とする、半導体装置製造方法。
【請求項２】
該ブローする工程は、該有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含むことを特徴とする、請求項１記載の半導体装置製造方法。
【請求項３】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスと水素ガスをブローすることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項４】
該ブローする工程は、該基板の温度を１５０℃から３００℃の範囲に上昇させて、有機シランガスと水素ガスをブローすることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項５】
該有機シランガスは、メチルシランガスであることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項６】
該有機シランガスは、トリメチルシランガスであることを特徴とする、請求項１記載の半導体装置製造方法
【請求項７】
該ブローする工程は、有機シランガスをブローした後に水素ガスをブローすることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項８】
該導電部材は、銅を含む材料からなることを特徴とする、請求項１記載の半導体製造方法。
【請求項９】
該絶縁膜は、フルオロカーボン膜、またはＳｉＣＮ膜であることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項１０】
基板の上方に多層絶縁層を有する半導体装置の製造方法であって、
該多層絶縁層内に導電部材を形成する工程、
該多層絶縁層の一部を除去する工程、および
該多層絶縁層の一部を除去することによって該導電部材が酸化された場合に、該導電部材の酸化された部分に有機シランガスと水素ガスをブローすることによって還元する工程とを含むことを特徴とする、半導体装置の製造方法。
【請求項１１】
該除去する工程は、該多層絶縁層に開口部を設けることを特徴とする、請求項１０記載の半導体装置製造方法。
【請求項１２】
該導電部材の酸化された部分を還元後、開口部にバリア膜を形成する工程をさらに含むことを特徴とする、請求項１１記載の半導体装置製造方法。
【請求項１３】
該バリア膜は、タンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）で形成されることを特徴とした、請求項１２記載の半導体装置製造方法。
【請求項１４】
該バリア膜は、チタン（Ｔｉ）および／または窒化チタン（ＴｉＮ）で形成されることを特徴とした、請求項１２記載の半導体装置製造方法。
【請求項１５】
該バリア膜を形成後、さらに別の導電部材を該開口部に形成する工程をさらに含むことを特徴とする、請求項１２記載の半導体装置製造方法。
【請求項１６】
該多層絶縁層が異なる二種類の絶縁膜からなることを特徴とする、請求項１０記載の半導体装置製造方法。
【請求項１７】
基板の上方に導電部材が埋め込まれた層間絶縁膜を形成する工程、
該導電部材および層間絶縁膜上にエッチストップ膜を形成する工程、
該導電部材に接している該エッチストップ膜を除去する工程、および
該導電部材に有機シランガスと水素ガスをブローする工程、
とを含む製造方法によって製造された半導体装置。
【請求項１８】
該エッチストップ膜を形成した後、該エッチストップ膜上に別の層間絶縁膜を形成する工程をさらに含むことを特徴とする、請求項１７記載の半導体装置。
【請求項１９】
該エッチストップ膜を除去する前に、該別の層間絶縁膜を貫通する開口部を形成する工程をさらに含むことを特徴とする、請求項１８記載の半導体装置。
【請求項２０】
該ブローする工程は、有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含むことを特徴とする、請求項１７記載の半導体装置。
【請求項２１】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、該有機シランガスと水素ガスをブローすることを特徴とする、請求項１７記載の半導体装置。
【請求項２２】
該有機シランガスが、トリメチルシランガスであることを特徴とする、請求項１７記載の半導体装置。
【請求項２３】
基板上に複数の配線層を形成する工程において、
互いの配線層間のコンタクト部を有機シランガスと水素ガスとを用いてブローする工程を含むことを特徴とする半導体装置製造方法。
【請求項２４】
該ブローする工程は、該有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含むことを特徴とする、請求項２３記載の半導体装置製造方法。
【請求項２５】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスと水素ガスをブローすることを特徴とする、請求項２３記載の半導体装置製造方法。
【請求項１】
基板の上方に導電部材および絶縁層が形成された半導体装置の製造方法であって、
基板の上方に導電部材を形成し、該導電部材上に絶縁層を形成する工程、
該導電部材の上方に存在する該絶縁層を除去する工程、および
該導電部材上に存在する酸化領域を還元するために有機シランガスと水素ガスをブローする工程とを含むことを特徴とする、半導体装置製造方法。
【請求項２】
該ブローする工程は、該有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含むことを特徴とする、請求項１記載の半導体装置製造方法。
【請求項３】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスと水素ガスをブローすることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項４】
該ブローする工程は、該基板の温度を１５０℃から３００℃の範囲に上昇させて、有機シランガスと水素ガスをブローすることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項５】
該有機シランガスは、メチルシランガスであることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項６】
該有機シランガスは、トリメチルシランガスであることを特徴とする、請求項１記載の半導体装置製造方法
【請求項７】
該ブローする工程は、有機シランガスをブローした後に水素ガスをブローすることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項８】
該導電部材は、銅を含む材料からなることを特徴とする、請求項１記載の半導体製造方法。
【請求項９】
該絶縁膜は、フルオロカーボン膜、またはＳｉＣＮ膜であることを特徴とする、請求項１記載の半導体装置製造方法。
【請求項１０】
基板の上方に多層絶縁層を有する半導体装置の製造方法であって、
該多層絶縁層内に導電部材を形成する工程、
該多層絶縁層の一部を除去する工程、および
該多層絶縁層の一部を除去することによって該導電部材が酸化された場合に、該導電部材の酸化された部分に有機シランガスと水素ガスをブローすることによって還元する工程とを含むことを特徴とする、半導体装置の製造方法。
【請求項１１】
該除去する工程は、該多層絶縁層に開口部を設けることを特徴とする、請求項１０記載の半導体装置製造方法。
【請求項１２】
該導電部材の酸化された部分を還元後、開口部にバリア膜を形成する工程をさらに含むことを特徴とする、請求項１１記載の半導体装置製造方法。
【請求項１３】
該バリア膜は、タンタル（Ｔａ）および／または窒化タンタル（ＴａＮ）で形成されることを特徴とした、請求項１２記載の半導体装置製造方法。
【請求項１４】
該バリア膜は、チタン（Ｔｉ）および／または窒化チタン（ＴｉＮ）で形成されることを特徴とした、請求項１２記載の半導体装置製造方法。
【請求項１５】
該バリア膜を形成後、さらに別の導電部材を該開口部に形成する工程をさらに含むことを特徴とする、請求項１２記載の半導体装置製造方法。
【請求項１６】
該多層絶縁層が異なる二種類の絶縁膜からなることを特徴とする、請求項１０記載の半導体装置製造方法。
【請求項１７】
基板の上方に導電部材が埋め込まれた層間絶縁膜を形成する工程、
該導電部材および層間絶縁膜上にエッチストップ膜を形成する工程、
該導電部材に接している該エッチストップ膜を除去する工程、および
該導電部材に有機シランガスと水素ガスをブローする工程、
とを含む製造方法によって製造された半導体装置。
【請求項１８】
該エッチストップ膜を形成した後、該エッチストップ膜上に別の層間絶縁膜を形成する工程をさらに含むことを特徴とする、請求項１７記載の半導体装置。
【請求項１９】
該エッチストップ膜を除去する前に、該別の層間絶縁膜を貫通する開口部を形成する工程をさらに含むことを特徴とする、請求項１８記載の半導体装置。
【請求項２０】
該ブローする工程は、有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含むことを特徴とする、請求項１７記載の半導体装置。
【請求項２１】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、該有機シランガスと水素ガスをブローすることを特徴とする、請求項１７記載の半導体装置。
【請求項２２】
該有機シランガスが、トリメチルシランガスであることを特徴とする、請求項１７記載の半導体装置。
【請求項２３】
基板上に複数の配線層を形成する工程において、
互いの配線層間のコンタクト部を有機シランガスと水素ガスとを用いてブローする工程を含むことを特徴とする半導体装置製造方法。
【請求項２４】
該ブローする工程は、該有機シランガスと水素ガスにマイクロ波を適用する工程をさらに含むことを特徴とする、請求項２３記載の半導体装置製造方法。
【請求項２５】
該ブローする工程は、該基板の温度を１５０℃から３５０℃の範囲に上昇させて、有機シランガスと水素ガスをブローすることを特徴とする、請求項２３記載の半導体装置製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００９−２１８５８５（Ｐ２００９−２１８５８５Ａ）
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願番号】特願２００９−４１５９８（Ｐ２００９−４１５９８）
【出願日】平成２１年２月２５日（２００９．２．２５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
【公開日】平成２１年９月２４日（２００９．９．２４）
【国際特許分類】
【出願日】平成２１年２月２５日（２００９．２．２５）
【出願人】（０００２１９９６７）東京エレクトロン株式会社 (5,184)
【Ｆターム（参考）】
[ Back to top ]