【課題】強誘電体膜の劣化を防止する。
【解決手段】本発明の半導体装置は、基板２１上方に順次設けられた第１電極３２、強誘電体膜３３、第２電極３４を有する強誘電体キャパシタ３と、第２電極３４上のストッパー膜４と、ストッパー膜４の上面及び側面と強誘電体キャパシタ３の側面とを覆う水素バリア膜５と、水素バリア膜５及び基板２１を覆う層間絶縁膜６と、層間絶縁膜６と水素バリア膜５とストッパー膜４とを貫通して第２電極３４を露出させるコンタクトホール７０と、コンタクトホール７０内に露出した第２電極３４上とコンタクトホール７０の内壁面７１とを覆い水素バリア性を有する導電材料からなるバリアメタル７５と、コンタクトホール７０内に埋設され、バリアメタル７５と導通するプラグ導電部７と、を備えている。ストッパー膜４は、層間絶縁膜６よりもエッチング速度が小さい絶縁材料で形成されている。 （もっと読む）

【課題】強誘電体キャパシタの特性ばらつきを低減する。
【解決手段】本発明の製造方法は、基体上に第１電極３２と強誘電体膜３３と第２電極３４とが順次積層された強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３及び前記基体を覆って第１層間絶縁膜５を形成する工程と、第１層間絶縁膜５を覆って第２層間絶縁膜６の材料膜６１を形成する工程と、材料膜６１の上面側をＣＭＰ法で研磨することにより、強誘電体キャパシタ３上に位置する第１層間絶縁膜５を露出させる工程と、第１層間絶縁膜５を露出させる工程の後に、第１層間絶縁膜５を貫通して第２電極３４を露出させるコンタクトホール７０を形成する工程と、コンタクトホール７０内に、第２電極３４と導通するプラグ導電部を形成する工程と、を有する。第１層間絶縁膜５は、第２層間絶縁膜６と比して、ＣＭＰ法による研磨速度が遅くなるようにする。 （もっと読む）

【課題】動作信頼性を向上出来る半導体装置及び半導体記憶装置を提供すること。
【解決手段】メモリセルトランジスタＭＴと、ソースが前記メモリセルトランジスタＭＴのドレインに接続された選択トランジスタと、それらを被覆する層間絶縁膜５１と、層間絶縁膜５１よりも誘電率の高い材料を用いた絶縁膜７と、選択トランジスタのドレインに電気的に接続されたコンタクトプラグ３と、コンタクトプラグ３に接するビット線２とを具備した半導体記憶装置であって、ビット線２の底面の一部は、コンタクトプラグ３の上面よりも低く位置し、且つ絶縁膜７の表面と同じ高さに、または絶縁膜７の表面よりも高く位置し、底辺の一部はコンタクトプラグ３の側面に接する。 （もっと読む）

【課題】生産コストの増大を抑えつつ、配線の側壁に沿ってスリットが形成されることを防止できるようにした半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】配線１０と、配線１０間に設けられた絶縁膜１６と、配線１０の真上にのみ設けられたＳｉＮ膜１５と、ＳｉＮ膜１５上から絶縁膜１６上にかけて設けられたＳｉＮ膜２１と、ＳｉＮ膜２１上に設けられた層間絶縁膜２２と、を備え、絶縁膜１６及び層間絶縁膜２２と、ＳｉＮ膜１５及びＳｉＮ膜２１との間にはエッチングの選択性があることを特徴とする。このような構成であれば、ビアホールｈの形成位置が配線１０の真上から多少ずれた場合でも、絶縁膜１６の削れを小さくすることができ、配線１０の側壁に沿ってスリットが形成されることを防ぐことができる。 （もっと読む）

金属間化合物導体材料は、集積回路において相互接続を形成するために使用される。いくつかの場合では、この金属間化合物導体材料は、アルミニウムの金属間化合物合金であり得る。
（もっと読む）

【課題】 半導体装置及びその製造方法に関し、配線用トレンチ或いはビアホールの側壁に無孔質保護絶縁膜を均一に成膜する。
【解決手段】 半導体基板と、半導体基板上に形成された空孔を含有する第１絶縁膜３と、第１絶縁膜３に形成された凹部４と、凹部４の側壁に形成された第２絶縁膜５と、第２絶縁膜５を介して凹部４に埋め込まれた導体７とを有するとともに、第１絶縁膜３と第２絶縁膜５との界面において、第１絶縁膜３の表面のボンドが官能基で終端している比率より第２絶縁膜５を構成する材料の主鎖と化学的に結合している比率を高くする。 （もっと読む）

【課題】低電圧動作のトランジスタ群と高耐圧（高電圧動作）のトランジスタ群とを同一半導体基板に形成して、高耐圧のトランジスタ群のゲート電極の低抵抗化を可能にする。
【解決手段】半導体基板１１に、第１トランジスタ群と、第１トランジスタ群の動作電圧よりも低い動作電圧の第２トランジスタ群とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介して形成された第１ゲート電極１５と、この第１ゲート電極１５上に形成されたシリサイド層４０とを有し、第２トランジスタ群は、半導体基板１１上の絶縁膜（ライナー膜３６、第１層間絶縁膜３８）に形成したゲート形成溝４２に第２ゲート絶縁膜４３を介して形成された第２ゲート電極４７、４８を有し、第１トランジスタ群の第１ゲート電極１５上のシリサイド層４０を被覆する保護膜４１が形成されていることを特徴とする。 （もっと読む）

【課題】基板上に絶縁樹脂膜層と配線層とが形成された配線基板の製造方法であって、前記絶縁樹脂膜層と前記配線層とを研削して前記配線層を露出させる工程において、絶縁樹脂膜層及び配線層の膜厚が均一になるように平坦化を図ることができる方法を提供する。
【解決手段】基板１０上に金属配線層１１と前記金属配線層１１を被覆する絶縁樹脂膜層１３とが形成された配線基板の製造方法は、研削工程後の前記金属配線層１１及び前記絶縁樹脂層１３の厚さと略同一の厚さを有する研削制御部材１２、２２を、前記基板１０において前記金属配線層１１が形成された面と同一面上に形成し、前記金属配線層１１及び絶縁樹脂層１３を研削することを特徴とする。 （もっと読む）

【課題】簡素なプロセスでビア接続の多層配線層を精度良く製造する。
【解決手段】デュアルダマシンプロセスでハイブリッド構造の多層配線層を形成する際に、ビアパターンを先作りした後、配線溝パターンをビアパターンに直接位置合わせする。 （もっと読む）

【課題】メモリセルアレイと周辺回路との電気的接続を容易にする。
【解決手段】半導体記憶装置は、メモリセルアレイ領域と周辺回路領域とを有する基板１３と、メモリセルアレイ領域に設けられ、かつ垂直方向に積層された複数のメモリセルを有するメモリセルアレイ１１と、周辺回路領域に設けられ、かつメモリセルアレイ１１に電気信号を供給する周辺回路１２と、メモリセルアレイ１１の上面に設けられ、かつ周辺回路１２に電気的に接続されたコンタクト３４と、メモリセルアレイ１１とコンタクト３４とを電気的に接続する複数の配線層１７とを具備する。そして、メモリセルアレイ１１の底面は、周辺回路１２の底面より低く設定される。 （もっと読む）

【課題】誘電率が低く、かつ、機械的強度が強い絶縁膜を持つ半導体装置を提供することである。
【解決手段】層間絶縁膜および配線間絶縁膜を有する半導体装置であって、
上層配線膜と下層配線膜との間に位置する一つの層間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、又、配線膜における配線と配線との間に位置する一つの配線間絶縁膜が、二つ以上の多孔性絶縁層の積層によって構成されてなり、前記多孔性絶縁層の空孔の連続性が多孔性絶縁層の積層界面領域において遮断されてなる。 （もっと読む）

【課題】配線間絶縁膜からビア間絶縁膜への水分の移動を抑制し、配線間の実効誘電率に与える影響の少ない絶縁膜を有する半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置１は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線２ｂと、前記配線２ｂと同じ層に形成された配線間絶縁膜４ｂと、前記配線２ｂの下面に接続された第１のビア７ａと、前記第１のビア７ａと同じ層に形成された第１のビア間絶縁膜８ａと、前記配線２ｂの上面に接続された第２のビア７ｂと、前記第２のビア７ｂと同じ層に形成された第２のビア間絶縁膜８ｂと、前記配線間絶縁膜４ｂと前記第１のビア間絶縁膜８ａとの間、および前記配線間絶縁膜４ｂと前記第２のビア間絶縁膜８ｂとの間の少なくともいずれか一方に形成されたＣｕＳｉＮ膜９と、を有する。 （もっと読む）

【課題】素子特性の信頼性を向上できるようにする。
【解決手段】シリコン炭窒化膜１０がシリコン酸化膜９（９ａ、９ｂ）の上に形成されている。シリコン炭窒化膜１０は、その比誘電率が低いため、シリコン炭窒化膜１０が隣り合うゲート電極ＭＧ−ＭＧ間のシリコン酸化膜９ｂの内側に形成されたとしても隣り合うゲート電極ＭＧ−ＭＧ間の寄生容量を抑制できる。 （もっと読む）

【課題】被覆率としては従来と変わることなく、かつシリコン酸化膜との間で選択比の取れるシリコン窒化膜を有する半導体装置の製造方法を提供することにある。
【解決手段】半導体基板の主表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記半導体基板の主表面に達するコンタクトホールを形成する工程と、前記側壁にシリコン窒化膜が形成されたコンタクトホール内にＴｉ層およびＴｉＮ層を有するバリアメタル層を形成する工程と、前記バリアメタル層が形成されたコンタクトホール内に導電層を形成する工程と、Ｓｉ_ｎＣｌ_２ｎ＋２とＮＨ_３との混合ガス、またはＳｉ_ｎＣｌ_{２ｎ−２−ｘ}とＮＨ_３との混合ガスを用い（ｎは２以上の自然数、ｘは２ｎ＋２以下の自然数）、７００℃以下の成膜温度で、前記コンタクトホール内の導電層上に塩素を含有するシリコン窒化膜を形成する工程とを備えたことを特徴とする。 （もっと読む）

【課題】半導体装置の信頼性及び生産性を向上させる。
【解決手段】本発明では、半導体基板上に形成させた第１の絶縁膜内に金属配線を配設し、配設した金属配線の表面に第１のプラズマ処理を施し、第１のプラズマ処理を施した金属配線の表面にシリコン系ガスを晒し、シリコン系ガスを晒した金属配線の表面に第２のプラズマ処理を施し、金属配線上にシリコン含有層を形成し、シリコン含有層上に第２の絶縁膜を形成するようにした。これにより、半導体装置の微細化に伴うエレクトロマイグレーションが抑制されると共に、ストレスマイグレーションが充分抑制され、半導体装置の電気的信頼性が向上し、生産性の高い半導体装置の製造方法が実現する。 （もっと読む）

【課題】コンタクトプラグと半導体基板との間の接触面積を十分に確保できるようにする。
【解決手段】一対の選択ゲートトランジスタのゲート電極ＳＧ間に、シリコン窒化膜１１を介してＢＰＳＧ膜１４が形成される。ＢＰＳＧ膜１４の上面部１４ａの高さ位置は各ゲート電極ＳＧの上面部ＳＧａの高さ位置より高さＨだけ高く形成される。ＢＰＳＧ膜１４上、ゲート電極ＳＧ上、シリコン窒化膜１１上にシリコン窒化膜１２が形成される。シリコン窒化膜１２がシリコン窒化膜１１の内側下方に延出することが無いので、一対のシリコン窒化膜１１で挟まれる領域において、コンタクトホール径がシリコン窒化膜１２に当接して小さくなることが無くなる。 （もっと読む）

【課題】ローカルソース線を自己整合的に形成する。
【解決手段】ＮＯＲ型フラッシュメモリ装置において、メモリセルのゲート電極ＭＧは、シリコン基板１上にシリコン酸化膜４、多結晶シリコン膜５、ＯＮＯ膜６、多結晶シリコン膜７、タングステンシリサイド膜８およびシリコン酸化膜９を積層形成したものである。この上にシリコン酸化膜１０、シリコン窒化膜１１が積層形成され、ゲート電極ＭＧ間を埋めるようにＢＰＳＧ膜１２が形成される。ローカルソース線ＬＳは、ゲート電極ＭＧ間のＢＰＳＧ膜１２をウェットエッチングで除去され、さらにＲＩＥでシリコン酸化膜１０、シリコン窒化膜１１がエッチングされて不純物拡散領域１ｂが露出した溝内に埋め込み形成され、上部はゲート電極ＭＧの上面の一部を覆うように形成される。別のフォトリソグラフィ処理でドレインコンタクトＤＣとヴィアプラグＶＰを形成する。 （もっと読む）

【課題】低誘電率で、耐エッチング性、耐薬液性等の耐ダメージ性に優れた絶縁膜の形成に好適に使用可能な絶縁膜材料、並びに多層配線及びその効率的な製造方法の提供。
【解決手段】絶縁膜材料は、下記構造式（１）で表される立体構造を有するシリコン化合物を少なくとも含む。


ただし、前記構造式（１）中、Ｒ^１、Ｒ^２、Ｒ^３及びＲ^４は、互いに同一であってもよいし、異なっていてもよく、これらのうちの少なくとも１つは、炭化水素及び不飽和炭化水素のいずれかを含む官能基を表す。 （もっと読む）

【課題】半導体集積回路におけるコンタクトホールのような微細穴パターンを形成する場合に、形状を精度良くパターニングし且つ加工すること。
【解決手段】コンタクトホールを形成するためにハードマスクを作製する。このハードマスクはそれぞれ別のフォトリソグラフィ工程により作製され、素子形成領域１７と平行な方向に形成された第１のハードマスク３２と、素子形成領域１７と交差する方向に形成された第２のハードマスク３４との重ね合わせで構成されている。第１のハードマスク３２と第２のハードマスク３４はストライプ状の開口を有し、その交差部にコンタクトホールの開口が形成される。このような二回露光二回加工プロセスにより作製されるハードマスクを用いることで、穴状のパターンのレチクルでパターニングを行うよりも微細でより忠実なコンタクトホールの加工が可能となる。 （もっと読む）

【課題】研磨工程などを削減するとともに素子分離領域の上に微細なゲートスペースパターンを有する。
【解決手段】半導体装置は、半導体基板１００と、素子分離絶縁膜１０１と、第１および第２電極１０７ａ，１０７ｂと、ゲート絶縁膜パターン１０４と、側壁絶縁膜１０８とを備えている。素子分離絶縁膜１０１は半導体基板１００の上に設けられており、第１および第２電極１０７ａ，１０７ｂはゲート絶縁膜パターン１０４を挟むようにして素子分離絶縁膜１０１の上に設けられている。側壁絶縁膜１０８は、第１および第２電極１０７ａ，１０７ｂの側面のうちゲート絶縁膜パターン１０４に接している部分以外の部分に設けられている。 （もっと読む）