【課題】ダマシン法を用いて銅配線を形成するに当たり、化学・機械的研磨（ＣＭＰ）による銅のディッシングを低減、あるいはなくし、平坦化する方法を提供する。
【解決手段】トレンチ３２を有する絶縁膜３０の上にバリア層３６を形成し、表面３４に近い高さまで銅層３８を満たす。バリア層と銅層の上に銅合金層４０を形成する。この時さらに銅層４４を堆積してもよい。この後ＣＭＰ処理を行い平坦面３４を形成する。この時、銅合金層およびバリア層が等しい速度で研磨されるように、銅合金層の合金量を調整する。これにより、銅層のディッシングが低減される。 （もっと読む）

【課題】
本発明は、隣接した導電体配線間の寄生容量とリーク電流とを低減するための集積回路の形成方法および、隣接した導電体配線間の寄生容量とリーク電流とを低減した集積回路を提供する。
【解決手段】
集積回路であって、半導体基板と、前記半導体基板上の低誘電体層と、前記低誘電体層内の第１の溝と、前記第１の溝内で、前記第１の溝内の前記低誘電体層を覆う第１の拡散バリア層とを含み、前記第１の拡散バリア層は、底の部分が側壁部分に接続し、前記側壁部分が、前記低誘電体層の上側表面に近い上側表面を有することを特徴とする。前記集積回路は、さらに、前記第１の溝が充たされた導電体配線を有し、前記導電体配線が、前記拡散バリア層の前記側壁部分の上側表面よりも低い表面を有し、かつ、金属キャップを、実質的に前記導電体配線上の領域にのみに直接形成することを特徴とする。 （もっと読む）

【課題】電気ヒューズが中途半端に切断されると、切断動作をリトライできない。
【解決手段】電気ヒューズ２００は、半導体基板（不図示）上に形成された第１の配線３００および第２の配線３０２と、半導体基板上に形成されるとともに一端が第１の配線３００に接続して設けられ、第２の配線３０２を第１の配線３００から電気的に切断するヒューズリンク３０４と、半導体基板上に形成され、第１の配線３００の一端および他端にそれぞれ設けられたヒューズリンク切断用の電流流入端子３０６および電流流出端子３０８と、を含む。 （もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法は、半導体基板の主表面側の下地領域 ３５０に形成された凹部３５１内全体にシリコン窒化膜３５２を形成する工程と、前記シリコン窒化膜３５２を酸化して該シリコン窒化膜３５２をシリコン酸化膜３５３に変換することにより、前記凹部内全体に絶縁領域を形成する工程とを有することを特徴とする。 （もっと読む）

【課題】集積回路に向けたシングル及びデュアルダマシン相互接続に関する技術を提供する。
【解決手段】ダマシン相互接続を製作する方法。本方法は、基板上に多孔性誘電体層を形成する段階、及び誘電体層内に少孔性誘電体副層を定めるために多孔性誘電体層の上部部分の中にポロゲン材料を与える段階によって開始される。キャップ層が少孔性誘電体副層上に形成され、第１の相互接続開口部を定めるためにキャップ層の上にレジストパターンが形成される。キャップ層及び誘電体層は、レジストパターンを通じてエッチングされ、第１の相互接続開口部を形成する。レジストパターンが除去され、第１の相互接続開口部を導電材料で充填することによって相互接続が形成される。余分な導電材料を除去するために、相互接続が平坦化される。 （もっと読む）

【課題】ＳＡＣプロセスを用い、ビット線容量（Ｃｂ）の増加を抑えるとともに、ＳＡＣ破れを防止し、且つセルコンタクトのトップ径を十分に広くすることを可能とする。
【解決手段】それぞれ保護絶縁膜１０５ｐで覆われたゲート電極１０４ｇを形成し、保護絶縁膜１０５ｐ間及び前記保護絶縁膜１０５ｐ上を含む全面に第１層間絶縁膜１１０を形成し、第１層間絶縁膜１１０を前記保護絶縁膜の上面が露出するまで研磨除去した後、第２層間絶縁膜１１１を全面に形成し、ゲート電極１０４ｇ間に形成された第１及び第２層間絶縁膜を自己整合的にエッチングすることにより、コンタクトホール１１３を形成する。その後、コンタクトホール１１３を埋め込むように全面にプラグ用導電膜を形成し、そのプラグ用導電膜を第２層間絶縁膜の上面が露出するまで研磨除去することにより、コンタクトホール１１３内に埋め込まれた第１コンタクトプラグ１１４ｃｐを形成する。 （もっと読む）

【課題】埋め込み特性や膜特性に優れたシリコン酸化膜を高アスペクト比を有する凹部に形成することが可能な半導体装置を提供すること。
【解決手段】半導体装置は、半導体基板の主表面側に形成された凹部を有する下地領域と、前記下地領域の凹部内全体に埋め込まれた塩素を含有するシリコン酸化膜とを有することを特徴とする。 （もっと読む）

デュアルダマシン構造においてＢＡＲＣ層を２工程エッチングするための方法を提供する。一実施形態において、本方法は、基板上に配置されたＢＡＲＣ層で充填されたビアを有する基板をエッチングリアクタ内に配置し、第１ガス混合物をリアクタに供給してビアを充填しているＢＡＲＣ層の第１部位をエッチングし、ＮＨ_３ガスを含む第２ガス混合物をリアクタに供給してビア内のＢＡＲＣ層の第２部位をエッチングすることを含む。
（もっと読む）

【課題】二酸化炭素の排出量を低減しつつ、塗布法により高いスループットで絶縁膜を形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、シリコン含有化合物を溶剤に溶解してなる塗布液を供給する工程、前記半導体基板を回転させて、前記シリコン含有化合物を含む塗布膜を形成する工程、前記半導体基板の裏面に、少なくとも一部がα−ピネンであるリンス液を供給してバックリンスを施し、裏面を洗浄する工程、前記バックリンス後の前記半導体基板を乾燥して前記リンス液を除去する工程、および、前記半導体基板を熱処理して前記塗布膜から前記溶剤を除去し、前記シリコン含有化合物を含む絶縁膜を得る工程を具備することを特徴とする。 （もっと読む）

【課題】微細パターンの形成工程におけるＣＭＰ時に生じる不均一性を最小化し、５０ｎｍ以下の微細パターンを安定的に形成可能な半導体素子の製造方法を提供すること。
【解決手段】被エッチング層（２１）上に、第１ハードマスク、第１パッド層及び第２パッド層を積層してエッチングマスクパターンを形成するステップと、エッチングマスクパターンの両側壁に、第１パッド層と同じ物質からなるスペーサを形成するステップと、エッチングマスクパターン間を埋め込むまで、第１ハードマスクとは異なり、且つ、第２パッド層と同じ物質からなる第２ハードマスクを形成するステップと、第１パッド層が露出するまで、第２ハードマスクを平坦化させるステップと、第１パッド層及びスペーサを除去するステップと、残留する第１ハードマスク（２２Ａ）及び第２ハードマスク（２７Ｂ）をエッチングバリアとして、被エッチング層をエッチングするステップとを含む。 （もっと読む）

【課題】多層配線、半導体装置等に好適に用いられ、露光光、例えば紫外線の吸収性が高い露光光遮蔽膜形成用材料等の提供。
【解決手段】露光光遮蔽膜形成用材料は、構造式（１）で表されるシリコン化合物及び構造式（２）で表されるシリコン化合物のいずれかを含んでなり、Ｒ^１及びＲ^２のいずれかが露光光を吸収可能な置換基で置換されている。




（Ｒ^１、Ｒ^２及びＲ^３は水素原子並びにアルキル基、アルケニル基、シクロアルキル基及びアリール基のいずれかを表す。ｎは２以上の整数を表す。） （もっと読む）

【課題】 ストッパー窒化膜肩部の形状が垂直化され、コンタクトホールエッチングでの窒化膜の後退を低減することができる窒化膜サイドウォール付きゲートの形成方法を提供する。
【解決手段】 自己整合プロセスによりコンタクトを形成する窒化膜サイドウォール付きゲートの形成方法において、ゲートを形成する前にシリコン基板３０上にゲート材３１を形成し、このゲート材３１上に後述するＣＭＰ処理での膜減りを考慮して厚めのオフセット窒化膜３２を生成し、その後、前記ゲート材３１のゲートエッチングを行ってオフセット窒化膜付きゲートを形成し、このオフセット窒化膜付きゲート上にストッパー窒化膜を形成した後、サイドウォールエッチングにより、窒化膜サイドウォール３３を形成し、その上に絶縁膜３４を堆積し、その後、ＣＭＰ処理を行い、垂直化したストッパー窒化膜を有するゲートを形成した後、層間絶縁膜３６を形成し、さらに、レジストを塗布して、コンタクトホールを形成するためのレジストパターン３７を形成する。 （もっと読む）

【課題】層間絶縁膜、特にＬｏｗ−ｋ膜を用いた場合の絶縁膜中の残留ガスによるバリアメタル等の劣化を抑制し、信頼性の高い半導体装置、その製造方法、およびパターン生成方法を提供する。
【解決手段】本発明の実施の形態に係る半導体装置１０は、半導体基板上に形成された層間絶縁膜２０と、この層間絶縁膜２０上に形成された層間絶縁膜２０よりも高い密度を有する保護膜２１と、これら層間絶縁膜２０および保護膜２１内に形成された配線１４およびダミー配線１５の少なくとも一方と、を含む配線層１１ａ〜１１ｃと、前記層間絶縁膜２０内で、前記配線１４および前記ダミー配線１５の被覆密度の合計が所定の規定値よりも低い低密度領域１７を取り囲んで他の領域と分離する分離壁（金属壁１６）と、を有する。 （もっと読む）

【課題】基板面内でゲート電極高さのばらつきが小さい半導体装置の製造方法および研磨方法を提案する。
【解決手段】半導体基板１における素子形成領域上に形成されたゲート電極４の上部にシリサイド層８を形成し、半導体装置の全体を覆うように保護膜（シリコン窒化膜）９を形成し、保護膜９上に層間絶縁膜１０を形成し、層間絶縁膜１０上にこの層間絶縁膜よりも研磨に対する抵抗力が大きい研磨ストッパ膜１１を形成し、研磨ストッパ膜１１および層間絶縁膜１０を研磨し、ゲート電極４の存在に起因する凸部領域Ａの外側の領域Ｂでの研磨ストッパ膜１１の作用により研磨を停止させ、その研磨の工程の後に、研磨ストッパ膜１１を除去し、ゲート電極４の全体をシリサイド化してシリサイド化ゲート電極を形成する。 （もっと読む）

【課題】パターンのＣＤ変異を減らすことが可能な半導体素子の微細パターン形成方法を提供すること。
【解決手段】被エッチング層を有する半導体基板上に第１ポリシリコン膜２８とバッファ酸化膜２９を順次形成し、さらに第２ポリシリコン膜３０、研磨停止膜３１及び第１酸化膜３２が積層された構造のハードマスクを形成する。ハードマスクの側面に窒化膜スペーサ３５を形成し、全体に第２酸化膜３６を形成する。第２酸化膜、窒化膜スペーサ及び第１酸化膜を研磨し、前記研磨停止膜と窒化膜スペーサを除去する。第２ポリシリコン膜と第２酸化膜をマスクとしてバッファ酸化膜をエッチングする。第２酸化膜を除去し、第２ポリシリコン膜とバッファ酸化膜をマスクとして第１ポリシリコン膜をエッチングし、第２ポリシリコン膜を除去する。バッファ酸化膜と前記第１ポリシリコン膜をマスクとして被エッチング層をエッチングする。 （もっと読む）

【課題】高信頼性で高歩留まりの半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０上に形成された第１ゲート電極１４と、この第１ゲート電極１４の一方の側面下の半導体基板中に形成された第１拡散層２０と、第１ゲート電極１４の他方の側面下の半導体基板中に形成された第２拡散層１８と、この第２拡散層１８の上に側面が形成された第２ゲート電極１３と、第１ゲート電極１４と第２ゲート電極１３間を埋め込み、第１拡散層２０上では、第１ゲート電極１４と第２ゲート電極１３間を埋め込む厚さよりも薄く形成され、窒素を主成分としない第１絶縁膜２５と、この第１絶縁膜２５上に形成された第２絶縁膜２６と、この第２絶縁膜２６上に形成され、この第２絶縁膜２６とは主成分が異なる層間絶縁膜２７と、第１拡散層２０に接続され、第１絶縁膜２５、第２絶縁膜２６及び層間絶縁膜２７中に形成されたコンタクト電極２３とを有する。 （もっと読む）

【課題】半導体基板の表面に形成される成膜の段差を減少させ、成膜後の平坦化処理に必要な成膜の厚さを減少させ、平坦化処理工程にかかる時間を短縮し生産性を向上させることができる半導体デバイスの製造方法を提供することを目的とする。
【解決手段】半導体デバイスの製造方法は、半導体基板ＷＡの表面に配線用の凹部１５Ａを形成する工程と、凹部内に導電性材料でダミーパターン１６Ａを形成する工程と、ダミーパターン１６Ａを形成した後に、半導体基板ＷＡの表面に成膜する工程と、前記成膜した後に、半導体基板の表面を平坦化処理する平坦化処理工程を備える。 （もっと読む）

【課題】微細な配線構造を形成可能であると共に、製造コストの低い半導体装置の製造方法を提供する。
【解決手段】配線層１１上の低誘電率材料からなる第１層間絶縁層１３および第２層間絶縁層１５のそれぞれを覆うＳｉＯ膜１４，１６を形成する。ＳｉＯ膜１４，１６は、ＣＶＤ法によりＳｉＨ₄ガスとＣＯ₂ガスを用いて、ウェハを３５０℃〜５００℃に加熱して形成する。このようにして形成されたＳｉＯ膜１４，１６は、実質的に窒素を含まないため、シリコン窒化膜等の反射防止膜１８を形成する際にアンモニアガスや窒素ガス等の透過を抑制し、第１層間絶縁層１３および第２層間絶縁層１５に窒素に由来する塩基性物質の吸蔵を抑制する。その結果、レジストポイゾニングを抑制できる。さらに、ＳｉＯ膜１４，１６は原料がガスのみであるので液体原料を使用するＴＥＯＳ膜よりもＣＶＤ装置の汎用性が高まり、製造コストを低減できる。 （もっと読む）

【課題】段差上に形成された絶縁膜の平坦性を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板１０と、半導体基板１０の主表面上に形成されるパターン層１００と、パターン層１００上に設けられる層間絶縁膜１１０とを備える。パターン層１００は、上面の高さが相対的に高いメモリセルアレイ部１と、上面の高さが相対的に低い周辺回路部２とを含む。層間絶縁膜１１０は、相対的に研磨レートが高い第１の層１１１と、該第１の層１１１上に形成された相対的に研磨レートが低い第２の層１１２とを含む。そして、パターン層１００における周辺回路部２上に位置する第１の層１１１の上面は、パターン層１００におけるメモリセルアレイ部１の上面よりも下側に位置している。 （もっと読む）

【課題】 プログラム中にシリサイド層に形成されるギャップの長さに依存しない抵抗を有するｅヒューズおよびその製造方法を提供する。
【解決手段】 電気的プログラム可能ヒューズ（ｅヒューズ（ｅＦｕｓｅ））は、基板の絶縁酸化物層の上の（１）半導体層、この半導体層に形成された（２）ダイオード、および、ダイオード上に形成された（３）シリサイド層を含む。ダイオードは、Ｎ＋、ｐ−、Ｐ＋、またはＰ＋、ｎ−、Ｎ＋構造を含む。 （もっと読む）