【課題】新規な半導体装置の製造方法を提供する。
【解決手段】ＳｉＮ層にＰおよびＯを注入する工程と、前記ＳｉＮ層に注入されたＰおよびＯをＨ₂Ｏと反応させ、前記ＳｉＮ層をエッチングする工程とを有する方法により、半導体装置を製造する。特に、半導体装置を形成するにあたり、狭スペースで高アスペクト比の溝サイドウォールを形成する工程や、埋め込み型ビット線を形成する工程に、上記のようにＳｉＮ層をエッチングすることができる。 （もっと読む）

【課題】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とソース電極層又はドレイン電極層との間のコンタクト抵抗を低減し、電気特性を安定させた薄膜トランジスタを提供する。また、該薄膜トランジスタの作製方法を提供する。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層より導電率の高いバッファ層を形成し、酸化物半導体層とソース電極層又はドレイン電極層とがバッファ層を介して電気的に接続されるように薄膜トランジスタを形成する。また、バッファ層に逆スパッタ処理及び窒素雰囲気下での熱処理を行うことにより、酸化物半導体層より導電率の高いバッファ層を形成する。 （もっと読む）

【課題】純ＣｕまたはＣｕ合金のＣｕ系合金配線と半導体層との間のバリアメタル層を省略することが可能なダイレクトコンタクト技術であって、幅広いプロセスマージンの範囲においてＣｕ系合金配線を半導体層に直接かつ確実に接続することができる技術を提供する。
【解決手段】本発明の配線構造は、基板の上に、基板側から順に、半導体層と、純ＣｕまたはＣｕ合金のＣｕ系合金膜とを備えた配線構造であって、前記半導体層と前記Ｃｕ系合金膜との間に、基板側から順に、窒素、炭素、フッ素、および酸素よりなる群から選択される少なくとも一種の元素を含有する（Ｎ、Ｃ、Ｆ、Ｏ）層と、ＣｕおよびＳｉを含むＣｕ−Ｓｉ拡散層との積層構造を含んでおり、且つ、前記（Ｎ、Ｃ、Ｆ、Ｏ）層を構成する窒素、炭素、フッ素、および酸素のいずれかの元素は、前記半導体層のＳｉと結合している。 （もっと読む）

【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。
【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタにおいて、電界効果移動度を向上させることを課題の一とする。また、薄膜トランジスタの電界効果移動度を向上させても、オフ電流の増大を抑制することを課題の一とする。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とゲート絶縁層の間に、該酸化物半導体層より導電率が高い酸化物クラスターを形成することによって、該薄膜トランジスタの電界効果移動度を向上させ、且つオフ電流の増大を抑制することができる。 （もっと読む）

【課題】半導体装置の結晶欠陥発生を抑制することができる半導体装置の製造方法を提供する。
【解決手段】ウエハ上にＳＴＩ用のトレンチを形成し、そのトレンチに絶縁膜を埋め込む。次に、ウエハ表面に酸素を導入する。酸素導入は、酸素１００％雰囲気下で、１１００℃、６０秒間、ウエハ表面にＲＴＯ（Rapid Thermal Oxidation）を行う。その後、高温アニールを行う。ＳＲＡＭ製造プロセスにおいて、転位が発生するおそれのある高温アニール工程とソース／ドレイン部のイオン注入工程の前に酸素導入を行うため、ウエハの結晶強度を高めることができ、アニール工程やイオン注入工程によって発生する転位を抑えることができる。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かすには、適切な構成を備えた保護回路等が必要となる。
【解決手段】ゲート電極１５を被覆するゲート絶縁層３７と、ゲート絶縁層３７上においてゲート電極１５と端部が重畳し、第２酸化物半導体層４０と導電層４１が積層された一対の第１配線層３８及び第２配線層３９と、少なくともゲート電極１５と重畳しゲート絶縁層３７及び該第１配線層３８及び該第２配線層３９における導電層４１の側面部及び上面部の一部と第２酸化物半導体層４０の側面部と接する第１酸化物半導体層３６とを有する非線形素子３０ａを用いて保護回路を構成する。
ゲート絶縁層３７上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子３０ａの特性を向上させることができる。 （もっと読む）

【課題】複数の物質層間の溶解度差を利用してダブルパターニングを具現する半導体素子の微細パターンの形成方法を提供する。
【解決手段】半導体素子の微細パターンの形成方法は、基板１００上に、空間を介して相互に離隔されている複数の第１マスクパターン１２０を、基板１００の主面と平行方向に形成するステップと、溶解剤に対して第１溶解度を有する第１物質からなる複数のキャッピング層１３０を、複数の第１マスクパターン１２０のそれぞれの側壁及び上面に形成するステップと、溶解剤に対して第１溶解度より低い第２溶解度を有する第２物質からなる第２マスク層を、空間内に形成するステップと、溶解剤を利用してキャッピング層１３０を除去し、かつ、第２マスク層の一部を除去した後、空間に残った第２マスク層の残留部分を、複数の第２マスクパターン１４０Ａとして形成するステップと、を含む。 （もっと読む）

【課題】 ソフトエラーを低減することが可能な半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 電極パッドを有する半導体チップが形成される半導体基板と、前記電極パッドに設けられる内部接続端子と、前記複数の半導体チップと前記内部接続端子とを覆うように設けられる絶縁層と、前記絶縁層を挟んで前記内部接続端子と接続される配線パターンと、を有する半導体装置であって、前記絶縁層は、ポリイミド及び／又はポリイミド系化合物等のα線を遮蔽する材料を含んで構成されることを特徴とする。 （もっと読む）

【課題】配線のエレクトロマイグレーション耐性を向上させる。
【解決手段】めっき法を用いてＣｕ配線２０を形成する際、まず第１の電流密度の条件で第１の平均粒径を有する第１の金属膜を形成し、次いで、第１の電流密度よりも高い第２の電流密度の条件で第１の平均粒径よりも大きい第２の平均粒径を有する第２の金属膜を形成する。その後、第１，第２の金属膜の上部に所定元素を導入し、導入後、第１，第２の金属膜上にキャップ膜を形成する。
【選択図】図５
（もっと読む）

【目的】Ｃｕ配線上に形成されるＣｕとＳｉとを含有する化合物膜の余剰ＳｉがＣｕ配線中へと拡散することを防止した半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、ＳｉとＯとが他より多く含まれる領域を有するＣｕ配線となるＣｕ膜２６０，２６２と、Ｃｕ膜２６０，２６２上に選択的に形成された、ＣｕとＳｉとを含有する選択キャップ膜２８０と、Ｃｕ膜２６０，２６２の側面側に形成された層間絶縁膜２２０と、を備えたことを特徴とする。 （もっと読む）

【解決手段】
半導体デバイスの高性能な金属化システムにおいてビア開口をパターニングする間、開口（２２１Ａ）が導電性キャップ層（２１３）を通って延び、適切なイオン衝撃が確立されて下層の金属領域（２１２）の材質が導電性キャップ層（２１３）の露出した側壁部分へ再分配され、それにより保護材質（２１２Ｐ）が確立される。その結果、後続のウエット化学的エッチング処理（２１５）において、導電性キャップ層（２１３）の過度な材質除去の可能性を大幅に低減することができる。 （もっと読む）

【課題】Ｎチャネル領域内、およびＰチャネル領域内のチャネルに印加するストレスを制御でき、面積の増加抑制および歩留まりの低下を実現できる半導体装置およびその製造方法を提供する。
【解決手段】Ｎチャネル領域２０１内のコンタクトライナー５１３にＳｉより大きな元素イオンを注入して構成原子の結合を切断する。Ｐチャネル領域２０２内のコンタクトライナー５１３にＳｉより大きな元素イオンを注入して構成原子の結合を切断後、酸素などをイオン注入する。その後、熱処理を加えてＮチャネル領域２０１内のコンタクトライナー５１３を収縮させてｎチャネルコンタクトライナー５１８を形成し、Ｐチャネル領域２０２内のコンタクトライナー５１３を膨張させてｐチャネルコンタクトライナー５１９を形成する。 （もっと読む）

【課題】Ｖｉａホールと下層配線間の抵抗を下げるため、パンチスルー技術にてＶｉａホール底のバリアメタル膜の除去時に、上層配線底のバリアメタル膜も同時に除去されて絶縁膜が深く掘り下げられることを防ぐ。
【解決手段】低誘電率絶縁膜２０３の表面を水素（Ｈ_２）と水蒸気（Ｈ_２Ｏ）の混合ガスにてプラズマ処理して、ヤング率を４．５ＧＰａから７０ＧＰａ程度の改質膜２０７を形成することにより、その後、上層に形成されたバリアメタル膜２０８をパンチスルー技術によって除去する際に、下層の低誘電率絶縁膜２０３へのダメージを低減する。 （もっと読む）

【課題】 本発明は、トンネル酸化膜の形成時に酸化膜に窒素を蓄積させた後、後続で酸素を注入するための工程を行ってＳｉ−Ｎ結合をＳｉ−Ｏ−Ｎ結合に変更することにより、窒素プロファイル(Ｎ profile)の変化による特性劣化の防止、電気的ストレスの緩和及び酸素密度の増加などを通じてサイクリング(cycling)及び電荷保存(retention)特性などの素子特性を向上させることができる半導体素子の製造方法を提供するものである。
【解決手段】 半導体基板上に第１の絶縁膜を形成する段階と、前記半導体基板と前記第１の絶縁膜の界面に窒素を蓄積させて第２の絶縁膜を形成する段階と、前記第２の絶縁膜に酸素を注入して第３の絶縁膜に変更させる段階とを含む構成としたことを特徴とする。 （もっと読む）

【課題】リソグラフィの解像限界以上で、かつ、寸法制御性に優れた超微細パターンを容易に形成する。
【解決手段】パターニングすべき第１の膜として、例えばアモルファスシリコン膜１３を形成し、このアモルファスシリコン膜１３上にラインとスペースの比率が略３：１のパターン１４、１７を形成し、次いで、パターン１４、１７をマスクとしてアモルファスシリコン膜１３を加工し、次いで、パターン１４、１７を両側から幅が略１／３となるまでスリミングした後、このスリミングされたパターンの反転パターン層として、例えばＢＳＧ膜１８を形成し、次いで、このＢＳＧ膜１８をマスクとしてアモルファスシリコン膜１３を再加工して、ラインとスペースの比率が略１：１で、かつ、ピッチが元の略半分のパターンを形成する。 （もっと読む）

【課題】ゲート形成溝内に埋め込んで形成される金属系ゲート電極を有するトランジスタ群と抵抗とを有する半導体装置で、抵抗値のばらつきをなくした抵抗形成を可能とする。
【解決手段】半導体基板１１に、第１トランジスタ群と、これよりも低い動作電圧の第２トランジスタ群と、抵抗３とを備え、第１トランジスタ群は、半導体基板１１上に第１ゲート絶縁膜１３を介してシリコン系材料層７１で形成された第１ゲート電極１５を有し、第２トランジスタ群は、半導体基板１１上の第１層間絶縁膜３８に形成したゲート形成溝４２内に第２ゲート絶縁膜４３を介して金属系ゲート材料を埋め込むように形成された第２ゲート電極４７、４８を有し、抵抗３は、半導体基板１１上に絶縁膜６１を介してシリコン系材料層７１と同一層で形成された抵抗本体部６２と、この上部に形成された抵抗保護層６３を有することを特徴とする。 （もっと読む）

【課題】被処理基板中の構造体に熱ストレスが加わり難いドライクリーニング方法を提供すること。
【解決手段】 酸化銅、及び有機汚染物質の少なくともいずれか一方が基板表面に形成、もしくは付着した被処理基板をチャンバ内に設置する工程（ステップ１）と、チャンバ内の雰囲気を有機化合物ガス雰囲気として被処理基板の基板表面にガスクラスターイオンビームを照射し、基板表面に形成、もしくは付着した酸化銅、及び有機汚染物質の少なくともいずれか一方を除去する工程（ステップ２）とを具備する。 （もっと読む）

【課題】ビア抵抗の低減を図ることができる半導体装置の製造方法を提供する。
【解決手段】トレンチ５の底面のバリアメタル膜６を残存させつつ、ビア４の底面のバリアメタル膜６を除去する。次に、そのビア底面から露出する下層配線１を改質して、改質層７を形成する。次に、その改質層７を除去して、掘れ込み（凹部）８を形成する。そして、掘れ込み８、ビア４およびトレンチ５内にＣｕ膜９を堆積させて、ビアプラグ１０および上層配線１１を形成する。 （もっと読む）

【課題】ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。ｐチャネル型電界効果トランジスタ３０のゲート電極３５を覆う応力制御膜３９には、膜応力が、ｎチャネル型トランジスタ１０の応力制御膜１９より、圧縮応力側の膜を用いることにより、ｎチャネル型、ｐチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 （もっと読む）