半導体装置の製造方法
【課題】配線のエレクトロマイグレーション耐性を向上させる。
【解決手段】めっき法を用いてCu配線20を形成する際、まず第1の電流密度の条件で第1の平均粒径を有する第1の金属膜を形成し、次いで、第1の電流密度よりも高い第2の電流密度の条件で第1の平均粒径よりも大きい第2の平均粒径を有する第2の金属膜を形成する。その後、第1,第2の金属膜の上部に所定元素を導入し、導入後、第1,第2の金属膜上にキャップ膜を形成する。
【選択図】図5
【解決手段】めっき法を用いてCu配線20を形成する際、まず第1の電流密度の条件で第1の平均粒径を有する第1の金属膜を形成し、次いで、第1の電流密度よりも高い第2の電流密度の条件で第1の平均粒径よりも大きい第2の平均粒径を有する第2の金属膜を形成する。その後、第1,第2の金属膜の上部に所定元素を導入し、導入後、第1,第2の金属膜上にキャップ膜を形成する。
【選択図】図5
【発明の詳細な説明】
【技術分野】
【0001】
本発明は金属配線を有する半導体装置の製造方法に関する。
【背景技術】
【0002】
シリコン(Si)半導体デバイスの高集積化とチップサイズの縮小化に伴い、その内部に形成される配線の微細化および多層配線化も進んできている。例えば、65nmノードデバイスでは、最小配線幅がおよそ100nm前後である。そのような微細な配線に電流を流すと、配線の金属原子が移動する、エレクトロマイグレーションが発生し得る。エレクトロマイグレーションにより、配線にボイドやヒロックが生じ、これらが配線の抵抗上昇、断線、短絡等を引き起こし、回路の信頼性を低下させる。
【0003】
ところで、先端Si半導体デバイスでは、その配線に、いわゆるダマシン法を用いて形成されるCu配線が一般的に用いられている。ダマシン法では、例えば、まず絶縁膜にリソグラフィ技術とエッチング技術を用いて溝を形成した後、全面にスパッタ法を用いてバリアメタルおよびシードCu膜を形成し、その上に電解めっき法を用いてCu膜を形成して溝を埋め込み、絶縁膜上の余分なCu膜やバリアメタルをCMP(Chemical Mechanical Polishing)で除去することにより、Cu配線を形成する。さらに、Cu配線の表面には、上記バリアメタルと同様、Cu配線のCu原子の拡散を抑制する目的で、窒化シリコン(SiN)等のキャップ膜をCVD(Chemical Vapor Deposition)法等を用いて形成する(例えば、特許文献1参照。)。
【0004】
このようにして形成されるCu配線では、その周りがバリアメタルとキャップ膜によって覆われているが、バリアメタルとの界面に比べると、キャップ膜との界面の密着力は弱くなる。Cu配線とバリアメタルとの界面が金属同士の接合からなるのに対し、Cu配線とキャップ膜との界面は、絶縁膜と金属との接合からなるためである。Cu配線のCu原子の拡散は、密着力の弱いキャップ膜との界面から起こりやすいと考えられており、実際、ボイドもこの界面で散見される確率が高い。
【0005】
エレクトロマイグレーション耐性を高める方法としては、例えば、キャップ膜を形成する際、その成膜に先立って所定の前処理を施し、その後、成膜を行うことにより、キャップ膜とCu配線との界面を改質させる方法等が提案されている(例えば、非特許文献1参照。)。また、エレクトロマイグレーション耐性を高める別の方法として、キャップ膜にコバルトタングステンリン(CoWP)等の金属を用いる方法等も提案されている(例えば、非特許文献2参照。)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2005−317835号公報
【非特許文献】
【0007】
【非特許文献1】リライアビリティ・フィジクス・シンポジウム・プロシーディングズ(Reliability Physics Symposium Proceedings),IEEE,2004年4月,p.246
【非特許文献2】ジャーナル・オブ・アプライド・フィジクス(Journal of Applied Physics),2003年1月,第93巻,第3号,p.1417−1421
【発明の概要】
【発明が解決しようとする課題】
【0008】
今後、世代が進めば配線幅はさらに細くなり、45nmノードになると最小配線幅はおよそ70nmになる。このような状況になると、キャップ膜の材質を考慮するほか、上記のようなキャップ膜とCu配線の界面を改質する方法を用いるのみでは、エレクトロマイグレーションを充分に抑制できなくなる可能性がある。例えば、キャップ膜にSiNを用いた場合には、炭化シリコン(SiC)や炭化窒化シリコン(SiCN)を用いた場合に比べ、Cu配線との密着力が強まる。しかしながら、SiNは、SiCやSiCNに比べると誘電率が高く、キャップ膜にSiNを用いることにより、Cu配線の高速化は妨げられることになってしまう。
【0009】
また、上記のように金属のキャップ膜を用いると、Cu配線との間に強い密着力が得られ、Cu原子の拡散を抑えることができる。このような金属のキャップ膜は、配線上に選択的に形成する必要があるが、次世代半導体デバイスのような狭ピッチの配線上にそのように選択的に金属のキャップ膜を形成することは必ずしも容易でなく、量産性の点で課題が残っているのが現状である。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、金属配線を備える半導体装置の製造方法において、絶縁膜に溝を形成する工程と、前記溝にバリアメタルを形成する工程と、めっき法を用いて、前記溝に第1の電流密度の条件で第1の平均粒径を有する第1の金属膜を形成し、次いで、前記溝に前記第1の電流密度よりも高い第2の電流密度の条件で前記第1の平均粒径よりも大きい第2の平均粒径を有する第2の金属膜を形成する工程と、前記溝に形成された前記第1,第2の金属膜の上部に所定元素を導入する工程と、前記所定元素が導入された前記第1,第2の金属膜上にキャップ膜を形成する工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【0011】
開示の半導体装置の製造方法によれば、金属配線には、その上部よりも中央部に比較的電流が流れやすくなるため、その上部からのエレクトロマイグレーションが抑えられるようになる。したがって、信頼性の高い金属配線を備えた半導体装置が実現可能になる。また、そのような構成の金属配線は、工程を複雑にすることなく安定して形成することができるため、信頼性の高い金属配線を備えた半導体装置を安定的に量産することが可能になる。
【図面の簡単な説明】
【0012】
【図1】Cu配線の配線幅と抵抗率との関係を示す図である。
【図2】Cu配線内の粒径分布の説明図である。
【図3】Cu配線の構成例を示す要部断面模式図である。
【図4】CMP工程後の要部断面模式図である。
【図5】イオン注入工程の要部断面模式図である。
【図6】第1の電解めっき工程の要部断面模式図である。
【図7】熱処理工程の要部断面模式図である。
【図8】第2の電解めっき工程の要部断面模式図である。
【図9】Al配線の構成例を示す要部断面模式図である。
【図10】層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
【図11】溝形成工程の要部断面模式図である。
【図12】バリアメタル等の形成工程の要部断面模式図である。
【図13】電解めっき工程の要部断面模式図である。
【図14】第1のCMP工程の要部断面模式図である。
【図15】第1のキャップ膜等の形成工程の要部断面模式図である。
【図16】ビアホールおよび溝の形成工程の要部断面模式図である。
【図17】電解めっき工程後の要部断面模式図である。
【図18】第2のCMP工程の要部断面模式図である。
【図19】第2のキャップ膜等の形成工程の要部断面模式図である。
【発明を実施するための形態】
【0013】
はじめに、Cu配線の構成とその特性について説明する。
まず、様々な形状のCu配線を形成してその抵抗を精密に測定し、さらに、それらのCu配線の配線幅や配線高さを精密に測定して、抵抗率を算出した。また、Cu配線形成時のCu膜の形成条件、Cu配線の配線幅、配線高さを変えることによって、Cu配線を構成するCu粒子の粒径(グレインサイズ)を変化させた。粒径は、TEM(Transmission Electron Microscope)またはEBSP(Electron Back Scattering Pattern)法を用いて測定した。
【0014】
図1はCu配線の配線幅と抵抗率との関係を示す図である。なお、図1において、横軸は配線幅(nm)を表し、縦軸は抵抗率(μΩ・cm)を表している。また、図1には、後述するモデルを用いてフィッティングを行って得られるフィッティング曲線A,B,Cを併せて図示している。
【0015】
図1より、Cu配線の抵抗率は、それを構成するCu粒子の粒径によらず、配線幅が数百nmから増加し始め、100nm以下になると、その増加が顕著になることがわかった。また、ここでは平均粒径を大体3種類(平均粒径約213nm,230nm,256nm(ただし、配線幅1μmでの平均粒径。))に変化させたが、配線幅が同じであっても、粒径が小さいものほど抵抗率が高くなることがわかった。
【0016】
この結果を解析するため、抵抗率の粒径依存性を、薄膜の表面散乱モデル(F-S Model;E.H. Sondheimer, "The Mean Free Path of Electron in Metals", Adv. Phys. (1952))、および結晶粒界での散乱を取り込んだモデル(M-S Model;A.F. Mayadas, "Electrical-Resistivity Model for Polycrystalline Films: the Case of Arbitrary Reflection at External Surfaces", Phys. Rev. B (1970), Vol.1, p.1382)を用いた計算でフィッティングを行った。これらのフィッティングに必要なパラメータのうち、粒径については、形成したCu配線について実際に測定したものを利用した。図1には、これらのフィッティング曲線A,B,Cを併せて図示している。
【0017】
Cu配線の配線幅が100nm以下になると、その断面積に対して周囲の界面の割合が増加し、電子の散乱寄与が増加するため、抵抗率が上昇する。一方、粒径が小さくなると抵抗率が増加しているが、これも正確に考慮することで、抵抗率の変化がほぼ説明されることがわかった。すなわち、100nm以下の微細配線では、界面での電子の反射に加え、粒界での電子散乱効果が大きく働くため、抵抗率が粒径にも依存することがわかった。このような現象は、電子の散乱自由工程である40nm前後まで粒径が小さくなると顕著になる。
【0018】
この結果を基に考えると、例えば、微細配線内に粒径分布が存在する場合、電気は抵抗の低いところを流れやすいので、粒径の比較的大きな領域を選択的に流れることになる。
図2はCu配線内の粒径分布の説明図である。
【0019】
ダマシン法でCu配線1を形成する場合には、まず、酸化シリコン(SiO2)等の層間絶縁膜2上にSiN等のハードマスク3を形成し、Cu配線1を形成すべき領域に溝を形成する。その後、スパッタ法を用い、全面にタンタル(Ta)やチタン(Ti)、あるいは窒化タンタル(TaN)等の高融点金属を用いたバリアメタル4を形成し、さらに、シードCu膜(図示せず。)を形成して、その上に電解めっきによりCu膜を形成して溝を埋め込む。そして、ハードマスク3上の余分なCu膜やバリアメタル4等をCMPで除去することにより、Cu配線1を形成する。その上にCVD法等を用いてSiCやSiN等のキャップ膜5を形成し、さらに、その上には、SiO2等の上層の層間絶縁膜6を形成していく。
【0020】
このような方法では、通常、電解めっきの初期で電流密度を低くしてCu膜の形成速度を遅くする。これは、Cu配線1の配線幅によらず、その下部や下部側の側壁部が確実に埋め込まれるようにするため、また、めっき開始時の急激な電流変化によってシードCu膜が溶解しないようにするためである。このように低電流密度でCu膜形成速度が遅い電解めっきの初期には、形成されるCu膜中に取り込まれる不純物が多くなる。その結果、後の熱処理により、その多数の不純物を核にして多数のCu粒子1aが生成されるため、換言すれば、その多数の不純物によって大きなCu粒子1aの生成が阻害されるために、Cu粒子1aの粒径が小さくなる傾向がある。
【0021】
一方、Cu配線1の中央部から上部を埋め込むための電解めっきの中期から後期にかけては、電流密度を高くしてCu膜形成速度を速める。このときは、低電流密度で行ったときとは逆に、形成されるCu膜中に取り込まれる不純物が少なくなり、Cu粒子1aの粒径が大きくなる傾向がある。
【0022】
Cu配線1は、このような電解めっきによって形成されるため、図2に示したように、その下部や下部側の側壁部ではCu粒子1aの粒径が比較的小さく、中央部から上部ではCu粒子1aの粒径が比較的大きくなった構造で形成されるようになる。
【0023】
このような構造を有するCu配線1では、上記図1の結果からわかるように、Cu配線1を流れる電流は、粒径が比較的大きく、抵抗率の低い、中央部から上部の領域に集中的に流れるようになる。エレクトロマイグレーションは、電子の流れによってCu原子が移動するものであるので、電子の流れがCu配線1のCu原子に及ぼす影響は、中央部から上部の領域で大きくなることになる。
【0024】
また、Cu配線1がキャップ膜5と接するのは、Cu配線1の上面であり、キャップ膜5が絶縁膜である場合、その部分の密着力が弱いことが知られているところである。すなわち、エレクトロマイグレーションが発生する際、キャップ膜5と接するCu配線1の上部界面でのCu原子の拡散が支配的である理由は、その上部界面におけるキャップ膜5との密着力の弱さに加え、電子がCu配線1の中央部から上部にかけて比較的多く流れることでエレクトロマイグレーションの駆動力が強くなっているためであるということができる。
【0025】
以上のことから、Cu配線を、その中央部ではCu粒子が比較的大きく、その周囲ではCu粒子が比較的小さくなるような構成とする。
図3はCu配線の構成例を示す要部断面模式図である。
【0026】
図3に示すCu配線10は、上記図2に示したCu配線1と同様、ダマシン法を用いて形成され、SiO2等の層間絶縁膜11とSiN等のハードマスク12に設けた溝を、TaやTi、あるいはTaN等を用いたバリアメタル13を介して、Cu膜で埋め込んだ構成を有している。Cu配線10は、溝形成後の全面にまずバリアメタル13とシードCu膜(図示せず。)を形成し、電解めっき法を用いてCu膜を形成し、ハードマスク12までCMPを行うことにより、形成される。このCu配線10上には、SiCやSiN等のキャップ膜14が形成され、さらに、その上には、SiO2等の上層の層間絶縁膜15が形成される。
【0027】
この図3に示したCu配線10は、その中央部のCu粒子10aが比較的大きく、その周囲の下部、側壁部および上部のCu粒子10aが比較的小さい構成を有している。このような構成を有するCu配線10では、Cu粒子10aが比較的大きく、抵抗率が低い、その中央部を電流が比較的流れやすく、Cu粒子10aが比較的小さく、抵抗率が高い、その周囲には電流が比較的流れにくくなる。その結果、密着力の弱いCu配線10の上部とキャップ膜14との界面では、エレクトロマイグレーションの駆動力が弱まるようになる。
【0028】
一般に、配線に流れる信号の周波数が高くなればなるほど、その表面に電流が集中する。この現象は表皮効果と呼ばれる。最先端のデバイスではGHzオーダの信号が流れていて、一般的な物体では表皮効果を無視できない領域である。電流の流れる深さは表皮深さδと呼ばれ、表皮深さδは、次の式(1)で表される。
【0029】
【数1】
【0030】
式(1)において、μは導体の絶対透磁率で4π×10-7(H/m)であり、σは導電率、ωは電流の角周波数である。ここで導体をCuと仮定すれば、例えば周波数1GHzでの表皮深さδは、2.09μmとなる。すなわち、このような周波数では、通常のμmオーダのCu配線は全て表面と見なしてよく、表皮効果によってCu配線の表面だけに電流が流れることはない。
【0031】
したがって、図3に示したCu配線10のように、その内部に所定の粒径分布を形成することによる電流の流路制御は可能であるということができる。
Cu配線10内の粒径分布は、例えば、Cu膜を形成する際の電解めっき時の電流密度を制御することによって制御することができる。
【0032】
具体的には、電解めっきの初期すなわちCu配線10の下部や下部側の側壁部を形成するときには低電流密度とし、中期のCu配線10の中央部を形成するころに電流密度を上げ、後期のCu配線10の上部を形成するころに再び低電流密度に戻すようにする。電解めっき時の電流密度をこのように制御することにより、中央部のCu粒子10aが比較的大きく、その周囲のCu粒子10aが比較的小さいCu配線10が得られるようになる。
【0033】
なお、電解めっき時の電流密度は、例えば、その初期から中期の間は、段階的に上げていき、その中期から後期の間は、段階的に下げていくようにする。このほか、初期から中期の間、中期から後期の間で、それぞれ連続的に電流密度を変化させるようにすることも可能である。電流密度は、得られるCu配線10内にボイド等が発生しないような条件を設定するようにすればよい。
【0034】
このような方法によれば、電解めっき時の電流密度制御のみで、電流が比較的中央部を流れやすい、エレクトロマイグレーション耐性を有するCu配線10を形成することができ、また、このようなCu配線10を形成するためには、新たな製造装置を導入することを要しない。
【0035】
また、Cu配線内の粒径分布を制御するためには、上記のように電解めっき時の電流密度を制御する方法のほか、以下に示すような、イオン注入を利用する方法や、電解めっきを異なる条件で複数回行う方法を用いることもできる。
【0036】
図4および図5はイオン注入を利用したCu配線形成方法の説明図であって、図4はCMP工程後の要部断面模式図、図5はイオン注入工程の要部断面模式図である。
まず、SiO2等の層間絶縁膜21およびSiN等のハードマスク22に溝を形成し、TaやTi、あるいはTaN等を用いたバリアメタル23とシードCu膜(図示せず。)の形成後、電解めっきによりCu膜を形成する。電解めっき時には、初期で電流密度を低くし、中期から後期にかけては電流密度を高くする、従来通りの手法を用いてCu膜を形成する。その後、ハードマスク22までCMPを行い、Cu配線20を形成する。これにより、図4に示したような状態を得る。
【0037】
このようにしてCu配線20を形成した後、キャップ膜の形成前に、図5に示すように、そのCu配線20に対し、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)等のハロゲン属の元素を、エネルギーを適切に調整してイオン注入し、必要に応じて所定の熱処理を行って、そのCu配線20の上部だけを多結晶化またはアモルファス化する。このような処理を行った上で、キャップ膜等の形成を行うようにする。なお、図5には、多結晶化された場合を模式的に示している。
【0038】
このような方法によっても、例えばCu配線20の上部が多結晶化された場合、その上部のCu粒子20aが小さくなるため、その上部の抵抗率を増加させることができる。また、Cu配線20の上部をアモルファス化した場合にも、その上部の抵抗率を増加させることができる。したがって、上記図3のCu配線10と同様、電流は、このCu配線20の中央部を比較的流れやすく、キャップ膜との密着力が弱い上部には比較的流れにくくなるため、エレクトロマイグレーション耐性が高まるようになる。
【0039】
イオン注入する元素としては、上記のようなハロゲン属元素のほか、例えば、Cuと化合物を形成する炭素(C)、酸素(O)、窒素(N)等の元素を用いることもできる。このような元素を用いた場合に形成される化合物は、いずれも純Cuに比べて抵抗が高くなるため、Cu配線20の上部を多結晶化またはアモルファス化したときと同様の効果を得ることが可能になる。
【0040】
また、図6から図8は電解めっきを複数回に分けて行うCu配線形成方法の説明図であって、図6は第1の電解めっき工程の要部断面模式図、図7は熱処理工程の要部断面模式図、図8は第2の電解めっき工程の要部断面模式図である。
【0041】
この方法では、まず、図6に示すように、SiO2等の層間絶縁膜31およびSiN等のハードマスク32に溝を形成した後、TaやTi、あるいはTaN等を用いたバリアメタル33とシードCu膜(図示せず。)を形成し、初期には低い電流密度、中期には電流密度を高くして1回目の電解めっきを行い、Cu膜34を形成する。溝がCu膜34で完全に埋め込まれる前に、この1回目の電解めっきを終了する。このようにして得られるCu膜34は、溝の下部や側壁部ではCu粒子30aが比較的小さく、中央部から上ではCu粒子30aが比較的大きくなる。
【0042】
次いで、図7に示すように、例えば、N2雰囲気や真空雰囲気中、約350℃で数分程度の熱処理を行う。これにより、Cu膜34を構成しているCu粒子30aが全体的により大きくなる。
【0043】
そして、その所定の熱処理後、図8に示すように、一定の低い電流密度で2回目の電解めっきを行い、Cu膜35を形成する。この2回目の電解めっきにより、溝を完全に埋め込む。
【0044】
以降は、ハードマスク32までCMPを行い、その上にキャップ膜等を形成していけばよい。
このような方法により、中央部ではCu粒子30aが比較的大きく、キャップ膜と接する上部ではCu粒子30aが比較的小さいCu配線を形成することができ、エレクトロマイグレーション耐性を高めることが可能になる。
【0045】
なお、ここでは、電解めっきを2回に分けて行った場合を例示したが、3回以上に分けて行うことも可能である。電解めっきを細かく分割し、さらに、それらの間でそれぞれ所定条件の熱処理を行うことにより、粒径のより制御されたCu配線が形成できることは明白である。各電解めっきの条件(電流密度等)および熱処理の条件(温度、時間等)は、形成すべきCu粒子の粒径に応じて、それぞれ適切に設定すればよい。ただし、このように電解めっきの回数を増やすと、製造工程が増加してコストの増加を招き得る点に留意する。
【0046】
また、このように複数回に分けて電解めっきを行う方法は、形成するCu配線の配線幅に特に制限はなく、例えば約150nmといった比較的細い配線幅のCu配線の形成のほか、約1μmといった比較的太い配線幅のCu配線の形成にも同様に適用可能であり、いずれの場合も同様の粒径分布を得ることが可能である。
【0047】
以上の説明では、Cu配線を例にして述べたが、その他の金属配線、例えばアルミニウム(Al)多結晶を主成分とするAl配線等についても、同様に適用することが可能である。
【0048】
図9はAl配線の構成例を示す要部断面模式図である。
図9に示すAl配線40は、その下層と上層に、TaやTi、あるいはTaN等の高融点金属を用いたバリアメタル41,42が積層されている。
【0049】
このようなAl配線40は、例えば、次のようにして形成される。まず、SiO2等の層間絶縁膜43上に、スパッタ法を用い、高融点金属膜、Al膜(Alを主成分とする膜を含む。)、高融点金属膜を順に積層する。そして、それらをドライエッチング等で加工することにより、図9に示したようなバリアメタル41、Al配線40、バリアメタル42の3層構造が得られるようになる。その後、Al配線40を含む3層構造を覆うように、SiO2等の層間絶縁膜44が形成される。
【0050】
スパッタ法によるAl膜の形成時には、その初期と後期すなわちAl配線40の下部と上部を形成するときにAl粒子40aが比較的小さく、中期すなわちAl配線40の中部を形成するときにAl粒子40aが比較的大きくなるようなスパッタ条件を設定する。具体的には、スパッタ時のプラズマ電圧を調整したり、導入ガスを制御したりすることにより、Al粒子40aの粒径を制御すればよい。このようにしてAl膜を形成することにより、その加工後には、下部と上部のAl粒子40aが比較的小さく、中部のAl粒子40aが比較的大きなAl配線40が得られる。したがって、上記Cu配線について述べたのと同様の効果を得ることが可能になる。
【0051】
一般的なAl配線では、電子の輸送が上下のバリアメタルとの界面近傍で優勢であり、したがって、エレクトロマイグレーションもそのような領域で発生しやすい。これに対し、上記のAl配線40のように、バリアメタルとの界面近傍におけるAl粒子40aの粒径を小さくすると、その領域の抵抗率が高くなるため、電流が中央部を比較的流れやすくなり、そのようなエレクトロマイグレーションの発生を抑えることが可能になる。
【0052】
なお、ここでは、Al配線40の上下層にバリアメタル41,42を設ける構成を例示したが、下層のバリアメタル41のみを設ける構成とすることも可能である。
以上説明したように、従来半導体装置製造に用いている装置を用い、その形成条件を適切に制御することにより、エレクトロマイグレーション耐性を有する金属配線を形成することができ、そのような信頼性の高い金属配線を備えた半導体装置を安定して実現することが可能になる。
【0053】
以下、実施例について説明する。
(実施例1)
ここでは、電解めっき時の電流密度条件を制御する方法を用いた例について述べる。Cu配線形成の各工程断面図を図10から図19に示す。なお、トランジスタ部については、その図示を省略している。各工程について順に説明する。
【0054】
図10は層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
まず、Si基板50上に形成されたSiO2の下地絶縁膜51の上に、CVD法を用いて、膜厚約250nmの炭化酸化シリコン(SiOC)の低誘電率(Low−k)膜を堆積し、層間絶縁膜52を形成した。この層間絶縁膜52上に、膜厚約50nmのハードマスク53を形成した。
【0055】
図11は溝形成工程の要部断面模式図である。
層間絶縁膜52およびハードマスク53の形成後、フォトリソグラフィとエッチングにより、層間絶縁膜52およびハードマスク53を貫通する幅100nm〜1000nmの下層Cu配線用の溝54を形成した。
【0056】
図12はバリアメタル等の形成工程の要部断面模式図である。
溝54の形成後、スパッタ法を用いて、TaまたはTaNのバリアメタル55を形成し、さらに、シードCu膜(図示せず。)を形成した。
【0057】
図13は電解めっき工程の要部断面模式図である。
バリアメタル55およびシードCu膜の形成後、シードCu膜上に電解めっきによりCu膜56を形成し、上記図11および図12に示した溝54をCu膜56により埋め込んだ。
【0058】
電解めっきは、ここでは、その初期(溝54の下部および下部側の側壁部を埋め込むとき)には電流密度を約3mA/cm2とし、そこから徐々に電流密度を上げ、中期(溝54の中央部を埋め込むとき)には約20mA/cm2となるようにした。そして、そこからまた徐々に電流密度を下げて、後期(溝54の上部を埋め込むとき)には約3mA/cm2となるように調整した。
【0059】
なお、この電解めっき時の電流密度は、その初期の3mA/cm2から中期の20mA/cm2へと上げるときには、5,7,9mA/cm2というように、段階的に上げていくようにした。また、中期の20mA/cm2から後期の3mA/cm2へ下げるときも同様に、段階的に下げていくようにした。
【0060】
図14は第1のCMP工程の要部断面模式図である。
電解めっきによるCu膜56の形成後、Cu膜56とその下のシードCu膜およびバリアメタル55の不要な部分を除去するため、CMPによる平坦化を行った。これにより、シードCu膜とCu膜56からなる下層Cu配線を形成した。
【0061】
図15は第1のキャップ膜等の形成工程の要部断面模式図である。
CMP後、CVD法を用い、Cu配線のCu原子の拡散防止膜となる、膜厚約50nmのSiCのキャップ膜57を形成した。その後、CVD法を用い、膜厚約450nmのSiOCの層間絶縁膜58を形成し、さらに、CVD法を用い、膜厚約50nmのハードマスク59を形成した。
【0062】
図16はビアホールおよび溝の形成工程の要部断面模式図である。
キャップ膜57、層間絶縁膜58およびハードマスク59の形成後、デュアルダマシン法を用い、フォトリソグラフィとエッチングにより、下層Cu配線に通じるビアホール60と上層Cu配線用の溝61を形成した。
【0063】
その後は、下層Cu配線の形成と同様の手順で電解めっきを行い、溝61の埋め込みを行った。
図17は電解めっき工程後の要部断面模式図である。
【0064】
上記図16に示した溝61の形成後、スパッタ法を用いてバリアメタル62およびシードCu膜(図示せず。)を形成し、その後、シードCu膜上に電解めっきによりCu膜63を形成した。
【0065】
電解めっきは、ここでは、その初期(ビアホール60から溝61の下部および下部側の側壁部を埋め込むとき)には電流密度を約3mA/cm2とし、そこから徐々に電流密度を上げ、中期(溝61の中央部を埋め込むとき)には約20mA/cm2となるようにし、そこからまた徐々に電流密度を下げて、後期(溝61の上部を埋め込むとき)には約3mA/cm2となるように調整した。なお、電流密度は、上記下層Cu配線のときと同様、ここでは段階的に変化させるようにした。
【0066】
図18は第2のCMP工程の要部断面模式図である。
電解めっきによるCu膜63の形成後、ハードマスク59までCMPを行って、Cu膜63とその下のシードCu膜およびバリアメタル62の不要な部分を除去し、それにより、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。
【0067】
図19は第2のキャップ膜等の形成工程の要部断面模式図である。
ビアおよび上層Cu配線の形成後、CVD法を用い、膜厚約50nmのSiCのキャップ膜64を形成し、その上に、SiOCの層間絶縁膜65を形成した。
【0068】
以上のような工程を経て、Cu配線構造を形成した。以降は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
また、比較対象試料として、従来の製造方法を用いた試料も作製した。すなわち、従来手法による試料では、電解めっきによってCu膜を埋め込む際、その初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、中期には20mA/cm2となるようにし、その後は溝が完全に埋め込まれるまでその電流密度を変えずに成膜を行った。その他のプロセス上の条件は、上記実施例1の場合と同じにした。
【0069】
上記実施例1の方法により形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その下部、上部および側壁部のCu粒子の平均粒径は約0.1μmであり、その中央部では約0.5μmであることがわかった。これに対し、上記比較対象試料のCu配線の断面を同じくTEMおよびEBSP法を用いて多数観察したところ、その下部と側壁部のCu粒子の平均粒径は約0.1μmであり、その中央部から上部にかけてのCu粒子の平均粒径は約0.5μmであり、上部になるほど大きめになることがわかった。
【0070】
さらに、上記実施例1で用いた電解めっき手法で形成したCu配線と、上記比較対象試料に適用した従来の電解めっき手法で形成したCu配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも2層Cu配線構造とし、下層Cu配線は、配線幅約300nm、長さ約100μmで、その両端にビアを接続し、各ビアにそれぞれ上層Cu配線を接続した。各上層Cu配線は、配線幅約1000nmとし、上層Cu配線上には直接パッドを形成した。そして、試験温度約300℃で、一方の上層Cu配線から、一方のビア、下層Cu配線、他方のビア、他方の上層Cu配線へと、2MA/cm2相当の電流を流した。このような試験の結果、上記実施例1で用いた電解めっき手法を用いた場合の方が、上記比較対象試料に適用した従来の電解めっき手法を用いた場合に比べ、約2倍寿命が長いことがわかった。
【0071】
(実施例2)
ここでは、イオン注入を利用する方法について述べる。
Cu配線の形成工程は、上記実施例1に示した上記図10〜図12の工程までは同じであり、続く下層Cu配線形成のための図13の電解めっき工程においては、ここでは従来手法を用いてCu膜56を形成した。すなわち、図12に示した溝54の下部および下部側の側壁部を埋め込む電解めっきの初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、溝54の中央部を埋め込む中期には20mA/cm2となるようにし、その後は溝54が完全に埋め込まれるまで電流密度を変えずに成膜を行った。
【0072】
次いで、上記図14に示したのと同様にCMPによる平坦化を行った後、上記図15に示したキャップ膜57の形成前に、イオン注入を行った。注入イオンにはArを用い、その注入時の加速電圧は約50keV〜100keVとした。これにより、下層Cu配線を形成した。
【0073】
このようなイオン注入後は、上記実施例1と同様に、上記図15〜図19に示したように、デュアルダマシン法を用い、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。その際、ビアおよび上層Cu配線を形成するための上記図17に示した電解めっき工程においては、下層Cu配線と同様、従来手法を用いてCu膜63を形成し、上記図18に示したCMP工程後、Arを加速電圧約50keV〜100keVでイオン注入した。
【0074】
このようなCu配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このように下層Cu配線および上層Cu配線の形成の際にイオン注入を行ったことで、電解めっきで形成されたCu膜56,63の結晶格子間にArが入り込み、その結晶性が乱れ、イオン注入が行われた領域がアモルファス構造になった。イオン注入条件を制御することにより、Arの注入深さを制御することができ、ここでは下層Cu配線および上層Cu配線のそれぞれの上部にArが注入されるようにした。
【0075】
このようにして形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その表層部はアモルファス化しており、より中央部寄りには、平均粒径約0.1μm以下の小さな多結晶が観察された。しかし、イオン注入元素を到達させなかった中央部では、上記比較対象試料(上記実施例1参照。)と同じく、Cu粒子の平均粒径が約0.5μmであることがわかった。
【0076】
上記実施例1と同様、この実施例2のようにイオン注入法を用いて形成したCu配線と、上記比較対象試料のようにイオン注入法を用いなかったCu配線についてそれぞれ、エレクトロマイグレーション試験を実施した。試験パターンは、上記実施例1に述べたものと同じ構造(2層Cu配線構造)とし、また、試験条件(試験温度約300℃,電流約2MA/cm2)も同じにした。このような試験の結果、イオン注入法を用いた場合の方が、イオン注入法を用いなかった場合に比べ、約1.5倍寿命が長いことがわかった。
【0077】
なお、ここではArをイオン注入することで、Cu配線の上部をアモルファス化する場合を例示したが、前述のように、そのほかのハロゲン属の元素を用いることもでき、同様の構造のCu配線が形成された。
【0078】
また、C,O,N等の元素をイオン注入して、Cu配線の上部に、より高抵抗の化合物を形成させるようにすることもできる。この場合は、イオン注入後、必要に応じて熱処理を施し、所定の化合物を形成させる。なお、熱は、このイオン注入後のプロセス(層間絶縁膜の形成時等)でも充分に与えられるので、イオン注入後の化合物形成を目的とした熱処理は、必ずしも要しない。いずれにしても、イオン注入後に与えられる熱によって化合物が形成されるため、イオン注入時の加速電圧は低く設定することができ、Cu配線に与える格子欠陥等のダメージを低減することができた。
【0079】
(実施例3)
ここでは、電解めっきを2回に分けて行う方法について述べる。
Cu配線の形成工程は、上記実施例1に示した上記図10〜図12の工程までは同じであり、続く下層Cu配線形成のための上記図13に示した電解めっき工程において、条件の異なる2回の電解めっきを行った。
【0080】
まず、1回目の電解めっきでは、その初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、中期には20mA/cm2となるようにし、上記図12に示した溝54の中央部まで埋め込み、その時点で電解めっきを終了した。そして、そのような埋め込み状態で、温度約350℃の熱処理を行った。これにより、Cu粒子が成長し、その粒径が大きくなった。熱処理後、2回目の電解めっきを行い、溝54を完全に埋め込んだ。この2回目の電解めっきは、電流密度約5mA/cm2と低電流密度一定で行った。
【0081】
その後、上記図14に示したCMP工程を経て、下層Cu配線を形成した。
下層Cu配線の形成後は、上記実施例1と同様に、上記図15〜図19に示したように、デュアルダマシン法を用い、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。その際、ビアおよび上層Cu配線を形成するための上記図17に示した電解めっき工程においては、まずビアホール60から溝61の下部および下部側の側壁部を埋め込む初期に電流密度を約3mA/cm2とし、電流密度を20mA/cm2まで徐々に上げて溝61の中央部まで埋め込み(1回目の電解めっき)、温度約350℃の熱処理後、電流密度約5mA/cm2一定の電解めっき(2回目の電解めっき)を行い、溝61を完全に埋め込んだ。その後、上記図18に示したCMP工程を経て、ビアおよび上層Cu配線を形成した。
【0082】
このようなCu配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このようにして形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その下部、側壁部および上部のCu粒子の平均粒径は約0.1μmであり、その中央部では約0.6μmであることがわかった。この方法により、中央部ではCu粒子の粒径が比較的大きく、その周囲ではCu粒子の粒径が比較的小さい下層Cu配線および上層Cu配線が形成できることが確認された。
【0083】
また、上記実施例1と同様、この実施例3のように電解めっきを2回に分けて行う方法を用いて形成したCu配線のエレクトロマイグレーション試験を実施したところ、従来の電解めっき手法を用いた場合に比べ、約2倍寿命が長いことがわかった。
【0084】
(実施例4)
ここでは、Al配線の形成方法について述べる。
Si基板上にSiO2膜を形成し、その上にTiまたは窒化チタン(TiN)からなる膜厚約80nmのバリアメタルをスパッタ法により形成した。そのバリアメタルの上に、Cuを約0.5wt%含む膜厚450nmのAl膜をスパッタ法により形成した。
【0085】
Al膜の形成時には、そのスパッタ条件を途中で切り替えるようにした。すなわち、成膜初期の50nmほどまではスパッタ電力を適正値よりも上げて成膜速度を1μm/minと大きくし、約50nm以上では、成膜速度を0.2μm/minまで下げ、成膜後期の50nmほどはやはり適正値よりも上昇させて1μm/minとした。Alの成膜の場合、粒子の核形成が粒径を律速するので、成膜速度が大きいほど粒径が小さくなる傾向がある。このことを利用し、初期と後期の段階で成膜速度を大きくしてAl粒子が小さくなるようにし、中期の段階では成膜速度を小さくしてAl粒子が大きくなるようにした。
【0086】
Al膜の形成後は、再びTiまたはTiNからなる膜厚約50nmのバリアメタルをスパッタ法により形成した。そして、フォトリソグラフィを用いて幅約0.5μmのパターンを形成し、RIEにより余計な金属部分を除去した。これにより、配線幅約0.5μmで、上下にバリアメタルが形成された下層Al配線を形成した。
【0087】
その後、SiO2膜を全面に堆積し、Al配線に通じるタングステン(W)ビアを形成し、さらに、同様の工程を繰り返して上層Al配線を形成した。
このようなAl配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
【0088】
このようにして形成したAl配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Al配線断面において、その下部(下のバリアメタル近傍)と上部(上のバリアメタル近傍)でAl粒子の平均粒径が約0.2μmであり、その中央部でAl粒子の平均粒径が約0.5μmであることが確認された。なお、Al配線は、ドライエッチングで形成されたものであるので、その側壁部すなわちSiO2膜と接する界面の近傍では、Al粒子の平均粒径は、中央部と同等であった。
【0089】
このような手法で形成したAl配線と、従来通りの手法すなわちスパッタ条件を途中で切り替えないで形成したAl配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも2層Al配線構造とし、下層Al配線の両端にWビアを接続し、各ビアにそれぞれ上層Al配線を接続し、各上層Al配線上にはパッドを形成した。そして、試験温度約250℃で、一方の上層Al配線から、一方のWビア、下層Al配線、他方のビア、他方の上層Al配線へと、1.5MA/cm2相当の電流を流した。このような試験の結果、上記の手法を用いて形成したAl配線の方が、従来の手法を用いて形成したAl配線に比べ、約1.5倍寿命が長いことがわかった。
【0090】
Al配線の場合、電子の輸送は、上下のバリアメタルとの界面が優勢である。それらの近傍でのAl粒子の粒径が小さくなったことで、その領域の抵抗率が上昇し、電流が比較的中央部を流れ、それによってエレクトロマイグレーション耐性が向上したものと考えられる。
【0091】
なお、この例では、Al配線の粒径を、スパッタ時の成膜速度を変化させることによって制御するようにしたが、このほかにも、例えば、スパッタ時の成膜温度を変化させたり、スパッタ時に微量の水素(H2)ガスや酸素(O2)ガスを導入したりすることによっても制御することが可能である。すなわち、スパッタ時の成膜温度が高い場合には、成膜表面での拡散が促進されるために、Al粒子の粒径が大きくなり、成膜温度が低い場合には、核成長が促進されるために、Al粒子の粒径が小さくなる。また、微量のH2ガスやO2ガスの導入は、Al粒子を還元したり酸化したりしてその粒径を変化させる。そのため、これらのような方法を用いることによっても、Al粒子の粒径を制御することが可能であり、エレクトロマイグレーション耐性の向上を図ることが可能になる。
【0092】
以上説明したように、CuやAl等を用いた金属配線を形成する際、その内部の粒径を制御するようにした。特に、エレクトロマイグレーションで最も金属の輸送が起きやすい領域の金属粒子の粒径を他の領域に比べて相対的に小さくすることにより、その領域の電子の流れを減少させ、エレクトロマイグレーション現象に対する耐性を向上させる。また、そのような構成を有する金属配線は、電解めっき条件やスパッタ条件を最適に設定することにより、安定して形成することができる。したがって、エレクトロマイグレーション耐性を有する信頼性の高い金属配線を備えた半導体装置が安定的に製造可能となる。
【0093】
なお、以上の説明における、半導体装置の各構成要素の材質や、サイズ、形成方法等は、上記の例に限定されるものではなく、形成する半導体装置の要求特性等に応じ、任意に設定可能である。
【0094】
(付記1) 金属配線を備える半導体装置において、
前記金属配線は、上面を膜で覆われ、その上面を覆う膜との界面近傍である上部が、中央部に比べて高抵抗化されていることを特徴とする半導体装置。
【0095】
(付記2) 前記金属配線は、前記上部の金属粒子の平均粒径が、前記中央部の金属粒子の平均粒径よりも小さく形成されていることを特徴とする付記1記載の半導体装置。
(付記3) 前記金属配線は、前記上部をアモルファスにされていることを特徴とする付記1記載の半導体装置。
【0096】
(付記4) 前記金属配線は、さらに、前記金属配線の下面を覆う膜との界面近傍である下部が、前記中央部に比べて高抵抗化されていることを特徴とする付記1記載の半導体装置。
【0097】
(付記5) 前記金属配線は、下面および側面を高融点金属膜で覆われ、上面を絶縁膜で覆われていることを特徴とする付記1〜4のいずれかに記載の半導体装置。
(付記6) 前記金属配線は、上下面を高融点金属膜で覆われ、側面を絶縁膜で覆われていることを特徴とする付記1〜4のいずれかに記載の半導体装置。
【0098】
(付記7) 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
めっき法を用いて、高電流密度の条件で金属膜を形成し、次いで、低電流密度の条件で金属膜を形成し、前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0099】
(付記8) 前記高電流密度の条件で金属膜を形成する前に、低電流密度の条件で金属膜を形成することを特徴とする付記7記載の半導体装置の製造方法。
(付記9) 前記複数回のめっきを行って前記溝を前記金属膜で埋め込む際には、各回のめっき間でそれぞれ熱処理を行うことを特徴とする付記8記載の半導体装置の製造方法。
【0100】
(付記10) 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
高電流密度の条件で、めっき法を用いて前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0101】
(付記11) 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記金属膜の上部を多結晶化またはアモルファス化することを特徴とする付記10記載の半導体装置の製造方法。
【0102】
(付記12) 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記金属膜と化合物を形成する元素を導入することを特徴とする付記10記載の半導体装置の製造方法。
【0103】
(付記13) 前記所定元素として前記金属膜と前記化合物を形成する前記元素を導入する場合には、前記元素を導入する工程後に、前記化合物が形成される熱処理を行うことを特徴とする付記12記載の半導体装置の製造方法。
【0104】
(付記14) 金属配線を備える半導体装置の製造方法において、
第1の絶縁膜上に第1のバリアメタルを形成する工程と、
前記第1のバリアメタル上に、下部と上部の金属粒子の平均粒径が中央部の金属粒子の平均粒径より小さくなるような条件で、金属膜を形成する工程と、
前記金属膜上に第2のバリアメタルを形成する工程と、
前記第1,第2のバリアメタルおよび前記金属膜を配線パターンに加工する工程と、
前記配線パターンを第2の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
【0105】
(付記15) 前記第1のバリアメタル上に、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるような条件で、前記金属膜を形成する工程においては、
前記金属膜を形成する際の形成速度、形成温度または導入ガスを変化させることにより、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるように、前記金属膜を形成することを特徴とする付記14記載の半導体装置の製造方法。
【符号の説明】
【0106】
1,10,20 Cu配線
1a,10a,20a,30a Cu粒子
2,6,11,15,21,31,43,44,52,58,65 層間絶縁膜
3,12,22,32,53,59 ハードマスク
4,13,23,33,41,42,55,62 バリアメタル
5,14,57,64 キャップ膜
34,35,56,63 Cu膜
40 Al配線
40a Al粒子
50 Si基板
51 下地絶縁膜
54,61 溝
60 ビアホール
【技術分野】
【0001】
本発明は金属配線を有する半導体装置の製造方法に関する。
【背景技術】
【0002】
シリコン(Si)半導体デバイスの高集積化とチップサイズの縮小化に伴い、その内部に形成される配線の微細化および多層配線化も進んできている。例えば、65nmノードデバイスでは、最小配線幅がおよそ100nm前後である。そのような微細な配線に電流を流すと、配線の金属原子が移動する、エレクトロマイグレーションが発生し得る。エレクトロマイグレーションにより、配線にボイドやヒロックが生じ、これらが配線の抵抗上昇、断線、短絡等を引き起こし、回路の信頼性を低下させる。
【0003】
ところで、先端Si半導体デバイスでは、その配線に、いわゆるダマシン法を用いて形成されるCu配線が一般的に用いられている。ダマシン法では、例えば、まず絶縁膜にリソグラフィ技術とエッチング技術を用いて溝を形成した後、全面にスパッタ法を用いてバリアメタルおよびシードCu膜を形成し、その上に電解めっき法を用いてCu膜を形成して溝を埋め込み、絶縁膜上の余分なCu膜やバリアメタルをCMP(Chemical Mechanical Polishing)で除去することにより、Cu配線を形成する。さらに、Cu配線の表面には、上記バリアメタルと同様、Cu配線のCu原子の拡散を抑制する目的で、窒化シリコン(SiN)等のキャップ膜をCVD(Chemical Vapor Deposition)法等を用いて形成する(例えば、特許文献1参照。)。
【0004】
このようにして形成されるCu配線では、その周りがバリアメタルとキャップ膜によって覆われているが、バリアメタルとの界面に比べると、キャップ膜との界面の密着力は弱くなる。Cu配線とバリアメタルとの界面が金属同士の接合からなるのに対し、Cu配線とキャップ膜との界面は、絶縁膜と金属との接合からなるためである。Cu配線のCu原子の拡散は、密着力の弱いキャップ膜との界面から起こりやすいと考えられており、実際、ボイドもこの界面で散見される確率が高い。
【0005】
エレクトロマイグレーション耐性を高める方法としては、例えば、キャップ膜を形成する際、その成膜に先立って所定の前処理を施し、その後、成膜を行うことにより、キャップ膜とCu配線との界面を改質させる方法等が提案されている(例えば、非特許文献1参照。)。また、エレクトロマイグレーション耐性を高める別の方法として、キャップ膜にコバルトタングステンリン(CoWP)等の金属を用いる方法等も提案されている(例えば、非特許文献2参照。)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2005−317835号公報
【非特許文献】
【0007】
【非特許文献1】リライアビリティ・フィジクス・シンポジウム・プロシーディングズ(Reliability Physics Symposium Proceedings),IEEE,2004年4月,p.246
【非特許文献2】ジャーナル・オブ・アプライド・フィジクス(Journal of Applied Physics),2003年1月,第93巻,第3号,p.1417−1421
【発明の概要】
【発明が解決しようとする課題】
【0008】
今後、世代が進めば配線幅はさらに細くなり、45nmノードになると最小配線幅はおよそ70nmになる。このような状況になると、キャップ膜の材質を考慮するほか、上記のようなキャップ膜とCu配線の界面を改質する方法を用いるのみでは、エレクトロマイグレーションを充分に抑制できなくなる可能性がある。例えば、キャップ膜にSiNを用いた場合には、炭化シリコン(SiC)や炭化窒化シリコン(SiCN)を用いた場合に比べ、Cu配線との密着力が強まる。しかしながら、SiNは、SiCやSiCNに比べると誘電率が高く、キャップ膜にSiNを用いることにより、Cu配線の高速化は妨げられることになってしまう。
【0009】
また、上記のように金属のキャップ膜を用いると、Cu配線との間に強い密着力が得られ、Cu原子の拡散を抑えることができる。このような金属のキャップ膜は、配線上に選択的に形成する必要があるが、次世代半導体デバイスのような狭ピッチの配線上にそのように選択的に金属のキャップ膜を形成することは必ずしも容易でなく、量産性の点で課題が残っているのが現状である。
【課題を解決するための手段】
【0010】
本発明の一観点によれば、金属配線を備える半導体装置の製造方法において、絶縁膜に溝を形成する工程と、前記溝にバリアメタルを形成する工程と、めっき法を用いて、前記溝に第1の電流密度の条件で第1の平均粒径を有する第1の金属膜を形成し、次いで、前記溝に前記第1の電流密度よりも高い第2の電流密度の条件で前記第1の平均粒径よりも大きい第2の平均粒径を有する第2の金属膜を形成する工程と、前記溝に形成された前記第1,第2の金属膜の上部に所定元素を導入する工程と、前記所定元素が導入された前記第1,第2の金属膜上にキャップ膜を形成する工程と、を有する半導体装置の製造方法が提供される。
【発明の効果】
【0011】
開示の半導体装置の製造方法によれば、金属配線には、その上部よりも中央部に比較的電流が流れやすくなるため、その上部からのエレクトロマイグレーションが抑えられるようになる。したがって、信頼性の高い金属配線を備えた半導体装置が実現可能になる。また、そのような構成の金属配線は、工程を複雑にすることなく安定して形成することができるため、信頼性の高い金属配線を備えた半導体装置を安定的に量産することが可能になる。
【図面の簡単な説明】
【0012】
【図1】Cu配線の配線幅と抵抗率との関係を示す図である。
【図2】Cu配線内の粒径分布の説明図である。
【図3】Cu配線の構成例を示す要部断面模式図である。
【図4】CMP工程後の要部断面模式図である。
【図5】イオン注入工程の要部断面模式図である。
【図6】第1の電解めっき工程の要部断面模式図である。
【図7】熱処理工程の要部断面模式図である。
【図8】第2の電解めっき工程の要部断面模式図である。
【図9】Al配線の構成例を示す要部断面模式図である。
【図10】層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
【図11】溝形成工程の要部断面模式図である。
【図12】バリアメタル等の形成工程の要部断面模式図である。
【図13】電解めっき工程の要部断面模式図である。
【図14】第1のCMP工程の要部断面模式図である。
【図15】第1のキャップ膜等の形成工程の要部断面模式図である。
【図16】ビアホールおよび溝の形成工程の要部断面模式図である。
【図17】電解めっき工程後の要部断面模式図である。
【図18】第2のCMP工程の要部断面模式図である。
【図19】第2のキャップ膜等の形成工程の要部断面模式図である。
【発明を実施するための形態】
【0013】
はじめに、Cu配線の構成とその特性について説明する。
まず、様々な形状のCu配線を形成してその抵抗を精密に測定し、さらに、それらのCu配線の配線幅や配線高さを精密に測定して、抵抗率を算出した。また、Cu配線形成時のCu膜の形成条件、Cu配線の配線幅、配線高さを変えることによって、Cu配線を構成するCu粒子の粒径(グレインサイズ)を変化させた。粒径は、TEM(Transmission Electron Microscope)またはEBSP(Electron Back Scattering Pattern)法を用いて測定した。
【0014】
図1はCu配線の配線幅と抵抗率との関係を示す図である。なお、図1において、横軸は配線幅(nm)を表し、縦軸は抵抗率(μΩ・cm)を表している。また、図1には、後述するモデルを用いてフィッティングを行って得られるフィッティング曲線A,B,Cを併せて図示している。
【0015】
図1より、Cu配線の抵抗率は、それを構成するCu粒子の粒径によらず、配線幅が数百nmから増加し始め、100nm以下になると、その増加が顕著になることがわかった。また、ここでは平均粒径を大体3種類(平均粒径約213nm,230nm,256nm(ただし、配線幅1μmでの平均粒径。))に変化させたが、配線幅が同じであっても、粒径が小さいものほど抵抗率が高くなることがわかった。
【0016】
この結果を解析するため、抵抗率の粒径依存性を、薄膜の表面散乱モデル(F-S Model;E.H. Sondheimer, "The Mean Free Path of Electron in Metals", Adv. Phys. (1952))、および結晶粒界での散乱を取り込んだモデル(M-S Model;A.F. Mayadas, "Electrical-Resistivity Model for Polycrystalline Films: the Case of Arbitrary Reflection at External Surfaces", Phys. Rev. B (1970), Vol.1, p.1382)を用いた計算でフィッティングを行った。これらのフィッティングに必要なパラメータのうち、粒径については、形成したCu配線について実際に測定したものを利用した。図1には、これらのフィッティング曲線A,B,Cを併せて図示している。
【0017】
Cu配線の配線幅が100nm以下になると、その断面積に対して周囲の界面の割合が増加し、電子の散乱寄与が増加するため、抵抗率が上昇する。一方、粒径が小さくなると抵抗率が増加しているが、これも正確に考慮することで、抵抗率の変化がほぼ説明されることがわかった。すなわち、100nm以下の微細配線では、界面での電子の反射に加え、粒界での電子散乱効果が大きく働くため、抵抗率が粒径にも依存することがわかった。このような現象は、電子の散乱自由工程である40nm前後まで粒径が小さくなると顕著になる。
【0018】
この結果を基に考えると、例えば、微細配線内に粒径分布が存在する場合、電気は抵抗の低いところを流れやすいので、粒径の比較的大きな領域を選択的に流れることになる。
図2はCu配線内の粒径分布の説明図である。
【0019】
ダマシン法でCu配線1を形成する場合には、まず、酸化シリコン(SiO2)等の層間絶縁膜2上にSiN等のハードマスク3を形成し、Cu配線1を形成すべき領域に溝を形成する。その後、スパッタ法を用い、全面にタンタル(Ta)やチタン(Ti)、あるいは窒化タンタル(TaN)等の高融点金属を用いたバリアメタル4を形成し、さらに、シードCu膜(図示せず。)を形成して、その上に電解めっきによりCu膜を形成して溝を埋め込む。そして、ハードマスク3上の余分なCu膜やバリアメタル4等をCMPで除去することにより、Cu配線1を形成する。その上にCVD法等を用いてSiCやSiN等のキャップ膜5を形成し、さらに、その上には、SiO2等の上層の層間絶縁膜6を形成していく。
【0020】
このような方法では、通常、電解めっきの初期で電流密度を低くしてCu膜の形成速度を遅くする。これは、Cu配線1の配線幅によらず、その下部や下部側の側壁部が確実に埋め込まれるようにするため、また、めっき開始時の急激な電流変化によってシードCu膜が溶解しないようにするためである。このように低電流密度でCu膜形成速度が遅い電解めっきの初期には、形成されるCu膜中に取り込まれる不純物が多くなる。その結果、後の熱処理により、その多数の不純物を核にして多数のCu粒子1aが生成されるため、換言すれば、その多数の不純物によって大きなCu粒子1aの生成が阻害されるために、Cu粒子1aの粒径が小さくなる傾向がある。
【0021】
一方、Cu配線1の中央部から上部を埋め込むための電解めっきの中期から後期にかけては、電流密度を高くしてCu膜形成速度を速める。このときは、低電流密度で行ったときとは逆に、形成されるCu膜中に取り込まれる不純物が少なくなり、Cu粒子1aの粒径が大きくなる傾向がある。
【0022】
Cu配線1は、このような電解めっきによって形成されるため、図2に示したように、その下部や下部側の側壁部ではCu粒子1aの粒径が比較的小さく、中央部から上部ではCu粒子1aの粒径が比較的大きくなった構造で形成されるようになる。
【0023】
このような構造を有するCu配線1では、上記図1の結果からわかるように、Cu配線1を流れる電流は、粒径が比較的大きく、抵抗率の低い、中央部から上部の領域に集中的に流れるようになる。エレクトロマイグレーションは、電子の流れによってCu原子が移動するものであるので、電子の流れがCu配線1のCu原子に及ぼす影響は、中央部から上部の領域で大きくなることになる。
【0024】
また、Cu配線1がキャップ膜5と接するのは、Cu配線1の上面であり、キャップ膜5が絶縁膜である場合、その部分の密着力が弱いことが知られているところである。すなわち、エレクトロマイグレーションが発生する際、キャップ膜5と接するCu配線1の上部界面でのCu原子の拡散が支配的である理由は、その上部界面におけるキャップ膜5との密着力の弱さに加え、電子がCu配線1の中央部から上部にかけて比較的多く流れることでエレクトロマイグレーションの駆動力が強くなっているためであるということができる。
【0025】
以上のことから、Cu配線を、その中央部ではCu粒子が比較的大きく、その周囲ではCu粒子が比較的小さくなるような構成とする。
図3はCu配線の構成例を示す要部断面模式図である。
【0026】
図3に示すCu配線10は、上記図2に示したCu配線1と同様、ダマシン法を用いて形成され、SiO2等の層間絶縁膜11とSiN等のハードマスク12に設けた溝を、TaやTi、あるいはTaN等を用いたバリアメタル13を介して、Cu膜で埋め込んだ構成を有している。Cu配線10は、溝形成後の全面にまずバリアメタル13とシードCu膜(図示せず。)を形成し、電解めっき法を用いてCu膜を形成し、ハードマスク12までCMPを行うことにより、形成される。このCu配線10上には、SiCやSiN等のキャップ膜14が形成され、さらに、その上には、SiO2等の上層の層間絶縁膜15が形成される。
【0027】
この図3に示したCu配線10は、その中央部のCu粒子10aが比較的大きく、その周囲の下部、側壁部および上部のCu粒子10aが比較的小さい構成を有している。このような構成を有するCu配線10では、Cu粒子10aが比較的大きく、抵抗率が低い、その中央部を電流が比較的流れやすく、Cu粒子10aが比較的小さく、抵抗率が高い、その周囲には電流が比較的流れにくくなる。その結果、密着力の弱いCu配線10の上部とキャップ膜14との界面では、エレクトロマイグレーションの駆動力が弱まるようになる。
【0028】
一般に、配線に流れる信号の周波数が高くなればなるほど、その表面に電流が集中する。この現象は表皮効果と呼ばれる。最先端のデバイスではGHzオーダの信号が流れていて、一般的な物体では表皮効果を無視できない領域である。電流の流れる深さは表皮深さδと呼ばれ、表皮深さδは、次の式(1)で表される。
【0029】
【数1】
【0030】
式(1)において、μは導体の絶対透磁率で4π×10-7(H/m)であり、σは導電率、ωは電流の角周波数である。ここで導体をCuと仮定すれば、例えば周波数1GHzでの表皮深さδは、2.09μmとなる。すなわち、このような周波数では、通常のμmオーダのCu配線は全て表面と見なしてよく、表皮効果によってCu配線の表面だけに電流が流れることはない。
【0031】
したがって、図3に示したCu配線10のように、その内部に所定の粒径分布を形成することによる電流の流路制御は可能であるということができる。
Cu配線10内の粒径分布は、例えば、Cu膜を形成する際の電解めっき時の電流密度を制御することによって制御することができる。
【0032】
具体的には、電解めっきの初期すなわちCu配線10の下部や下部側の側壁部を形成するときには低電流密度とし、中期のCu配線10の中央部を形成するころに電流密度を上げ、後期のCu配線10の上部を形成するころに再び低電流密度に戻すようにする。電解めっき時の電流密度をこのように制御することにより、中央部のCu粒子10aが比較的大きく、その周囲のCu粒子10aが比較的小さいCu配線10が得られるようになる。
【0033】
なお、電解めっき時の電流密度は、例えば、その初期から中期の間は、段階的に上げていき、その中期から後期の間は、段階的に下げていくようにする。このほか、初期から中期の間、中期から後期の間で、それぞれ連続的に電流密度を変化させるようにすることも可能である。電流密度は、得られるCu配線10内にボイド等が発生しないような条件を設定するようにすればよい。
【0034】
このような方法によれば、電解めっき時の電流密度制御のみで、電流が比較的中央部を流れやすい、エレクトロマイグレーション耐性を有するCu配線10を形成することができ、また、このようなCu配線10を形成するためには、新たな製造装置を導入することを要しない。
【0035】
また、Cu配線内の粒径分布を制御するためには、上記のように電解めっき時の電流密度を制御する方法のほか、以下に示すような、イオン注入を利用する方法や、電解めっきを異なる条件で複数回行う方法を用いることもできる。
【0036】
図4および図5はイオン注入を利用したCu配線形成方法の説明図であって、図4はCMP工程後の要部断面模式図、図5はイオン注入工程の要部断面模式図である。
まず、SiO2等の層間絶縁膜21およびSiN等のハードマスク22に溝を形成し、TaやTi、あるいはTaN等を用いたバリアメタル23とシードCu膜(図示せず。)の形成後、電解めっきによりCu膜を形成する。電解めっき時には、初期で電流密度を低くし、中期から後期にかけては電流密度を高くする、従来通りの手法を用いてCu膜を形成する。その後、ハードマスク22までCMPを行い、Cu配線20を形成する。これにより、図4に示したような状態を得る。
【0037】
このようにしてCu配線20を形成した後、キャップ膜の形成前に、図5に示すように、そのCu配線20に対し、アルゴン(Ar)、ネオン(Ne)、キセノン(Xe)等のハロゲン属の元素を、エネルギーを適切に調整してイオン注入し、必要に応じて所定の熱処理を行って、そのCu配線20の上部だけを多結晶化またはアモルファス化する。このような処理を行った上で、キャップ膜等の形成を行うようにする。なお、図5には、多結晶化された場合を模式的に示している。
【0038】
このような方法によっても、例えばCu配線20の上部が多結晶化された場合、その上部のCu粒子20aが小さくなるため、その上部の抵抗率を増加させることができる。また、Cu配線20の上部をアモルファス化した場合にも、その上部の抵抗率を増加させることができる。したがって、上記図3のCu配線10と同様、電流は、このCu配線20の中央部を比較的流れやすく、キャップ膜との密着力が弱い上部には比較的流れにくくなるため、エレクトロマイグレーション耐性が高まるようになる。
【0039】
イオン注入する元素としては、上記のようなハロゲン属元素のほか、例えば、Cuと化合物を形成する炭素(C)、酸素(O)、窒素(N)等の元素を用いることもできる。このような元素を用いた場合に形成される化合物は、いずれも純Cuに比べて抵抗が高くなるため、Cu配線20の上部を多結晶化またはアモルファス化したときと同様の効果を得ることが可能になる。
【0040】
また、図6から図8は電解めっきを複数回に分けて行うCu配線形成方法の説明図であって、図6は第1の電解めっき工程の要部断面模式図、図7は熱処理工程の要部断面模式図、図8は第2の電解めっき工程の要部断面模式図である。
【0041】
この方法では、まず、図6に示すように、SiO2等の層間絶縁膜31およびSiN等のハードマスク32に溝を形成した後、TaやTi、あるいはTaN等を用いたバリアメタル33とシードCu膜(図示せず。)を形成し、初期には低い電流密度、中期には電流密度を高くして1回目の電解めっきを行い、Cu膜34を形成する。溝がCu膜34で完全に埋め込まれる前に、この1回目の電解めっきを終了する。このようにして得られるCu膜34は、溝の下部や側壁部ではCu粒子30aが比較的小さく、中央部から上ではCu粒子30aが比較的大きくなる。
【0042】
次いで、図7に示すように、例えば、N2雰囲気や真空雰囲気中、約350℃で数分程度の熱処理を行う。これにより、Cu膜34を構成しているCu粒子30aが全体的により大きくなる。
【0043】
そして、その所定の熱処理後、図8に示すように、一定の低い電流密度で2回目の電解めっきを行い、Cu膜35を形成する。この2回目の電解めっきにより、溝を完全に埋め込む。
【0044】
以降は、ハードマスク32までCMPを行い、その上にキャップ膜等を形成していけばよい。
このような方法により、中央部ではCu粒子30aが比較的大きく、キャップ膜と接する上部ではCu粒子30aが比較的小さいCu配線を形成することができ、エレクトロマイグレーション耐性を高めることが可能になる。
【0045】
なお、ここでは、電解めっきを2回に分けて行った場合を例示したが、3回以上に分けて行うことも可能である。電解めっきを細かく分割し、さらに、それらの間でそれぞれ所定条件の熱処理を行うことにより、粒径のより制御されたCu配線が形成できることは明白である。各電解めっきの条件(電流密度等)および熱処理の条件(温度、時間等)は、形成すべきCu粒子の粒径に応じて、それぞれ適切に設定すればよい。ただし、このように電解めっきの回数を増やすと、製造工程が増加してコストの増加を招き得る点に留意する。
【0046】
また、このように複数回に分けて電解めっきを行う方法は、形成するCu配線の配線幅に特に制限はなく、例えば約150nmといった比較的細い配線幅のCu配線の形成のほか、約1μmといった比較的太い配線幅のCu配線の形成にも同様に適用可能であり、いずれの場合も同様の粒径分布を得ることが可能である。
【0047】
以上の説明では、Cu配線を例にして述べたが、その他の金属配線、例えばアルミニウム(Al)多結晶を主成分とするAl配線等についても、同様に適用することが可能である。
【0048】
図9はAl配線の構成例を示す要部断面模式図である。
図9に示すAl配線40は、その下層と上層に、TaやTi、あるいはTaN等の高融点金属を用いたバリアメタル41,42が積層されている。
【0049】
このようなAl配線40は、例えば、次のようにして形成される。まず、SiO2等の層間絶縁膜43上に、スパッタ法を用い、高融点金属膜、Al膜(Alを主成分とする膜を含む。)、高融点金属膜を順に積層する。そして、それらをドライエッチング等で加工することにより、図9に示したようなバリアメタル41、Al配線40、バリアメタル42の3層構造が得られるようになる。その後、Al配線40を含む3層構造を覆うように、SiO2等の層間絶縁膜44が形成される。
【0050】
スパッタ法によるAl膜の形成時には、その初期と後期すなわちAl配線40の下部と上部を形成するときにAl粒子40aが比較的小さく、中期すなわちAl配線40の中部を形成するときにAl粒子40aが比較的大きくなるようなスパッタ条件を設定する。具体的には、スパッタ時のプラズマ電圧を調整したり、導入ガスを制御したりすることにより、Al粒子40aの粒径を制御すればよい。このようにしてAl膜を形成することにより、その加工後には、下部と上部のAl粒子40aが比較的小さく、中部のAl粒子40aが比較的大きなAl配線40が得られる。したがって、上記Cu配線について述べたのと同様の効果を得ることが可能になる。
【0051】
一般的なAl配線では、電子の輸送が上下のバリアメタルとの界面近傍で優勢であり、したがって、エレクトロマイグレーションもそのような領域で発生しやすい。これに対し、上記のAl配線40のように、バリアメタルとの界面近傍におけるAl粒子40aの粒径を小さくすると、その領域の抵抗率が高くなるため、電流が中央部を比較的流れやすくなり、そのようなエレクトロマイグレーションの発生を抑えることが可能になる。
【0052】
なお、ここでは、Al配線40の上下層にバリアメタル41,42を設ける構成を例示したが、下層のバリアメタル41のみを設ける構成とすることも可能である。
以上説明したように、従来半導体装置製造に用いている装置を用い、その形成条件を適切に制御することにより、エレクトロマイグレーション耐性を有する金属配線を形成することができ、そのような信頼性の高い金属配線を備えた半導体装置を安定して実現することが可能になる。
【0053】
以下、実施例について説明する。
(実施例1)
ここでは、電解めっき時の電流密度条件を制御する方法を用いた例について述べる。Cu配線形成の各工程断面図を図10から図19に示す。なお、トランジスタ部については、その図示を省略している。各工程について順に説明する。
【0054】
図10は層間絶縁膜およびハードマスクの形成工程の要部断面模式図である。
まず、Si基板50上に形成されたSiO2の下地絶縁膜51の上に、CVD法を用いて、膜厚約250nmの炭化酸化シリコン(SiOC)の低誘電率(Low−k)膜を堆積し、層間絶縁膜52を形成した。この層間絶縁膜52上に、膜厚約50nmのハードマスク53を形成した。
【0055】
図11は溝形成工程の要部断面模式図である。
層間絶縁膜52およびハードマスク53の形成後、フォトリソグラフィとエッチングにより、層間絶縁膜52およびハードマスク53を貫通する幅100nm〜1000nmの下層Cu配線用の溝54を形成した。
【0056】
図12はバリアメタル等の形成工程の要部断面模式図である。
溝54の形成後、スパッタ法を用いて、TaまたはTaNのバリアメタル55を形成し、さらに、シードCu膜(図示せず。)を形成した。
【0057】
図13は電解めっき工程の要部断面模式図である。
バリアメタル55およびシードCu膜の形成後、シードCu膜上に電解めっきによりCu膜56を形成し、上記図11および図12に示した溝54をCu膜56により埋め込んだ。
【0058】
電解めっきは、ここでは、その初期(溝54の下部および下部側の側壁部を埋め込むとき)には電流密度を約3mA/cm2とし、そこから徐々に電流密度を上げ、中期(溝54の中央部を埋め込むとき)には約20mA/cm2となるようにした。そして、そこからまた徐々に電流密度を下げて、後期(溝54の上部を埋め込むとき)には約3mA/cm2となるように調整した。
【0059】
なお、この電解めっき時の電流密度は、その初期の3mA/cm2から中期の20mA/cm2へと上げるときには、5,7,9mA/cm2というように、段階的に上げていくようにした。また、中期の20mA/cm2から後期の3mA/cm2へ下げるときも同様に、段階的に下げていくようにした。
【0060】
図14は第1のCMP工程の要部断面模式図である。
電解めっきによるCu膜56の形成後、Cu膜56とその下のシードCu膜およびバリアメタル55の不要な部分を除去するため、CMPによる平坦化を行った。これにより、シードCu膜とCu膜56からなる下層Cu配線を形成した。
【0061】
図15は第1のキャップ膜等の形成工程の要部断面模式図である。
CMP後、CVD法を用い、Cu配線のCu原子の拡散防止膜となる、膜厚約50nmのSiCのキャップ膜57を形成した。その後、CVD法を用い、膜厚約450nmのSiOCの層間絶縁膜58を形成し、さらに、CVD法を用い、膜厚約50nmのハードマスク59を形成した。
【0062】
図16はビアホールおよび溝の形成工程の要部断面模式図である。
キャップ膜57、層間絶縁膜58およびハードマスク59の形成後、デュアルダマシン法を用い、フォトリソグラフィとエッチングにより、下層Cu配線に通じるビアホール60と上層Cu配線用の溝61を形成した。
【0063】
その後は、下層Cu配線の形成と同様の手順で電解めっきを行い、溝61の埋め込みを行った。
図17は電解めっき工程後の要部断面模式図である。
【0064】
上記図16に示した溝61の形成後、スパッタ法を用いてバリアメタル62およびシードCu膜(図示せず。)を形成し、その後、シードCu膜上に電解めっきによりCu膜63を形成した。
【0065】
電解めっきは、ここでは、その初期(ビアホール60から溝61の下部および下部側の側壁部を埋め込むとき)には電流密度を約3mA/cm2とし、そこから徐々に電流密度を上げ、中期(溝61の中央部を埋め込むとき)には約20mA/cm2となるようにし、そこからまた徐々に電流密度を下げて、後期(溝61の上部を埋め込むとき)には約3mA/cm2となるように調整した。なお、電流密度は、上記下層Cu配線のときと同様、ここでは段階的に変化させるようにした。
【0066】
図18は第2のCMP工程の要部断面模式図である。
電解めっきによるCu膜63の形成後、ハードマスク59までCMPを行って、Cu膜63とその下のシードCu膜およびバリアメタル62の不要な部分を除去し、それにより、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。
【0067】
図19は第2のキャップ膜等の形成工程の要部断面模式図である。
ビアおよび上層Cu配線の形成後、CVD法を用い、膜厚約50nmのSiCのキャップ膜64を形成し、その上に、SiOCの層間絶縁膜65を形成した。
【0068】
以上のような工程を経て、Cu配線構造を形成した。以降は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
また、比較対象試料として、従来の製造方法を用いた試料も作製した。すなわち、従来手法による試料では、電解めっきによってCu膜を埋め込む際、その初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、中期には20mA/cm2となるようにし、その後は溝が完全に埋め込まれるまでその電流密度を変えずに成膜を行った。その他のプロセス上の条件は、上記実施例1の場合と同じにした。
【0069】
上記実施例1の方法により形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その下部、上部および側壁部のCu粒子の平均粒径は約0.1μmであり、その中央部では約0.5μmであることがわかった。これに対し、上記比較対象試料のCu配線の断面を同じくTEMおよびEBSP法を用いて多数観察したところ、その下部と側壁部のCu粒子の平均粒径は約0.1μmであり、その中央部から上部にかけてのCu粒子の平均粒径は約0.5μmであり、上部になるほど大きめになることがわかった。
【0070】
さらに、上記実施例1で用いた電解めっき手法で形成したCu配線と、上記比較対象試料に適用した従来の電解めっき手法で形成したCu配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも2層Cu配線構造とし、下層Cu配線は、配線幅約300nm、長さ約100μmで、その両端にビアを接続し、各ビアにそれぞれ上層Cu配線を接続した。各上層Cu配線は、配線幅約1000nmとし、上層Cu配線上には直接パッドを形成した。そして、試験温度約300℃で、一方の上層Cu配線から、一方のビア、下層Cu配線、他方のビア、他方の上層Cu配線へと、2MA/cm2相当の電流を流した。このような試験の結果、上記実施例1で用いた電解めっき手法を用いた場合の方が、上記比較対象試料に適用した従来の電解めっき手法を用いた場合に比べ、約2倍寿命が長いことがわかった。
【0071】
(実施例2)
ここでは、イオン注入を利用する方法について述べる。
Cu配線の形成工程は、上記実施例1に示した上記図10〜図12の工程までは同じであり、続く下層Cu配線形成のための図13の電解めっき工程においては、ここでは従来手法を用いてCu膜56を形成した。すなわち、図12に示した溝54の下部および下部側の側壁部を埋め込む電解めっきの初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、溝54の中央部を埋め込む中期には20mA/cm2となるようにし、その後は溝54が完全に埋め込まれるまで電流密度を変えずに成膜を行った。
【0072】
次いで、上記図14に示したのと同様にCMPによる平坦化を行った後、上記図15に示したキャップ膜57の形成前に、イオン注入を行った。注入イオンにはArを用い、その注入時の加速電圧は約50keV〜100keVとした。これにより、下層Cu配線を形成した。
【0073】
このようなイオン注入後は、上記実施例1と同様に、上記図15〜図19に示したように、デュアルダマシン法を用い、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。その際、ビアおよび上層Cu配線を形成するための上記図17に示した電解めっき工程においては、下層Cu配線と同様、従来手法を用いてCu膜63を形成し、上記図18に示したCMP工程後、Arを加速電圧約50keV〜100keVでイオン注入した。
【0074】
このようなCu配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このように下層Cu配線および上層Cu配線の形成の際にイオン注入を行ったことで、電解めっきで形成されたCu膜56,63の結晶格子間にArが入り込み、その結晶性が乱れ、イオン注入が行われた領域がアモルファス構造になった。イオン注入条件を制御することにより、Arの注入深さを制御することができ、ここでは下層Cu配線および上層Cu配線のそれぞれの上部にArが注入されるようにした。
【0075】
このようにして形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その表層部はアモルファス化しており、より中央部寄りには、平均粒径約0.1μm以下の小さな多結晶が観察された。しかし、イオン注入元素を到達させなかった中央部では、上記比較対象試料(上記実施例1参照。)と同じく、Cu粒子の平均粒径が約0.5μmであることがわかった。
【0076】
上記実施例1と同様、この実施例2のようにイオン注入法を用いて形成したCu配線と、上記比較対象試料のようにイオン注入法を用いなかったCu配線についてそれぞれ、エレクトロマイグレーション試験を実施した。試験パターンは、上記実施例1に述べたものと同じ構造(2層Cu配線構造)とし、また、試験条件(試験温度約300℃,電流約2MA/cm2)も同じにした。このような試験の結果、イオン注入法を用いた場合の方が、イオン注入法を用いなかった場合に比べ、約1.5倍寿命が長いことがわかった。
【0077】
なお、ここではArをイオン注入することで、Cu配線の上部をアモルファス化する場合を例示したが、前述のように、そのほかのハロゲン属の元素を用いることもでき、同様の構造のCu配線が形成された。
【0078】
また、C,O,N等の元素をイオン注入して、Cu配線の上部に、より高抵抗の化合物を形成させるようにすることもできる。この場合は、イオン注入後、必要に応じて熱処理を施し、所定の化合物を形成させる。なお、熱は、このイオン注入後のプロセス(層間絶縁膜の形成時等)でも充分に与えられるので、イオン注入後の化合物形成を目的とした熱処理は、必ずしも要しない。いずれにしても、イオン注入後に与えられる熱によって化合物が形成されるため、イオン注入時の加速電圧は低く設定することができ、Cu配線に与える格子欠陥等のダメージを低減することができた。
【0079】
(実施例3)
ここでは、電解めっきを2回に分けて行う方法について述べる。
Cu配線の形成工程は、上記実施例1に示した上記図10〜図12の工程までは同じであり、続く下層Cu配線形成のための上記図13に示した電解めっき工程において、条件の異なる2回の電解めっきを行った。
【0080】
まず、1回目の電解めっきでは、その初期には電流密度を約3mA/cm2とし、徐々に電流密度を上げて、中期には20mA/cm2となるようにし、上記図12に示した溝54の中央部まで埋め込み、その時点で電解めっきを終了した。そして、そのような埋め込み状態で、温度約350℃の熱処理を行った。これにより、Cu粒子が成長し、その粒径が大きくなった。熱処理後、2回目の電解めっきを行い、溝54を完全に埋め込んだ。この2回目の電解めっきは、電流密度約5mA/cm2と低電流密度一定で行った。
【0081】
その後、上記図14に示したCMP工程を経て、下層Cu配線を形成した。
下層Cu配線の形成後は、上記実施例1と同様に、上記図15〜図19に示したように、デュアルダマシン法を用い、下層Cu配線に通じるビア、および上層Cu配線を同時に形成した。その際、ビアおよび上層Cu配線を形成するための上記図17に示した電解めっき工程においては、まずビアホール60から溝61の下部および下部側の側壁部を埋め込む初期に電流密度を約3mA/cm2とし、電流密度を20mA/cm2まで徐々に上げて溝61の中央部まで埋め込み(1回目の電解めっき)、温度約350℃の熱処理後、電流密度約5mA/cm2一定の電解めっき(2回目の電解めっき)を行い、溝61を完全に埋め込んだ。その後、上記図18に示したCMP工程を経て、ビアおよび上層Cu配線を形成した。
【0082】
このようなCu配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
このようにして形成したCu配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Cu配線断面において、その下部、側壁部および上部のCu粒子の平均粒径は約0.1μmであり、その中央部では約0.6μmであることがわかった。この方法により、中央部ではCu粒子の粒径が比較的大きく、その周囲ではCu粒子の粒径が比較的小さい下層Cu配線および上層Cu配線が形成できることが確認された。
【0083】
また、上記実施例1と同様、この実施例3のように電解めっきを2回に分けて行う方法を用いて形成したCu配線のエレクトロマイグレーション試験を実施したところ、従来の電解めっき手法を用いた場合に比べ、約2倍寿命が長いことがわかった。
【0084】
(実施例4)
ここでは、Al配線の形成方法について述べる。
Si基板上にSiO2膜を形成し、その上にTiまたは窒化チタン(TiN)からなる膜厚約80nmのバリアメタルをスパッタ法により形成した。そのバリアメタルの上に、Cuを約0.5wt%含む膜厚450nmのAl膜をスパッタ法により形成した。
【0085】
Al膜の形成時には、そのスパッタ条件を途中で切り替えるようにした。すなわち、成膜初期の50nmほどまではスパッタ電力を適正値よりも上げて成膜速度を1μm/minと大きくし、約50nm以上では、成膜速度を0.2μm/minまで下げ、成膜後期の50nmほどはやはり適正値よりも上昇させて1μm/minとした。Alの成膜の場合、粒子の核形成が粒径を律速するので、成膜速度が大きいほど粒径が小さくなる傾向がある。このことを利用し、初期と後期の段階で成膜速度を大きくしてAl粒子が小さくなるようにし、中期の段階では成膜速度を小さくしてAl粒子が大きくなるようにした。
【0086】
Al膜の形成後は、再びTiまたはTiNからなる膜厚約50nmのバリアメタルをスパッタ法により形成した。そして、フォトリソグラフィを用いて幅約0.5μmのパターンを形成し、RIEにより余計な金属部分を除去した。これにより、配線幅約0.5μmで、上下にバリアメタルが形成された下層Al配線を形成した。
【0087】
その後、SiO2膜を全面に堆積し、Al配線に通じるタングステン(W)ビアを形成し、さらに、同様の工程を繰り返して上層Al配線を形成した。
このようなAl配線構造の形成後は、同様にして所定の層数の配線層を形成した後、パッドや保護膜の形成等を行って、半導体装置を完成させた。
【0088】
このようにして形成したAl配線の断面をTEMおよびEBSP法を用いて多数観察したところ、Al配線断面において、その下部(下のバリアメタル近傍)と上部(上のバリアメタル近傍)でAl粒子の平均粒径が約0.2μmであり、その中央部でAl粒子の平均粒径が約0.5μmであることが確認された。なお、Al配線は、ドライエッチングで形成されたものであるので、その側壁部すなわちSiO2膜と接する界面の近傍では、Al粒子の平均粒径は、中央部と同等であった。
【0089】
このような手法で形成したAl配線と、従来通りの手法すなわちスパッタ条件を途中で切り替えないで形成したAl配線についてそれぞれ、エレクトロマイグレーション試験を実施した。いずれの試験パターンも2層Al配線構造とし、下層Al配線の両端にWビアを接続し、各ビアにそれぞれ上層Al配線を接続し、各上層Al配線上にはパッドを形成した。そして、試験温度約250℃で、一方の上層Al配線から、一方のWビア、下層Al配線、他方のビア、他方の上層Al配線へと、1.5MA/cm2相当の電流を流した。このような試験の結果、上記の手法を用いて形成したAl配線の方が、従来の手法を用いて形成したAl配線に比べ、約1.5倍寿命が長いことがわかった。
【0090】
Al配線の場合、電子の輸送は、上下のバリアメタルとの界面が優勢である。それらの近傍でのAl粒子の粒径が小さくなったことで、その領域の抵抗率が上昇し、電流が比較的中央部を流れ、それによってエレクトロマイグレーション耐性が向上したものと考えられる。
【0091】
なお、この例では、Al配線の粒径を、スパッタ時の成膜速度を変化させることによって制御するようにしたが、このほかにも、例えば、スパッタ時の成膜温度を変化させたり、スパッタ時に微量の水素(H2)ガスや酸素(O2)ガスを導入したりすることによっても制御することが可能である。すなわち、スパッタ時の成膜温度が高い場合には、成膜表面での拡散が促進されるために、Al粒子の粒径が大きくなり、成膜温度が低い場合には、核成長が促進されるために、Al粒子の粒径が小さくなる。また、微量のH2ガスやO2ガスの導入は、Al粒子を還元したり酸化したりしてその粒径を変化させる。そのため、これらのような方法を用いることによっても、Al粒子の粒径を制御することが可能であり、エレクトロマイグレーション耐性の向上を図ることが可能になる。
【0092】
以上説明したように、CuやAl等を用いた金属配線を形成する際、その内部の粒径を制御するようにした。特に、エレクトロマイグレーションで最も金属の輸送が起きやすい領域の金属粒子の粒径を他の領域に比べて相対的に小さくすることにより、その領域の電子の流れを減少させ、エレクトロマイグレーション現象に対する耐性を向上させる。また、そのような構成を有する金属配線は、電解めっき条件やスパッタ条件を最適に設定することにより、安定して形成することができる。したがって、エレクトロマイグレーション耐性を有する信頼性の高い金属配線を備えた半導体装置が安定的に製造可能となる。
【0093】
なお、以上の説明における、半導体装置の各構成要素の材質や、サイズ、形成方法等は、上記の例に限定されるものではなく、形成する半導体装置の要求特性等に応じ、任意に設定可能である。
【0094】
(付記1) 金属配線を備える半導体装置において、
前記金属配線は、上面を膜で覆われ、その上面を覆う膜との界面近傍である上部が、中央部に比べて高抵抗化されていることを特徴とする半導体装置。
【0095】
(付記2) 前記金属配線は、前記上部の金属粒子の平均粒径が、前記中央部の金属粒子の平均粒径よりも小さく形成されていることを特徴とする付記1記載の半導体装置。
(付記3) 前記金属配線は、前記上部をアモルファスにされていることを特徴とする付記1記載の半導体装置。
【0096】
(付記4) 前記金属配線は、さらに、前記金属配線の下面を覆う膜との界面近傍である下部が、前記中央部に比べて高抵抗化されていることを特徴とする付記1記載の半導体装置。
【0097】
(付記5) 前記金属配線は、下面および側面を高融点金属膜で覆われ、上面を絶縁膜で覆われていることを特徴とする付記1〜4のいずれかに記載の半導体装置。
(付記6) 前記金属配線は、上下面を高融点金属膜で覆われ、側面を絶縁膜で覆われていることを特徴とする付記1〜4のいずれかに記載の半導体装置。
【0098】
(付記7) 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
めっき法を用いて、高電流密度の条件で金属膜を形成し、次いで、低電流密度の条件で金属膜を形成し、前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0099】
(付記8) 前記高電流密度の条件で金属膜を形成する前に、低電流密度の条件で金属膜を形成することを特徴とする付記7記載の半導体装置の製造方法。
(付記9) 前記複数回のめっきを行って前記溝を前記金属膜で埋め込む際には、各回のめっき間でそれぞれ熱処理を行うことを特徴とする付記8記載の半導体装置の製造方法。
【0100】
(付記10) 金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝が形成された前記絶縁膜上にバリアメタルを形成する工程と、
高電流密度の条件で、めっき法を用いて前記溝を金属膜で埋め込む工程と、
前記溝に形成された前記金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【0101】
(付記11) 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記金属膜の上部を多結晶化またはアモルファス化することを特徴とする付記10記載の半導体装置の製造方法。
【0102】
(付記12) 前記溝に形成された前記金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記金属膜と化合物を形成する元素を導入することを特徴とする付記10記載の半導体装置の製造方法。
【0103】
(付記13) 前記所定元素として前記金属膜と前記化合物を形成する前記元素を導入する場合には、前記元素を導入する工程後に、前記化合物が形成される熱処理を行うことを特徴とする付記12記載の半導体装置の製造方法。
【0104】
(付記14) 金属配線を備える半導体装置の製造方法において、
第1の絶縁膜上に第1のバリアメタルを形成する工程と、
前記第1のバリアメタル上に、下部と上部の金属粒子の平均粒径が中央部の金属粒子の平均粒径より小さくなるような条件で、金属膜を形成する工程と、
前記金属膜上に第2のバリアメタルを形成する工程と、
前記第1,第2のバリアメタルおよび前記金属膜を配線パターンに加工する工程と、
前記配線パターンを第2の絶縁膜で覆う工程と、
を有することを特徴とする半導体装置の製造方法。
【0105】
(付記15) 前記第1のバリアメタル上に、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるような条件で、前記金属膜を形成する工程においては、
前記金属膜を形成する際の形成速度、形成温度または導入ガスを変化させることにより、前記下部と前記上部の金属粒子の平均粒径が前記中央部の金属粒子の平均粒径より小さくなるように、前記金属膜を形成することを特徴とする付記14記載の半導体装置の製造方法。
【符号の説明】
【0106】
1,10,20 Cu配線
1a,10a,20a,30a Cu粒子
2,6,11,15,21,31,43,44,52,58,65 層間絶縁膜
3,12,22,32,53,59 ハードマスク
4,13,23,33,41,42,55,62 バリアメタル
5,14,57,64 キャップ膜
34,35,56,63 Cu膜
40 Al配線
40a Al粒子
50 Si基板
51 下地絶縁膜
54,61 溝
60 ビアホール
【特許請求の範囲】
【請求項1】
金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝にバリアメタルを形成する工程と、
めっき法を用いて、前記溝に第1の電流密度の条件で第1の平均粒径を有する第1の金属膜を形成し、次いで、前記溝に前記第1の電流密度よりも高い第2の電流密度の条件で前記第1の平均粒径よりも大きい第2の平均粒径を有する第2の金属膜を形成する工程と、
前記溝に形成された前記第1,第2の金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記第1,第2の金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記溝に形成された前記第1,第2の金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記第1,第2の金属膜の上部を多結晶化またはアモルファス化することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記溝に形成された前記第1,第2の金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記第1,第2の金属膜の上部と化合物を形成する元素を導入することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項1】
金属配線を備える半導体装置の製造方法において、
絶縁膜に溝を形成する工程と、
前記溝にバリアメタルを形成する工程と、
めっき法を用いて、前記溝に第1の電流密度の条件で第1の平均粒径を有する第1の金属膜を形成し、次いで、前記溝に前記第1の電流密度よりも高い第2の電流密度の条件で前記第1の平均粒径よりも大きい第2の平均粒径を有する第2の金属膜を形成する工程と、
前記溝に形成された前記第1,第2の金属膜の上部に所定元素を導入する工程と、
前記所定元素が導入された前記第1,第2の金属膜上にキャップ膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項2】
前記溝に形成された前記第1,第2の金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素としてハロゲン元素を導入して、前記第1,第2の金属膜の上部を多結晶化またはアモルファス化することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記溝に形成された前記第1,第2の金属膜の上部に前記所定元素を導入する工程においては、
前記所定元素として前記第1,第2の金属膜の上部と化合物を形成する元素を導入することを特徴とする請求項1記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2009−302570(P2009−302570A)
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願番号】特願2009−216768(P2009−216768)
【出願日】平成21年9月18日(2009.9.18)
【分割の表示】特願2007−34997(P2007−34997)の分割
【原出願日】平成19年2月15日(2007.2.15)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成21年12月24日(2009.12.24)
【国際特許分類】
【出願日】平成21年9月18日(2009.9.18)
【分割の表示】特願2007−34997(P2007−34997)の分割
【原出願日】平成19年2月15日(2007.2.15)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]