【課題】狭スペースへのシリコン膜の埋め込み性の向上を図る。
【解決手段】実施形態によれば、シリコン膜の形成方法は、凹部２０の開口側からボトム側に向けてくぼんだくぼみ４０を有するアンドープの第１のシリコン膜３２を凹部２０に形成する工程を含む。また、前記シリコン膜の形成方法は、凹部２０内の第１のシリコン膜３２の一部を塩素を含むガスを用いてエッチングし、第１のシリコン膜３２に凹部２０のボトム側よりも開口側で幅が広い隙間４１を形成する工程を含む。また、前記シリコン膜の形成方法は、隙間４１に面する第１のシリコン膜３２の内壁に不純物を添加する工程を含む。また、前記シリコン膜の形成方法は、不純物の添加後、隙間４１を埋める第２のシリコン膜３３を形成する工程を含む。 （もっと読む）

【課題】Ｃｕ配線内における空孔の集中を抑制することでＣｕ配線内でのボイドの形成を抑え、例えば２層間配線系におけるビア接続部等における、いわゆるストレスマイグレーションと呼ばれる断線等の配線不良の発生が抑制される半導体装置の製造方法を提供する。
【解決手段】ダマシン配線構造を有する半導体装置の製造方法において、配線形成後に被処理基板を加熱および除熱する熱サイクル工程を行う、半導体装置の製造方法が提供される。 （もっと読む）

【課題】レジスト層、中間層、レジスト層のパターン形状をさらに良好にする半導体装置の製造方法を提供する。
【解決手段】下層フォトレジスト７、無機材料の中間層８、上層フォトレジスト９を形成し、上層フォトレジスト９をパターニングして上層レジストパターン9aを形成し、半導体基板１をチャンバー内の下部電極上に設置し、チャンバー内に二酸化硫黄ガス、酸素ガスを有する第１反応ガスを導入してプラズマを発生させるとともに下部電極への高周波電力の供給を切断して上層レジストパターン9aをトリミングし、第１反応ガスを第２反応ガスに置換するとともに下部電極に高周波電力を供給して上層レジストパターン9aをマスクにして中間層８をエッチングして中間層パターン8aを形成し、第２反応ガスを第３反応ガスに置換してプラズマを発生させるとともに下部電極に高周波電力を供給して中間層パターン8aをマスクにして下層フォトレジスト層７をエッチングする。 （もっと読む）

【課題】配線幅が異なる第１及び第２の配線を有する配線パターンの上に形成された絶縁層を、十分に平坦化すること。
【解決手段】基板上に、第１の配線及び第１の配線よりも配線幅が小さい第２の配線を有する配線パターンを形成する配線形成工程Ｓ１０と、配線パターンの上から、第１の絶縁層及び第２の絶縁層をこの順に形成する絶縁層形成工程Ｓ２０と、第２の絶縁層の上に、配線パターンの反転パターンを有するレジストパターンを形成するレジスト形成工程Ｓ３０と、第２の絶縁層の方が第１の絶縁層よりもエッチングされやすい条件で等方性エッチングするエッチング工程Ｓ４０と、レジストパターンを除去するレジスト除去工程Ｓ５０と、を有する半導体装置の製造方法。 （もっと読む）

【課題】プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中に高アスペクト比のフィーチャをエッチングするための方法を提供する。
【解決手段】プラズマ処理室に主エッチングガスが流入される。第１の圧力を提供しながら、主エッチングガスがプラズマにされる。２０℃未満のウェハ温度が維持される。プラズマにより上記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、第１の圧力よりも低い第２の圧力まで圧力を降下させる。上記複数の二重層のうち第１の複数の組がエッチングされた後に、主エッチングガスの流入を停止させる。 （もっと読む）

【課題】生産性を低下させることなく、基板の外周部にレジスト残渣が発生することを抑制可能な厚膜レジストの現像方法、及び半導体デバイスの製造方法を提供する。
【解決手段】回路素子層の上面に、厚膜レジストを形成する工程と、厚膜レジストを露光する工程と、露光後に、３０〜５０ｒｐｍの範囲内の一定の回転速度で炭化珪素基板を回転させながら、厚膜レジストの上方から現像液を供給することで、厚膜レジストの上面に現像液よりなるパドルを形成し、該パドルにより厚膜レジストを現像して、厚膜レジストに回路素子層の上面を露出する開口部を形成する工程と、を有する。 （もっと読む）

【課題】マスクをプラズマから保護することができ、形成する穴部の側壁を基板の表面に対して垂直にできるプラズマエッチング方法を提供する。
【解決手段】上方にパターニングされたシリコン酸化膜が形成されてなる被処理基板におけるシリコン層を第１の処理ガスによりエッチングして穴部を形成するプラズマエッチング方法において、一酸化炭素ガスを含む第２の処理ガスによりシリコン酸化膜の表面に保護膜を堆積させる第１の堆積ステップＳ１１と、第１の処理ガスによりシリコン層をエッチングする第１のエッチングステップＳ１２と、穴部の側壁に第２の処理ガスにより保護膜を堆積させる第２の堆積ステップＳ１３と、第１の処理ガスによりシリコン層を更にエッチングする第２のエッチングステップＳ１４とを有し、第２の堆積ステップＳ１３と第２のエッチングステップＳ１４とを少なくとも２回ずつ交互に繰り返す。 （もっと読む）

【課題】マスク倒れを防止でき、しかもＡｌＣｕ配線のサイドエッチングを防止することができる半導体装置およびその製造方法を提供すること。
【解決手段】第２層間膜１７上に、下側ＴｉＮ／Ｔｉ膜２９、ＡｌＣｕ膜３０および上側ＴｉＮ／Ｔｉ膜３１を順に積層することによってＡｌＣｕ配線層３４を形成する。次に、ＡｌＣｕ配線層３４上に、ＳｉＯ_２膜３３およびＳｉＣ膜３５からなる積層膜３６を形成し、この積層膜３６をパターニングすることによりハードマスク３７を形成する。そして、このハードマスク３７を利用してＡｌＣｕ配線層３４をドライエッチングすることにより、当該エッチングによりＳｉＣ膜３５から解離したＣを含む反応生成物を含む側壁保護膜３２を、エッチング途中のＡｌＣｕ膜３０の側面に形成しながらＡｌＣｕ配線層３４をパターニングすることによって、第１ＡｌＣｕ配線２０を形成する。 （もっと読む）

【課題】ＣＭＰ法により、金属膜を研磨して、層間絶縁膜に設けられた開口部内に導体パターンを形成する際、リセス、ディッシング、及びエロージョンを抑制可能な半導体装置の製造方法を提供する。
【解決手段】ＣＭＰ法により、層間絶縁膜１４の上面よりも上方に形成された金属膜１９及びバリア膜１８を除去することで、開口部内に、バリア膜１８及び金属膜１９よりなる導体パターンを形成する研磨工程と、を有し、該研磨工程では、層間絶縁膜１４の上面が露出する前に、金属膜１９の研磨レートと層間絶縁膜１４の研磨レートとの差が小さい研磨条件を用いて研磨を行なうことで、導体パターンを形成する。 （もっと読む）

【課題】コンタクトホール内に良好にＡｌ膜が埋設されたコンタクトプラグを有する半導体装置を提供する。
【解決手段】半導体装置の製造方法は、基板の層間絶縁膜内にコンタクトホールを形成する工程と、基板を加熱した状態でコンタクトプラグを形成する工程を有する。コンタクトプラグを形成する工程では、スパッタ装置のチャンバー内のステージ上に、チャックを介して基板を保持し、チャックに印加するＥＳＣ電圧を第一の電圧、第二の電圧、第三の電圧と、この順に３段階のステップ状に増加させる。チャンバー内のターゲットに対して第一のターゲット電力を印加してコンタクトホール内に第一のＡｌ膜を成膜する。次に、チャンバー内のターゲットに対して第一のターゲット電力よりも高い第二のターゲット電力を印加して第一のＡｌ膜上に第二のＡｌ膜を成膜する。 （もっと読む）

【課題】反射防止膜を確実に除去して半導体装置の欠陥発生を低減する。
【解決手段】第１の層間絶縁膜の上に、絶縁膜と、反射防止膜と、レジスト膜とを順番に形成する。レジスト膜を用いて反射防止膜と絶縁膜をエッチングし、絶縁膜からハードマスクを作成する。この後、ラジカル照射によってレジスト膜と反射防止膜を除去する。ラジカル照射は、基板温度を１００℃、１５０℃、２５０℃と順番に上昇させながら行う。基板温度が低い初期段階では、反射防止膜の膜材料の飛散防止と、反射防止膜の表面に残留する他の物質の除去が行われる。この後、基板温度を高くすることで、反射防止膜が確実に除去される。 （もっと読む）

【課題】半導体装置内の回路に用いる構造として、半導体回路の電極体と導通電極とのコンタクト抵抗を良好に維持する。
【解決手段】半導体装置内の回路に用いる構造として、半導体回路の電極体とするシリサイドと、そのシリサイドと電気的に接続され、ストッパ層を取り除いて該シリサイドの側面を露出させた空間に形成された導通電極とするコンタクトプラグとを設ける。 （もっと読む）

【課題】レイアウトデータからＣｕ残が発生しやすい品種やレイヤであるか否かを判定することのできる偏在率算出方法を提供する。
【解決手段】ＣＰＵは、検証レイヤにおいて所定サイズの検証エリア毎にパターン密度を算出するステップＳ１３と、算出されたパターン密度を複数の密度範囲に分別し、各々の密度範囲に属するパターン密度の分布を示す複数の密度マップＭＡＰ０〜ＭＡＰ７を生成するステップＳ１４とを実行する。また、ＣＰＵは、各密度マップＭＡＰ０〜ＭＡＰ７に所定量のプラスシフトを加えるステップＳ１５と、パターン密度の密度差が第１基準値以上となる組み合わせの密度マップＭＡＰ０〜ＭＡＰ７を重ね合わせ、両密度マップで重複した領域を抽出するステップＳ１６とを実行する。ＣＰＵは、その抽出した領域の総面積を算出するステップＳ１７と、算出した総面積と第２基準値とを比較するステップＳ１８とを実行する。 （もっと読む）

【課題】高縦横比のビアホールを埋め込むのに好適な銅めっき溶液および銅めっき方法を提供する。
【解決手段】シード層を有する基板を浸漬し、水、銅供給源、電解物質、塩素イオン、第１添加剤、第２添加剤、および第３添加剤を含み、前記第１添加剤は、化学式１に示す化合物である銅めっき溶液を用いて銅めっきを行う。


（式中、Ｒは、水素原子または炭素原子数１〜６のアルキル基であり、ｍは、平均重合度であり６〜１４の実数である。） （もっと読む）

【課題】 精度よく開口を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】 第１の絶縁膜となる部材と、第１の絶縁膜となる部材と異なる材料からなる第２の絶縁膜となる部材と、第３の絶縁膜となる部材と、第３の絶縁膜となる部材と異なる材料の第４の絶縁膜となる部材とがこの順に積層された半導体基板の上に、複数の絶縁膜の開口を形成するための開口を有するマスクを形成する工程と、第３の絶縁膜となる部材のマスクの開口に対応する部分と第４の絶縁膜となる部材のマスクの開口に対応する部分を連続して除去する第１の工程と、第１の工程を行った後に、第２の絶縁膜となる部材のマスクの開口と対応する部分を除去する第２の工程と、を有する。 （もっと読む）

【課題】窒化シリコン膜と酸化シリコン膜との積層構造体を単一のプラズマＣＶＤ装置にて一貫して成膜する際に、両膜間に異質な薄膜が形成されないという機能を有しつつ、短時間で効率のよい成膜が可能な成膜方法を提供する。
【解決手段】本発明の成膜方法は、反応室２ａに処理すべき基板Ｗを設置し、真空雰囲気中にてシリコンを含む原料ガスと窒素を含む一の反応ガスとを反応室内に導入し、放電用の高周波電力を投入してプラズマＣＶＤ法にて窒化シリコン膜を成膜する第１工程と、前記原料ガスを供給しながらプラズマ放電を維持した状態で、反応室内の窒素分圧を高める第２工程と、一の反応ガスの供給のみを停止し、酸素を含む他の反応ガスを反応室内に供給してプラズマＣＶＤ法にて酸化シリコン膜を成膜する第３工程とを含む。 （もっと読む）

【課題】表面ラフネスの精度をさらに改善でき、進展するコンタクトホールやラインなどの微細化に対応可能なアモルファスシリコンを成膜できる成膜装置を提供すること。
【解決手段】下地を有した被処理体１を収容する処理室１０１と、処理ガス供給機構１１４と、加熱装置１３３と、排気機構１３２と、コントローラ１５０とを具備し、コントローラ１５０が、加熱した下地にアミノシラン系ガスを流し、下地の表面にシード層を形成する工程と、加熱した下地の表面のシード層にアミノ基を含まないシラン系ガスを供給し、アミノ基を含まないシラン系ガスを熱分解させることで、シード層上にアモルファスシリコン膜を形成する工程とが実施されるように処理ガス供給機構１１４、加熱装置１３３及び排気機構１３２を制御し、シード層を形成する工程における下地の加熱温度及び処理時間を、アモルファスシリコン膜を形成する工程におけるそれらよりも低く及び短くする。 （もっと読む）

【課題】高温で成膜される低融点金属の凝集を防止し、十分なバリア性及びぬれ性を有するバリア層を形成して、凹部に低融点金属を付け回り良く充填する。
【解決手段】電子部品の製造方法が、４Ｐａ以上２０Ｐａ以下の圧力下で、被処理体３０６と接する電極３０１に第１のバイアス電力を印加し、プラズマ処理により被処理体３０６の上にＴｉＮｘからなる第１のバリア層４０４を成膜する手順と、４Ｐａ以上２０Ｐａ以下の圧力下で、電極３０１に第１のバイアス電力よりも小さいイオン入射エネルギーを与える第２のバイアス電力を印加し、またはバイアス電力を印加しないで、プラズマ処理により第１のバリア層の上にＴｉＮｘからなる第２のバリア層４０５を成膜する手順と、第２のバリア層４０５の上に、Ｔｉからなる第３のバリア層４０９を成膜する手順と、第３のバリア層４０９の上に低融点金属４０６を充填する手順と、を有する。 （もっと読む）

【課題】タングステン層の膜残りの発生を抑制する。
【解決手段】半導体基板１、コンタクトホール３を備えた絶縁膜２、絶縁膜２の表面およびコンタクトホール３の表面を被覆する被覆層４、並びに、コンタクトホール３を埋込むタングステン（Ｗ）層５を有するウエハに対し、ウエハを冷却せずに、Ｗ層５を被覆層４が露出しない範囲で高速でドライエッチングする工程と、ウエハを冷却せずに、Ｗ層５を被覆層４が露出しない範囲で、低速でドライエッチングする工程と、ウエハを冷却しつつ、被覆層４が露出するまで、Ｗ層５を低速でドライエッチングする工程と、ウエハを冷却しつつ、コンタクトホール３内のＷ層５を絶縁層２の高さまで低速でドライエッチングする工程と、を有する半導体素子の製造方法。 （もっと読む）

【課題】絶縁膜の接続孔側壁の寸法制御を高精度に且つ低コストで行うことができる半導体装置を提供する。
【解決手段】半導体装置１は、基材１０の主面を被覆し、下部電極１１の上面に達する接続孔１２ｈを有する絶縁膜１２を備える。絶縁膜１２の膜密度は、基材１０の主面から絶縁膜１２の厚み方向に離れるに従って低減する。接続孔１２ｈの内径は、絶縁膜１２の膜密度の低減に伴って拡大する。 （もっと読む）