【課題】一列配置されるビット線コンタクトＣＢの形成予定領域におけるボイドの発生を回避する。
【解決手段】半導体チップ１００上に搭載され、ビット線ＢＬと、ビット線に直交するソース線ＳＬ及びワード線ＷＬを備える半導体記憶装置において、ビット線方向に配列されたワード線の両端部に隣接して、ワード線に平行に配列されるビット線側選択ゲート線ＳＧＤ及びソース線側選択ゲート線ＳＧＳと、ビット線とワード線の交差部に配置されるメモリセルトランジスタＭＴ及びビット線と選択ゲート線の交差部に配置される選択ゲートトランジスタＳＴと、ビット線側選択ゲート線間においてワード線方向に配置されるビット線コンタクトＣＢと、ソース線側選択ゲート線間においてワード線方向に配置されるソース線コンタクトＣＳとを備え、ビット線側選択ゲート線間の間隔Ｌ１が、ソース線側選択ゲート線間の間隔Ｌ２よりも大きい半導体記憶装置。 （もっと読む）

【課題】 チップサイズパッケージ型の半導体装置の製造方法において、熱的な負荷を起因とした電子デバイスの劣化を極力抑止する。
【解決手段】 半導体基板１０の一部を当該裏面から選択的にエッチングして開口部１０ｗを形成する。次に、開口部１０ｗを含む半導体基板１０の裏面上に、開口部１０ｗの底部で露出するパッド電極１２と接続された配線層１８を形成する。次に、配線層１８上に、当該配線層１８の一部を露出する保護層２１を形成する。次に、当該配線層１８の一部上に、スクリーン印刷法により銀ペースト２２ｐを形成する。次に、銀ペースト２２ｐを所定の温度でリフローすることにより、導電端子２２を形成する。最後に、ダイシングにより、半導体基板１０及びそれに積層された各層を複数の半導体チップ及びそれに積層された各層から成る半導体装置に分離する。 （もっと読む）

【課題】本発明は、信頼性のあるトレンチのプロファイルを確保することができるデュアルダマシン配線の製造方法を提供する。
【解決手段】本発明のデュアルダマシン配線の製造方法は、（ａ）基板上に下部配線を形成する段階と、（ｂ）下部配線上に絶縁膜を形成する段階と、（ｃ）絶縁膜上にハードマスクを形成する段階と、（ｄ）ハードマスクをエッチングマスクで用いて絶縁膜内にビアを形成する段階と、（ｅ）ハードマスクをビアと連結されるとともに配線が形成されるトレンチを規定するトレンチ用ハードマスクに再パターニングする段階と、（ｆ）トレンチ用ハードマスクをエッチングマスクとして用いて絶縁膜を一部エッチングしてビアと連結されるとともに配線が形成されるトレンチを形成する段階と、（ｇ）トレンチ用ハードマスクを湿式エッチングで除去する段階と、（ｈ）トレンチ及びビアを配線物質で充填して配線を形成する段階を含む。 （もっと読む）

【課題】 電気抵抗率が低く、膜の緻密性や絶縁膜との密着性に優れているといった高品質を安定して発揮する信頼性の高い半導体装置用のＣｕ系配線の形成方法を提供する。
【解決手段】 基板１上に形成された凹部を有する絶縁膜２の表面に、ＣｕまたはＣｕ合金（以下「Ｃｕ系金属」という）よりなる薄膜５をスパッタリング法で形成した後、高温高圧処理を施して該Ｃｕ系金属を上記凹部内に充填して半導体装置の配線を形成する方法であって、上記スパッタリングを下記条件で行なうことを特徴とする半導体装置のＣｕ系配線形成方法。スパッタリングガス種：水素ガスと不活性ガスの混合比率（％）が５：９５〜２０：８０である混合ガス、基板温度：０〜−２０℃。 （もっと読む）

【課題】 ランプアニールにより効果的に被処理膜を加熱処理するための方法を提供する。
【解決手段】 基板１０１の上面側からは紫外光ランプ１０４を用いて紫外光１０７が照射される。また、基板１０１の下面側からは赤外光ランプ１０８を用いて赤外光１１１が照射される。本発明では赤外光照射による振動励起効果に加えて紫外光照射による電子励起効果が付加されるため、被処理膜１０３の励起効率が大幅に高まり、効果的な加熱処理が可能となる。 （もっと読む）

【課題】 寄生容量の増加を抑制しつつ、所望のゲート耐圧を有するパワーＭＩＳＦＥＴを製造できる技術を提供する。
【解決手段】 基板上に多結晶シリコン膜を堆積し、その多結晶シリコン膜で溝部７、８を埋め込んだ後、その多結晶シリコン膜をパターニングすることにより、活性セル領域においては溝部７内にてゲート電極１１を形成し、ゲート配線領域においては溝部８内を埋め込み、一部が溝部８内から連続して溝部８の外部に延在し、ゲート電極１１と電気的に接続するゲート引き出し電極１２を形成し、溝部８外のゲート引き出し電極１２には、ゲート引き出し電極１２の端部から延在するスリット１４を形成する。その後、基板上に酸化シリコン膜１９およびＢＰＳＧ膜２０を堆積する。 （もっと読む）

【課題】 近年の微細化・低温化された半導体装置は、配線間の寸法が極めて細く、アスペクト比が極めて大きくなっている。また微細化にともない熱処理温度を高くできなくなり、微細配線間を埋設する最適な絶縁膜が形成できない。本発明は微細配線間を埋設する最適なＢＰＳＧ膜等の絶縁膜を成膜できる半導体装置の製造方法を提供することにある。
【解決手段】 成膜手順として、オゾンＯ３を含む酸化ガスで成膜装置のチャンバーを充満させた後に、ソースガスを導入することで成膜する。オゾン／ＴＥＯＳの重量比を３．７以上、成膜速度を４５ｎｍ／ｍｉｎ以下とすることステップカバレッジの良い、膜収縮率が低い良質の絶縁膜が得られる。 （もっと読む）

【課題】低抵抗且つ高バリア性を有するバリアメタルを提供する。
【解決手段】バリアメタル２０₁ が、配線溝１６の底面及び側壁の表面に沿って形成された膜厚１６ｎｍのＴａＮ_0.87膜３１と、ＴａＮ_0.87膜上に形成され、配線溝１６に埋め込み形成されたＣｕダマシン配線１７に接する膜厚４ｎｍのＴａＮ_1.19膜３２とから構成されている。 （もっと読む）