【課題】半導体チップ１を配線基板に実装することによって製造した半導体装置において、その装置の信頼性を向上させる。
【解決手段】パッド電極１１を被覆するようにニッケル層１４を形成後、そのニッケル層１４が被覆されたパッド電極１１に対応するようにバンプ２１を形成する。ここでは、まず、ニッケル層１４に銅層２０を形成する。そして、その銅層２０にインジウム層２２を形成する。その後、その銅層２０とインジウム層２２とを合金化させて中間金属化合物層２３を生成するように、熱処理を実施することによって、バンプ２１を形成する。このとき、銅層２０を形成する際においては、インジウム層２２のインジウム原子に対して、銅層２０の銅原子が０．５原子％以上、５原子％以下の割合になるように、この銅層２０を形成する。 （もっと読む）

【課題】基板と素子との接続特性を向上させた半導体装置の製法もしくは構成を提供する。
【解決手段】第１基板（Ｓ２）上の一部に樹脂膜（２１）を形成する工程と、樹脂膜（２１）上に導電膜（２２ｂ）を形成する工程と、第１基板（Ｓ２）上に接着剤（３１）を介して薄膜チップ（ＣＨ）を配置する工程と、を有し、薄膜チップ（ＣＨ）は、第２基板（Ｓ１）上に配置され、素子（ＴＦＴ）と、素子と電気的に接続する接続端子（Ｐ）とを有し、薄膜チップ（ＣＨ）を配置する工程において、接続端子（Ｐ）と導電膜（２２ｂ）とが接するように薄膜チップ（ＣＨ）を配置する。このように、接続端子（Ｐ）と樹脂膜（２１）上の導電性膜（２２ｂ）が接するよう薄膜チップ（ＣＨ）を配置することで、薄膜チップ（ＣＨ）に加わる応力を低減することができる。また、微細化にも対応することができる。 （もっと読む）

【課題】多層膜配線構造において絶縁層および絶縁層上の平坦化用の膜にアスペクト比が１を超えるビアホールを形成する場合であってもカバレッジ性の向上を図ることができ、配線パターンのデータ処理の時間を短縮化することができる半導体装置を提供する。
【解決手段】半導体基板１０上に形成された層間絶縁膜１３上に層状に第１金属配線１５が設けられた半導体装置において、半導体基板１０上のゲート電極配線１１を除く領域のうち下層絶縁膜１６、ＳＯＧ膜１７、上層絶縁膜１８に形成されるビアホール１９ａに対向する場所にのみダミーパターン１２を設ける。 （もっと読む）

【課題】高熱安定性金属シリサイド、及び当該金属シリサイドを半導体の加工に使用する方法を提供する。
【解決手段】金属シリサイド３４ａは好ましくは、ニッケルと、約２原子％以上の置換型炭素を有する置換的に炭素ドープされた単結晶性シリコンとの反応によって形成されるニッケルシリサイドである。予想に反して、このような金属シリサイド３４ａは、約９００℃以上の温度に対して安定であり、シート抵抗は実質的に、高温に曝されても影響を受けない。金属シリサイドは、ＢＰＳＧ４２のリフローアニールを含む、後の高温加工工程に適応する。 （もっと読む）

【課題】低誘電率層間絶縁膜と多層配線とを備える半導体装置において、低誘電率層間絶縁膜の表面が雰囲気に露出して吸湿するのを防止し、また、金属配線の界面及び低誘電率層間絶縁膜がコンタクトホール内に露出してオーバーエッチングされるのを防止することを目的とする。
【解決手段】水分の透過を防止しつつエッチングストッパとしても機能するエッチング防止膜４を低誘電率層間絶縁膜３の表面に形成し、更に、水分の透過を防止しつつエッチングストッパとしても機能するエッチング防止膜６を形成して、吸湿防止効果を有するエッチング防止膜を二重にする。 （もっと読む）

【課題】半導体集積回路におけるコンタクトホールのような微細穴パターンを形成する場合に、形状を精度良くパターニングし且つ加工すること。
【解決手段】コンタクトホールを形成するためにハードマスクを作製する。このハードマスクはそれぞれ別のフォトリソグラフィ工程により作製され、素子形成領域１７と平行な方向に形成された第１のハードマスク３２と、素子形成領域１７と交差する方向に形成された第２のハードマスク３４との重ね合わせで構成されている。第１のハードマスク３２と第２のハードマスク３４はストライプ状の開口を有し、その交差部にコンタクトホールの開口が形成される。このような二回露光二回加工プロセスにより作製されるハードマスクを用いることで、穴状のパターンのレチクルでパターニングを行うよりも微細でより忠実なコンタクトホールの加工が可能となる。 （もっと読む）

【課題】本発明の目的は、集積回路が形成された半導体基板にクラックが発生するのを防止することにある。
【解決手段】半導体基板１０には、集積回路１２が形成され、集積回路１２に電極１４が電気的に接続されている。半導体基板１０の電極１４が形成された面の、集積回路１２とオーバーラップする第１の領域２０に第１の樹脂層３０が形成されている。電極１４に電気的に接続されて第１の樹脂層３０上に配線４０が形成されている。半導体基板１０の面の、第１の領域２０を外側で囲む第２の領域２２に、第１の樹脂層３０とは間隔をあけて第２の樹脂層３２が形成されている。 （もっと読む）

【課題】本発明の目的は、パッシベーション膜上に形成する配線の信頼性を向上させることにある。
【解決手段】集積回路１２の上方に形成されて表面が凹凸面になったパッシベーション膜１６と、集積回路１２に電気的に接続されてパッシベーション膜１６から少なくとも一部が露出する電極１４と、を有する半導体基板１０を用意する。パッシベーション膜１６上に樹脂層１８を形成する。凹凸面の凸部２０の少なくとも上端を避けて凹部２２を埋めるように樹脂部２４を形成する。電極１４上から樹脂層１８上に至るように配線２６を形成する。配線２６は、電極１４と樹脂層１８の間で、パッシベーション膜１６の凸部２０及び凹部２２を埋める樹脂部２４に密着するように形成する。 （もっと読む）

【課題】端部がストレート形状のワードラインに形成されるコンタクトプラグが基板と導通することが防止され、高集積で高歩留まりなＮＡＮＤ型不揮発性半導体記憶装置を提供する。
【解決手段】基板３０１と、基板３０１表面部に所定間隔を空けて形成された素子分離絶縁膜と、基板３０１上の素子分離絶縁膜間に形成された第１の絶縁膜３０２と、第１の絶縁膜３０２上に形成された第１の電極層３０３と、第１の電極層３０３の一端領域上に形成された第２の絶縁膜３０４と、第２の絶縁膜３０４上に形成された第２の電極層３０５、３０６と、一端が第２の電極層３０５、３０６に掛かるように第１の電極層３０３上に形成されたコンタクトプラグ３１１と、を備える。 （もっと読む）

【課題】選択ゲートトランジスタのゲート電極間のビット線コンタクトのコンタクトホール形成を確実にできるようにする。
【解決手段】シリコン基板１にメモリセルトランジスタおよび選択ゲートトランジスタのゲート電極ＭＧ、ＳＧが形成されたもので、選択ゲートＳＧ−ＳＧ間の構成として、ゲート電極ＳＧの対向する側壁にシリコン窒化膜１２の厚いスペーサを設ける。シリコン窒化膜１２はシリコン基板１に対してシリコン酸化膜１１を介した状態で形成される。ゲート電極ＭＧ、ＳＧの上部にはコバルトシリサイドの金属シリサイド層８が形成される。ビット線コンタクトのコンタクトホール１６は、シリコン窒化膜１３、１２の部分で自己整合的に制約を受けて狭くなり、確実にコンタクトプラグ１７を形成できる。 （もっと読む）

【課題】 化学的機械的研磨プロセスで研磨した後でほぼ擦り傷なしの表面が得られるような、その最上部表面の硬度が改善された軟金属導体を提供する。
【解決手段】 化学的機械的研磨ステップで研磨後にほぼ擦り傷なしの表面が得られるように、十分大きい粒子サイズを有する粒子から構成される最上部層を有する、半導体素子に使用するための軟金属導体７８である。導電性軟金属構造の最上部層に２００ｎｍ以上の粒子サイズを有する金属粒子を付着する。 （もっと読む）

【課題】電気的な特性が向上される半導体素子の形成方法を提供する。
【解決手段】この方法は、導電パターン１０５を有する半導体基板１００の上に絶縁膜１１０を形成する。絶縁膜をパターニングして導電パターンの一部を露出する開口部１１５を形成し、開口部の内壁及び絶縁膜の上部面に予備拡散防止膜１２０を形成する。予備拡散防止膜に酸素原子等を供給して第１拡散防止膜１２０ａを形成する。第１拡散防止膜により囲まれている開口部を埋める金属膜１５２を形成する。この方法により製造された半導体素子及び半導体素子の製造に利用する半導体クラスタ装備を提供する。 （もっと読む）

【課題】接続ホールを埋め込むＡｌＣｕプラグと層間絶縁膜上に形成するＡｌＣｕ配線とを同時に堆積形成する半導体装置の製造方法を提供する。
【解決手段】接続ホール１７内と層間絶縁膜１６の表面とに、同時にＡｌＣｕを堆積してＡｌＣｕ膜２０を形成する。ＡｌＣｕ膜２０の表面をＣＭＰで研磨して、その上にＴｉＮ反射防止膜２１を形成する。平坦な表面を有するＴｉＮ反射防止膜２１を形成することで、ＡｌＣｕ膜２０を含む積層配線のパターニングに際して、ハレーションを防止し、また、ウェットエッチングに際してエッチング液の浸透を防止する。 （もっと読む）

【課題】半導体装置の信頼性を向上させる。
【解決手段】半導体装置１００は、シリコン基板の上部に形成され、所定の箇所に凹部１０３が設けられた層間絶縁膜１０１、層間絶縁膜１０１の内壁を覆うバリアメタル膜１０５、バリアメタル膜１０５に接して設けられるとともに凹部１０３の内部に埋設された下層銅配線１０７、および、下層銅配線１０７の上部に接して設けられるとともに下層銅配線１０７の上部の実質的に全面に設けられた保護膜１１５を含む。下層銅配線１０７の上面は、凹部１０３の側壁におけるバリアメタル膜１０５の上面より基板側に後退して設けられている。保護膜１１５は、構成元素としてＣｏまたはＮｉを含み、バリアメタル膜１０５の側壁近傍における保護膜１１５中のＣｏ濃度またはＮｉ濃度が、凹部１０３の中央部におけるバリアメタル膜１０５中のＣｏ濃度またはＮｉ濃度よりも高い。 （もっと読む）

【課題】 半導体基板上にパワー素子と非パワー素子とが形成された複合集積回路において、アスペクト比が高い配線を形成するとともに、配線材料が層間絶縁膜中に拡散してデバイス特性の変動などが生じない信頼性の高い配線形成方法を実現する。
【解決手段】 層間絶縁膜形成工程により層間絶縁膜１２を形成し、配線溝形成工程により層間絶縁膜１２をエッチングして配線溝１３を形成し、配線形成工程により配線溝１３の内部にＡｌ−Ｃｕ合金を充填し、配線１８を形成する。これにより、ＣＭＯＳ部３１に要求される微細配線とＬＤＭＯＳ部３２に要求される厚い配線とを両立するアスペクト比が高い配線１８を形成することができる。配線１８にＡｌ−Ｃｕ合金を用いるため、高温環境下で使用しても配線材料が層間絶縁膜１２中に拡散して不具合を生じることがない信頼性の高い配線１８を形成することができる。 （もっと読む）

【課題】ＤＲＡＭのメモリセルを微細化して高集積化するとともに高速動作可能な半導体集積回路技術を提供する。
【解決手段】半導体装置の製造方法は、まず、ゲート電極７の上面に窒化シリコン膜８を形成し、その側面に窒化シリコンからなる第１サイドウォールスペーサ１４および酸化シリコンからなる第２サイドウォールスペーサ１５を形成する。次に、ＤＲＡＭのメモリセル領域の選択ＭＩＳＦＥＴＱｓにおいては接続孔１９，２１が第１サイドウォールスペーサ１４に対して自己整合で開口され、導電体２０およびビット線ＢＬの接続部が形成される。また、ＤＲＡＭのメモリセル領域以外のＮチャネルＭＩＳＦＥＴＱｎ１，Ｑｎ２およびＰチャネルＭＩＳＦＥＴＱｐ１においては、高濃度Ｎ形半導体領域１６，１６ｂおよび高濃度Ｐ形半導体領域１７が第２サイドウォールスペーサ１５に対して自己整合に形成される。 （もっと読む）

【課題】本発明は、半導体基板の能動面に形成された金属層に付いた傷を除去することを目的とする。
【解決手段】集積回路が形成された半導体基板１０の集積回路に電気的に接続された電極１２を有する第１の面１８に電極１２を覆うように導電膜１８を形成し、導電膜１８上に導電膜１８の一部が露出する開口２０を有するようにメッキレジスト層２２を形成し、導電膜１８に電流を流して行う電解メッキによって導電膜１８のメッキレジスト層２２からの露出部上に金属層２４を形成する。その後に、メッキレジスト層２２を除去する。その後に、半導体基板１０の第１の面１６とは反対の第２の面２６に樹脂層２８を形成する。その後に、金属層２４をマスクとして、導電膜１８の金属層２４からの露出部をエッチングして除去するとともにエッチングによって金属層２４の表面をエッチングする。 （もっと読む）

【課題】トレンチ内の障壁金属層の上部にのみ化学気相蒸着方法を用いて選択的に比抵抗が低い金属層を蒸着し、熱処理を実施した後、平坦化して低抵抗金属配線を形成することができる半導体素子の金属配線形成方法を提供する。
【解決手段】RFエッチング方法でトレンチ１０８の底面と絶縁膜パターンの下部側壁にのみ障壁金属層１２０を残留させる。ＭＰＡソースを前駆体として用いるＣＶＤ法を用い、障壁金属層１２０の上部にのみ選択的に比抵抗が低い金属層１３０を蒸着し、熱処理を実施した後、平坦化して金属配線１４０を形成する。熱処理を実施して金属物質でトレンチ１０８を完全に満たすことで平坦化する。かくして脆性のアルミニウム膜によるディッシングとスクラッチなどは発生せず、金属配線１４０としての高い信頼性が確保されて、低抵抗金属配線を形成する。 （もっと読む）

【課題】Ｃｕ配線のＣｕ拡散防止性能を向上する。
【解決手段】酸化シリコン膜３９の上面、配線溝４２の側壁部の酸化シリコン膜３９の表面、配線溝４２の底部の酸化シリコン膜３１ｂの上面およびスルーホール３４の側壁部の酸化シリコン膜３１ｂの表面に、アンモニアプラズマ処理を施す。これにより、例えば厚さ１０ｎｍ未満の薄い窒化シリコン膜が形成される。この結果、酸化シリコン膜３９の上面、配線溝４２の側壁部の酸化シリコン膜３９の表面、配線溝４２の底部の酸化シリコン膜３１ｂの上面およびスルーホール３４の側壁部の酸化シリコン膜３１ｂの表面部分の膜質、清浄度、電気的な安定性を向上でき、Ｃｕの拡散防止性能を向上させることが可能となる。 （もっと読む）

【課題】 柱状電極を備えたＣＳＰと呼ばれる半導体装置の製造方法において、柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにする。
【解決手段】 配線８を含む保護膜５の上面に、配線８の接続パッド部に対応する部分に開口部１０を有するポリイミド系樹脂等からなるオーバーコート膜９を形成する。次に、下地金属層１１および開口部２６を有するメッキレジスト膜２５を形成する。次に、下地金属層１１をメッキ電流路とした銅の電解メッキを行なうことにより、オーバーコート膜９の開口部内１０における配線８の接続パッド部上に下部柱状電極１２ａおよび上部柱状電極部１２ｂからなる柱状電極を形成する。この場合、配線８間にメッキレジスト膜２５が入り込む余地がなく、ひいてはメッキレジスト膜２５を剥離した際にレジスト残渣が発生しにくいようにすることができる。 （もっと読む）