【課題】 半導体回路装置の面積を増大させることなく、電源電圧安定化のための十分な容量を確保することができる半導体回路装置を実現する。
【解決手段】 トランジスタセル１の一方の端部は、グランド線６、絶縁層９、電源線７の順に半導体基板８の一の面に積層されてなるため、グランド線６および電源線７の配線方向の長さに対応した容量Ｃ１を形成することができるので、電源安定化に必要な十分な容量を確保することができる。また、グランド線６の上方に電源線７が積層されているため、容量を形成するための領域をトランジスタセル１間に確保する必要がない。さらに、グランド線６および電源線７を配置するために必要な面積を、グランド線６および電源線７を並列して配置する構造よりも小さくすることができる。 （もっと読む）

【課題】半導体チップのバンプ電極と実装基板の配線との接続信頼性を向上できる技術を提供する。特に、バンプ電極下の最上層配線層に配線を配置しても、バンプ電極の平坦性を確保してバンプ電極とガラス基板に形成されている配線との接続信頼性を向上できる技術を提供する。
【解決手段】バンプ電極ＢＰ１の非重複領域Ｙ直下にある最上層配線層に電源配線や信号配線からなる配線Ｌ１と、ダミーパターンＤＰを形成する。ダミーパターンＤＰは、配線Ｌ１間のスペースを埋めるように配置され、配線Ｌ１とスペースによって最上層配線層に生じる凹凸を緩和する。さらに、最上層配線層を覆うように形成される表面保護膜に対してＣＭＰ法による平坦化処理を実施する。 （もっと読む）

【課題】配線の膜厚の増加によって配線の低インピーダンス化を実現すると共に、微細配線の形成をも同時に実現する。
【解決手段】電源配線やＧＮＤ配線等の低インピーダンス化を要求される金属配線１０５上の保護膜１に開口部２を形成し、該開口部２を介して金属配線１０５上に膜厚の大きいメッキ配線３を形成する。 （もっと読む）

【課題】従来の半導体装置では、配線の抵抗を高めることなく容量素子で発生した短絡に起因する配線の溶断を防止することができなかった。
【解決手段】本発明にかかる半導体装置は、互いに平行に配置される複数の第１配線１１と、複数の第１配線１１のそれぞれと直交し、互いに平行に配置される複数の第２配線１２とを有する半導体装置であって、半導体装置は、複数の第１配線１１のいずれか一つに接続される下部電極２４と、複数の第２配線１２のいずれか一つに接続される上部電極２１と、下部電極２４と上部電極２１との間に形成される容量膜２３とを備える容量素子２０を有し、上部電極２１と下部電極２４とのうち少なくとも一方の電極は、その一部の領域に前記電極の幅が前記一部の領域以外よりも狭い幅狭部２２を有するものである。 （もっと読む）

【課題】
ビルディングブロック方式では、電源ライン及びグランドラインの配置によって、半導体集積回路装置の微細化が困難であった。
【解決手段】
アナログ信号処理機能を担う電子回路ブロックが集積化された半導体集積回路装置であって、電源ラインは、電子回路ブロックを構成する半導体素子上の領域を含んで配置され、グランドラインは、電子回路ブロック間に位置する分離領域上に形成され、グランドラインは、コンタクト孔において分離領域とコンタクトされる。 （もっと読む）

【課題】高耐圧の半導体装置に対する小型化要求と電極配線の信頼性確保を両立するため、高温封止工程に耐えうる電極配線を持った半導体装置を提供する。
【解決手段】本発明の半導体装置は、シリコン単結晶基板の主表面に形成された１つ以上の半導体素子と、シリコン単結晶基板の前記主表面上に形成された層間絶縁層と、前記層間絶縁層上に形成され前記半導体素子に電力を供給する電極配線を有する半導体装置であって、前記電極配線は前記層間絶縁層に形成されたコンタクトホールを介して前記半導体素子に接続されており、酸化アルミニウム保護層が前記電極配線の表面に形成されており、パシベーション膜が前記電極配線を被覆するように形成されている。 （もっと読む）

【課題】電源配線を介して伝播する電源ノイズを有効に抑制することができる半導体装置を提供すること。
【解決手段】異なる複数の回路に共通のパッド電極を介して給電するように構成された半導体装置において、前記パッド電極は、デジタル回路に給電するための電源配線の一部をなす導電膜（２０１Ａ）と、前記導電膜から離間して形成され、アナログ回路に給電するための電源配線の一部をなす導電膜（２０１Ｂ）と、前記導電膜（２０１Ａ，２０１Ｂ）の上層に絶縁膜を介して形成され、前記導電膜（２０１Ａ，２０１Ｂ）の夫々と層間配線手段を介して電気的に接続された導電膜（２０４）とから構成される。 （もっと読む）

【課題】半導体素子を、より小型化することができる半導体装置、当該半導体素子、及び基板を得る。
【解決手段】半導体素子１２に対し、抵抗ラダー８０の近傍に抵抗ラダー用電極８２ａ〜８２ｅを設ける一方、絶縁性フィルム１８に対し、入力側アウターリード２２と抵抗ラダー用電極８２ａ〜８２ｅとを接続する抵抗ラダー用接続パターン２１及び金属配線パターン５４を設ける。 （もっと読む）

【課題】配線の低抵抗化を図り、電圧ドロップを抑制できる配線構造を備えた半導体集積回路を提供する。
【解決手段】半導体集積回路の電源配線構造は、第１の方向に延伸して形成された複数の配線１Ｄ及び１Ｓからなる配線層１と、配線層１の上に、第１の方向に対して垂直な方向である第２の方向に延伸して形成された複数の配線２Ｄ及び２Ｓからなる配線層２と、配線層２の上に、第２の方向と同じ方向に延伸して形成された複数の配線４Ｄ及び４Ｓからな配線層４とを備える。 （もっと読む）

【課題】高速化および高集積化の双方を両立可能な半導体装置を提供する。
【解決手段】ＣＭＯＳインバータＮＴ１、ＰＴ１がスタンダードセル５１ａに含まれている。電源線は、ＣＭＯＳインバータＮＴ１、ＰＴ１に電気的に接続され、かつ下層配線３２ａ、３２ｂおよび上層配線３４ｃ、３４ｄを有している。下層配線３２ａ、３２ｂは互いに隣り合うスタンダードセル５１ａの境界に沿って境界上に延在している。上層配線３４ｃ、３４ｄは平面視において下層配線３２ａ、３２ｂよりもスタンダードセル５１ａの内側に位置している。ＣＭＯＳインバータＮＴ１、ＰＴ１は上層配線３４ｃ、３４ｄを介して下層配線３２ａ、３２ｂに電気的に接続されている。 （もっと読む）

【課題】従来のレイアウト設計では、配線コストの増大、電源ノイズ発生、電圧降下の問題、電源構造の複雑化などの課題があった。
【解決手段】セル情報を格納するレイアウトライブラリに、基本セル以外に、セル間を埋める役割をするフィラーセルを少なくとも２種以上含む。そのフィラーセルの少なくとも１種は、上層メタルと、Power RailおよびGround Railからなる下層メタルを備え、そして別のフィラーセルの少なくとも一種は、上層メタルと、Power RailおよびGround Railからなる下層メタルを備え、その上層メタルと下層メタルが同電位に短絡接続された構造を備える。レイアウト設計時、レイアウトライブラリの情報に基づき、所要の基本セルを配置すると共に、複数種あるフィラーセルを、信号配線から一定の距離を隔てた領域に選択的に配置する。 （もっと読む）

【課題】 半導体集積回路の入出力端子に接続される入出力配線数を削減して、入出力配線の配線パターンをシンプルな配線パターンとし、入出力配線の配線パターンの自由度を向上させる。
【解決手段】 液晶表示パネルと、前記液晶表示パネルを駆動制御する半導体集積回路とを具備する液晶表示装置であって、前記液晶表示パネルは、一対の絶縁基板を備え、前記半導体集積回路は、前記一対の絶縁基板の一方の絶縁基板上に搭載され、また、前記半導体集積回路は、前記半導体集積回路の動作中に電源電位あるいは基準電位に固定されるモード端子と、前記半導体集積回路の内部で電源電位あるいは基準電位に接続される電源ダミー端子とを備え、前記一対の絶縁基板上に形成された配線パターンにより、前記モード端子が前記電源ダミー端子と接続される。 （もっと読む）

【課題】有効に電源ノイズの吸収をはかり、回路の安定動作を実現することを目的とする。特にノイズ発生源のすぐ近くでノイズの吸収を行う。
【解決手段】少なくとも一つの回路ブロックを備えた半導体集積回路装置であって、前記回路ブロック上に第１の導体層１ａと、前記第１の導体層１ａ上に容量絶縁膜１ｃを介して形成された第２の導体層１ｂとを具備してなるバイパスコンデンサを具備し、前記バイパスコンデンサの前記第１及び第２の導体層の一方は基板電位を固定する基板コンタクトを介してグランド配線または電源配線の一方に接続され、他方は電源配線またはグランド配線の残る一方に接続される。 （もっと読む）

【課題】瞬時電流の発生による電源電圧の低下が懸念される領域に空き領域がなくても、既配置セルを移動させることなく、電源配線に容量成分を付加し瞬時電流ノイズの発生を抑制することのできる半導体設計装置および半導体回路を提供する。
【解決手段】半導体設計装置１は、回路セルの配置配線終了後のレイアウトデータ１００に対して、キャパシタ挿入位置決定部１１が、瞬時電流の電流経路の解析にもとづいて瞬時電流発生による電源電圧の低下を防止するためのキャパシタの挿入位置を決定し、容量値算出部１２が、そのキャパシタに必要とされる容量値を算出し、空き領域検出部１３が、そのキャパシタの挿入位置周辺の空き領域を検出し、容量セル配置部１４が、容量値算出部１２により算出された容量値を満たす分の容量セルをその空き領域に配置し、配線部１５が、配置された容量セルのキャパシタ端子とキャパシタ挿入位置の電源配線とを配線で接続する。 （もっと読む）

【課題】チップサイズの拡大なしに低電圧特性を達成し、十分な電源供給を可能にし、製造時間及びコストを節減できる半導体パッケージを提供する。
【解決手段】半導体パッケージは、電源供給用パッド１０２ａを含んだ多数のボンディングパッド１０２が中央部に配列され、外部に露出するように内部配線１０４が備えられた半導体チップ１００と、前記半導体チップ上に前記電源供給用パッド及び内部配線を露出させるように形成された絶縁膜１１０と、前記絶縁膜上に前記露出した電源供給用パッドと内部配線部分を連結するように形成された再配線１２０とを含む。 （もっと読む）

導体メッシュによって多層電子デバイス中にグリッドを形成する。導体メッシュは、（１）平行ラインを形成するように一個の層に配置された第１の導体セットと、（２）平行ラインを形成するように他の層に配置された第２の導体セットとを含む。第１の導体セットは第１の基準電圧を提供するように構成され、第２の導体セットは第２の基準電圧を提供するように構成されている。第１または第２の基準電圧の存在および／または欠如をモニタするために、少なくとも一個のグリッドチェック回路が第１の導体セットおよび第２の導体セットに接続されている。一個の層中に形成された平行ラインと他の層中に形成された平行ラインは、相互に実質的に直交している。 （もっと読む）

【課題】チップ面積を増大させることなく、デカップリングキャパシタによる電源ノイズ低減効果を向上させる。
【解決手段】半導体集積回路装置は、半導体基板上に設けられた複数の単位セル１と、前記複数の単位セルに電源を供給する配線層と、を備え、前記配線層は、前記複数の単位セルのそれぞれに接地電位を印加する接地電位配線３、４と、前記複数の単位セルのそれぞれに電源電位を印加する電源電位配線２、５と、前記接地電位配線３、４と前記電源電位配線２、５との間に設けられた絶縁膜とを有する。 （もっと読む）

【課題】 半導体装置に電気的特性、工程の影響、及び構造的安定性などを保証することができるパターンを提供する。
【解決手段】 半導体装置は、アクティブ領域上に長方向に延びるゲートラインと、アクティブ領域の外部に位置し、長方向に延びるゲートラインと接して、かつ、一辺がゲートラインの一側エッジの長方向の延長線に整列するゲートパッドからなるゲートとが形成され、ゲートにダミーゲート及び補助パターンが適用される。半導体装置は、複数個のセルで構成されるブロックで相異なる電力を供給する第１メタルラインパターンと、第１メタルラインパターンの間に位置し、セルに信号を伝達する第２メタルラインパターンとを含み、第１メタルラインの間の第２メタルラインパターンが形成されない領域に、長方向に少なくとも２つ以上に分割されたパターンで、ダミーメタルラインパターンが形成されたメタルラインが形成される。 （もっと読む）

【課題】 半導体基板上に引っ張り応力を有する層間絶縁膜や配線用金属膜等の形成された半導体装置において、ウェハの反りを抑制できる半導体装置を提供する。
【解決手段】 半導体素子が形成された半導体基板１０と、半導体基板１０上に堆積された１または複数層の配線用金属膜１６ａ、１６ｂ、１８を備えてなる半導体装置であって、１または複数層の配線用金属膜の内、１つの配線用金属膜の堆積によって生じるウェハ反り量の絶対値が最大となる第１配線用金属膜１８の下層側及び上層側の少なくとも何れか一方側に、ウェハ反り量を緩和する応力緩和膜１７を備え、応力緩和膜１７が圧縮応力を有し、第１配線用金属膜１８が引っ張り応力を有し、応力緩和膜１７の堆積によって生じるウェハ反り量の絶対値が、第１配線用金属膜１８の堆積によって生じるウェハ反り量の絶対値より小さい。 （もっと読む）

【課題】複雑な構造によらずに必要な信号配線経路の確保が実現され、この点において高い信頼性を有する半導体装置を提供する。
【解決手段】半導体装置（１）は、半導体基板に複数の回路セルの集合として把握される複数の回路ブロックを有する。前記複数の回路セルの一部は、回路セル間に給電経路を形成するために配置されたフィラーセル（４０，４１，４２）であり、前記フィラーセルとして、前記給電経路に接続された電源安定化容量を有する第１フィラーセル（４０，４２）と、前記第１フィラーセルから電源安定化容量を削除した第２フィラーセル（４１）とを有する。配線が混み合う場所（３５）には第２フィラーセルを用いることにより、複雑な構造によらずに必要な信号配線経路を確保することができる。 （もっと読む）