【課題】本発明の課題は、ヒロックの発生状況をより効率的に把握することができる評価パターン及びそれを備えた半導体基板、並びに評価方法を提供することである。
【解決手段】本発明の評価パターン１１は、ヒロック４の発生状況を評価する評価パターン１１であって、絶縁膜１２の上層に形成された所定の配線幅Ｗ１の環状配線１３ａと、環状配線１３ａの対向する２点間を縦横に接続する多数の格子配線１３ｂとを有する格子状パターン１３と、格子間に、環状配線１３ａと所定の隙間寸法Ｌ１をあけて配置された孤立配線１４とを備える。 （もっと読む）

【課題】寸法検査工程において、回路パターンまたはＱＣパターンの活性化領域上のゲート電極寸法を高精度に計測し、半導体装置を安定して製造する。
【解決手段】測定対象の画像データから、配線幅プロファイルを取得し、設計データベースから活性化領域の幅やピッチなどの下層レイヤの寸法を取得し、活性上解析領域を幅、およびピッチで設定し、画像の端からの位置をｘとする。活性上解析領域の配線幅の平均値をＡＥＩ＿Ａ（ｘ）として計算する。位置ｘを０からＴまで移動すると、配線幅の平均値ＡＥＩ＿Ａ（ｘ）は下層レイヤのピッチ構造に応じて変動する。下層レイヤの活性化領域と活性上解析領域が一致した場合、配線幅の平均値ＡＥＩ＿Ａ（ｘ）は最大値をとる。この極値を活性領域上のゲート電極寸法の計測結果とし、半導体装置の製造工程を管理する。 （もっと読む）

【課題】２つの異なる構造を有するスルーホールチェーン抵抗を同時に測定する半導体装置のチェックパターンの小面積化を可能とする。
【解決手段】配線層とビア層が交互に積層した多層配線構造を有する半導体装置１０において、ビア層に形成された複数のスルーホールと、スルーホールとビア層の上部および下部に設けられた配線と、が連結してなる構造を有する複数のスルーホールチェーンＳを備え、ビア層が異なるスルーホールチェーンＳが電極パッド１６を介して環を形成するように接続され、電極パッド１６を用いて、ビア層が異なる２つのスルーホールチェーンＳの抵抗を同時に測定するように構成される。 （もっと読む）

【課題】製造時における半導体素子へのプラズマダメージの影響を小さくすることができる半導体装置の製造方法を提供する。
【解決手段】半導体基板上に半導体素子を形成する工程と、マイクロ波をプラズマ源とし、半導体基板の表面近傍において、プラズマの電子温度が１．５ｅＶよりも低く、かつプラズマの電子密度が１×１０^１１ｃｍ^−３よりも高いマイクロ波プラズマを用いたＣＶＤ処理によって半導体素子上に膜を形成する工程とを含む。 （もっと読む）

【課題】半導体チップに発生するクラックを検知することができ、さらに設計の自由度が向上するとともに配線のレイアウトの自由度やＬＳＩのレイアウト効率およびパッケージ基板のレイアウト効率が向上した半導体装置を提供する。
【解決手段】本発明の半導体装置は、多層配線構造を有する半導体チップ１０と、半導体チップ１０上面において、半導体チップ１０の外周縁に沿って形成された複数の電極パッド１２と、複数の電極パッド１２から選択された２つの第１電極パッド１２ａおよび第２電極パッド１２ｂに接続するとともに、平面視において、半導体チップ１０の全外周縁に沿って設けられた配線１８とを備え、配線１８は異なる層に形成された第１配線部１４と第２配線部１６とを含み、第１配線部１４と第２配線部１６とは接続プラグを介して直列に接続されている。 （もっと読む）

【課題】 多層配線を有する半導体装置において配線層内の水分の有無を直接評価することができる配線構造及び多層配線を有する半導体装置の水分検出方法を実現する。
【解決手段】 半導体装置１の多層配線構造において、第３配線層３３より腐食されやすい材料により形成された薄膜抵抗体２０ａ、２０ｂが第３配線層３３に配置され、薄膜抵抗体２０ａ、２０ｂの抵抗値を測定可能に構成されているため、水分の侵入などにより第３配線層３３内に水分が存在する場合には、水分が第３配線層３３内を移動して薄膜抵抗体２０ａ、２０ｂに到達し、薄膜抵抗体２０ａ、２０ｂが腐食されて抵抗が急増するので、薄膜抵抗体２０ａ、２０ｂの抵抗値を測定することにより第３配線層３３内の水分の有無を直接検出することができる。 （もっと読む）

【課題】テストコストの低減に資することができる半導体装置を提供する。
【解決手段】半導体装置（１）の外部端子を相対的に径とピッチが大きなバンプ（Ｐｕ，Ｐｓ，Ｐｕｓ）と小さなバンプ（Ｐ）に分け、前者よりも後者を半導体装置の中央寄りに配置する。大きなバンプの一部（Ｐｕ，Ｐｕｓ）は実装基板との接続に用いられ、大きなバンプの残り（Ｐｓ）は実装基板への接続に用いないがスクリーニングテスタへの接続に用いられる。小さなバンプ（Ｐ）は実装基板との接続にもスクリーニングテスタとの接続に用いられない。小さなバンプがアンダーフィル樹脂で覆われていても、表面を削ることによって容易に露出させることができる。スクリーニングテスタと接続される外部端子はピッチと径が共に大きくされているのでスクリーニングテストに特別なピンピッチ変換アダプタ等を必要とせず、プローブに対する位置決めにも特に高精度を要しない。 （もっと読む）

【課題】より工数を少なく、安価に製造することが可能な電気回路素子およびその製造方法を提供する。
【解決手段】基板１１上にインダクタ及びキャパシタを備え、インダクタは、基板１１上に設けられた第１の絶縁層１２と、第１の絶縁層１２上に設けられた第１の配線層２２と、第１の配線層２２を覆い第１の絶縁層１２上に設けられた樹脂層からなる第２の絶縁層１４と、第２の絶縁層１４上に設けられ第１の配線層２２と導通する第２の配線層からなる渦巻き状のコイル２３とから構成され、キャパシタ２４は、第１の絶縁層１２上に形成された第３の配線層２４ａと、第２の絶縁層１４上に形成された第４の配線層２４ｂとが、第２の絶縁層１４を介して対向する位置に配置されることにより構成され、インダクタの渦巻き状のコイル２３と、キャパシタ２４を構成する第３の配線層２４ａまたは第４の配線層２４ｂのいずれかとが、電気的に接続されている。 （もっと読む）

【課題】 デザインルールの制約によらず、精度良くチップ割れを検出することができる回路をより確実に実現可能な半導体装置を提供する。
【解決手段】 第１及び第２接続端子を備え、半導体基板と電気的に分離して形成された半導体配線パターンＰＷの複数と、１つの半導体配線パターンＰＷの第１接続端子Ｃａとオーミック接続し、他の１つの半導体配線パターンＰＷの第２接続端子Ｃｂとオーミック接続して、２つの半導体配線パターンＰＷを電気的に接続する電極パターンＰＥの複数と、半導体配線パターンＰＷの第１接続端子または第２接続端子と接続可能に構成され、互いに近接配置された１対の検査用パッドＰＤと、を備え、１対の検査用パッドＰＤを始点及び終点として半導体配線パターンＰＷ及び電極パターンＰＥを交互に接続して構成された一連の検査用パターン群ＧＰが、１対の検査用パッドＰＤの間を除く半導体基板の外縁部に沿って配置されている。 （もっと読む）

【課題】 マーク配置領域にダミーパターンを効果的に配置することが可能な半導体装置の製造方法を提供する。
【解決手段】 第１のレイヤＬａの第１のアライメントマーク配置領域ＭＫＡａ内に第１のアライメントマークＭａが設けられ、第２のレイヤＬｂの第２のアライメントマーク配置領域ＭＫＡｂ内に第２のアライメントマークＭｂが設けられ、第１のアライメントマーク配置領域上にダミーパターンＤｂが設けられ且つ第２のアライメントマーク配置領域上にダミーパターンが実質的に設けられていない構造を形成する工程と、第２のアライメントマークを用いて、前記構造上の第３のレイヤＬｃのアライメントを行う工程とを備える。 （もっと読む）

【課題】半導体装置のテスト構造物及び半導体装置を提供する。
【解決手段】半導体装置のテスト構造物は、トランジスタ１５０、ダミートランジスタ１６０、及びパッドユニットを具備する。トランジスタ１５０は、基板の第１アクティブ領域１２０上に形成される。ダミートランジスタ１６０は、基板の第２アクティブ領域１３０上に形成され、トランジスタ１５０に接続される。パッドユニットは、トランジスタ１５０に接続される。ダミートランジスタ１６０により、トランジスタ１５０が受けるプラズマダメージが減少する。 （もっと読む）

【課題】本発明は、外部接続用回路と電気的に接続されたボンディング用電極パッド及び検査用電極パッドを備えた半導体装置に関し、面方向のサイズを小型化することのできる半導体装置を提供することを課題とする。
【解決手段】外部接続用回路１２と、外部接続用回路１２の上方に配置されると共に、外部接続用回路１２と電気的に接続された検査用電極パッド４３及びボンディング用電極パッド４４と、を備え、外部接続用回路１２が隣り合うように所定の方向Ａに複数配列された半導体装置１０であって、ボンディング用電極パッド４４の所定の方向Ａの幅Ｗ３を検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くして、ボンディング用電極パッド４４と検査用電極パッド４３とを所定の方向Ａに交互に配置すると共に、外部接続用回路１２の所定の方向Ａの幅Ｗ１を検査用電極パッド４３の所定の方向Ａの幅Ｗ２よりも狭くした。 （もっと読む）

【課題】ＦＥＴチェックトランジスタを用いて電気的特性を測定される半導体装置を小型化する。
【解決手段】半導体装置１００は、その製造過程において、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを覆うパッシベーション膜１１５を形成する前に、ゲート用パッド部１４０ｇ、ソース用パッド部１４０ｓ、およびドレイン用パッド部１４０ｄを用いて電気的特性の測定がなされるように構成されたことを特徴とする。 （もっと読む）

【課題】集積度を低下させずに、信頼性あるように積層することができる半体素子が提供され、かような半導体素子を備えるスタックモジュール、カード及びシステムを提供する。
【解決手段】半導体素子１００は基板１０５を備え、回路１１０は基板上に提供される。一つ以上のパッド１２０は、回路のテストのために基板上に提供される。一つ以上のターミナル１３５は、回路にアクセスするために基板上に提供される。一本以上の第１配線ライン１４０は、一つ以上のパッド及び回路を電気的に接続する。一本以上の第２配線ライン１４５は、一つ以上のターミナル及び回路を電気的に接続する。そして、スイッチング素子１５０ａは、一本以上の第１配線ラインの中間に挿入され、一つ以上のパッド及び回路の電気的な接続を制御する。 （もっと読む）

【課題】集積回路のＩ／Ｏ部用のパッドに関し、新たなパッド構造を提案する。
【解決手段】ウェハ上に、Ｉ／Ｏ部を有する集積回路を形成し、前記ウェハ上に、前記Ｉ／Ｏ部用のパッドを設け、前記ウェハを前記パッド上においてダイシングすることを特徴とする半導体装置の製造方法。 （もっと読む）

導体メッシュによって多層電子デバイス中にグリッドを形成する。導体メッシュは、（１）平行ラインを形成するように一個の層に配置された第１の導体セットと、（２）平行ラインを形成するように他の層に配置された第２の導体セットとを含む。第１の導体セットは第１の基準電圧を提供するように構成され、第２の導体セットは第２の基準電圧を提供するように構成されている。第１または第２の基準電圧の存在および／または欠如をモニタするために、少なくとも一個のグリッドチェック回路が第１の導体セットおよび第２の導体セットに接続されている。一個の層中に形成された平行ラインと他の層中に形成された平行ラインは、相互に実質的に直交している。 （もっと読む）

【課題】絶縁状態をモニターできるトリミングヒューズを有する半導体装置を提供する。
【解決手段】第１の半導体領域１１と、第１の半導体領域１１内に形成され、第１の半導体領域１１と逆導電型で、且つ第１の半導体領域１１より不純物濃度が高い第２の半導体領域１２と、第２の半導体領域１２を含む第１の半導体領域１１上に形成された絶縁膜１３と、第２の半導体領域１２上に絶縁膜１３を介して形成された導電膜１４と、第２の半導体領域１２を外部回路に電気的に接続するためのコンタクト手段としてビア２０、配線２１、バッド２２と、を具備する。 （もっと読む）

【課題】従来の位置ずれ検出パターンでは、配線とビアプラグとの相対的な位置ずれを検出することができない。
【解決手段】位置ずれ検出パターン１は、配線とビアプラグとの相対的な位置ずれの検出に用いられるパターンであって、配線１０、ビアプラグ２０（第１のビアプラグ）、ビアプラグ３０（第２のビアプラグ）、および導体４０を備えている。配線１０の上面（第１面）および下面（第２面）には、それぞれビアプラグ２０およびビアプラグ３０が接続されている。配線１０と同層には、当該配線１０と所定の間隔を空けて導体４０が設けられている。 （もっと読む）

【課題】ハンダバンプを介して実装基板との導通を取るタイプのパッケージにおいて、予め、半導体デバイス上の塗膜のクラック等の不具合を簡単に評価できる技術を提供することである。
【解決手段】 膜の耐性を評価する素子であって、基板１と、前記基板１上に設けられた二つ以上のコーナー部を有するメタル部４と、前記メタル部４を被覆する膜３とを具備してなり、前記コーナー部の少なくとも二つが角度は異なっている耐性評価素子。 （もっと読む）

【課題】比較的簡易な構成の試料を用いて、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることを可能とし、当該知見を実際の配線形成に反映させる。
【解決手段】シリコン基板１に配線溝１ａを形成し、配線溝１ａを配線導電材料３で埋めんで配線様構造４を形成し、試料１１を作製する。この試料１１を用いて、ＳＩＭＳ法により配線様構造４の配線導電材料３をＳＩＭＳ分析する。 （もっと読む）