【課題】半導体装置の組み立てにおいて再配線形成後にも電気的特性検査を実施する。
【解決手段】再配線形成後のダイシング工程において、レーザーダイシングとブレードダイシングを行うことで、半導体ウェハのダイシング領域１ｃ上に形成された再配線９ｅ等の厚いメタル層であっても前記メタル層を残すことなくきれいに切断を行うことができるようになり、その結果、再配線形成後にもダイシング領域１ｃ上に配置されたテスト用電極パッド９ｓを用いて半導体ウェハや再配線９ｅ等の電気的特性検査を行うことができる。 （もっと読む）

【課題】電極と配線との接続信頼性の高い半導体装置と、その半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、半導体基板１０と、半導体基板１０の第１の面１１の上に設けられた電極１４と、第１の面１１の上に設けられ、電極１４の第１の部分の上に位置する開口部１６ａを有する絶縁膜１６と、を有する構造体１を用意する工程と、電極１４の前記第１の部分の上から絶縁膜１６の上に至るまで第１の金属層１７を形成する工程と、第１の金属層１７を形成する工程の後、電極１４の前記第１の部分の上に位置する第１の金属層１７の第１の部分１９の上、並びに絶縁膜１６の上に樹脂層３０を形成する工程と、樹脂層３０の第１の部分は残し、樹脂層３０の少なくとも第１の金属層１７の第１の部分１９の上に位置する第２の部分を除去して、樹脂突起１８を形成する工程と、第１の金属層１７の上から樹脂突起１８の上に至るまで、電極１４と電気的に接続する第２の金属層２０を形成する工程と、を有する。 （もっと読む）

【課題】本発明は、短い時間でテストを行うことが出来る半導体装置、試験方法及びプログラムを提供することを課題とする。
【解決手段】半導体装置を構成する各回路ブロックをそれぞれ電源線若しくは接地線によってシールドする。また試験パッド２までの引き出し配線３をシールド配線でシールドする。また別の試験方法として、試験パッド２にそれぞれ異なる電圧を印加して電流値を検出する。更に別の試験方法として、互いに隣接していない回路ブロックへの試験パッド２に同時に電圧を印加して、電流値を検出する。 （もっと読む）

【課題】タングステン等のＣＭＰ（化学機械研磨）後、エロージョン量をモニタリングできるパターンを提示する。
【解決手段】ホールアレイサイズスプリットａと配列間スペースの長さスプリットｂを一定に規定したモニタリングパターンを利用して、プラグＣＭＰ時に発生するエロージョンレベルを評価する。前記ホールアレイサイズによる影響はホールアレイサイズに応じて増加するため、エロージョン量は特定のサイズにおいて飽和になるのかをモニタリングする。また前記配列の間で影響を受けるスペースの長さをモニタリングする。 （もっと読む）

【課題】手間を要さずに回路部のテストを行うことができ、スクライブ領域の有効活用を図ることができ、半導体チップを安定的に製造することができ、非接触で外部との通信を行うことができる半導体装置を提供する。
【解決手段】半導体装置１は、半導体チップ形成領域１４Ｂと、半導体チップ形成領域１４Ｂ間に位置するスクライブ領域１４Ａとが形成された半導体ウェハ１１と、半導体ウェハ１１上に設けられた複数の半導体チップの回路部１２と、各半導体チップ形成領域１４Ｂ内に設けられ、各回路部１２に電気的に接続される複数の第一の導電層１３と、第一の導電層１３同士をスクライブ領域１４Ａの一部をまたいで電気的に接続する第一の接続部１５とを有する。第一の導電層１３および第一の接続部１５のいずれか一方に、外部電源供給用あるいは接地用のパッド１６が接続される。半導体装置１は、回路部１２に接続され、容量結合あるいは誘導結合により外部との通信を行う通信部Ｔを有する。 （もっと読む）

【課題】本発明は、しきい値電圧のばらつきが大きいトランジスタのしきい値電圧を調整してしきい値電圧のばらつきを低減することを可能にする。
【解決手段】基板１１と絶縁層１２とシリコン層１３が積層されてなるＳＯＩ基板１０の該シリコン層１３の表面側にトランジスタ２０を形成する工程と、ＳＯＩ基板１０上に、トランジスタ２０を被覆する第１絶縁膜３０と、トランジスタ２０に電気的に接続される配線部４０とを形成する工程と、配線部４０を通じてトランジスタ２０のしきい値電圧を測定する工程と、第１絶縁膜３０表面に第２絶縁膜を介して支持基板を形成する工程と、ＳＯＩ基板１０の裏面側の基板１１と絶縁層１２の少なくとも一部を除去する工程と、測定されたしきい値電圧に基づいてトランジスタ２０のしきい値電圧を調整する工程を有する。 （もっと読む）

【課題】チップの基板への実装工程前の、パッドとバンプ間の接続状態の良否判定の信頼性を高める。
【解決手段】チップ１０が基板に実装された半導体装置であって、チップ１０に配置され、チップ１０の内部回路と電気的に接続するパッド群Ａと、チップ１０のうちパッド群Ａが配置された領域以外の領域に配置されたテスト用パッドパターンＢとを備え、パッド群Ａは、チップ１０の主面に形成された複数のパッド１２ａと、複数のパッド１２ａの各々の上にバリアメタル膜を介して形成され、基板と電気的に接続するバンプ１６ａとを有し、テスト用パッドパターンＢは、チップ１０の主面に形成された複数のテスト用パッド１２ｂと、複数のテスト用パッド１２ｂの各々の上にテスト用バリアメタル膜を介して形成されたテスト用バンプ１６ｂと、複数のテスト用パッド１２ｂのうち互いに隣り合うテスト用パッド１２ｂ間を電気的に接続する配線１１ｂとを有する。 （もっと読む）

【課題】熱処理温度４７０℃〜５３０℃を測定する温度測定用基板及び熱処理温度測定方法を提供すること。
【解決手段】温度測定用基板は、リンが注入されたｐ型シリコン基板を備える。熱処理温度は、ｐ型シリコン基板の層抵抗値から測定される。リンのドーズ量は、５×１０^１４ａｔｏｍ／ｃｍ^２〜１×１０^１５ａｔｏｍ／ｃｍ^２である。 （もっと読む）

【課題】パッド電極の直下でのクラックの発生を抑制できるようにした半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１と、シリコン基板１上に形成されたＬＯＣＯＳ膜３と、ＬＯＣＯＳ膜３上に形成されたポリシリコン膜５と、ＬＯＣＯＳ膜３上に形成されたＩＬＤ膜７と、ＩＬＤ膜７に形成され、ポリシリコン膜５を底面とする第１の開口部と、第１の開口部内に形成され、ポリシリコン膜５と接するパッド電極９と、を有する。ポリシリコン膜５は、ＩＬＤ膜７よりも強度があり、衝撃に対する耐性が高いため、プローブ検査の際にクラックの発生を抑制することができる。 （もっと読む）

【課題】配線層を薄くした場合にも電極パッド形成領域で配線層がなくなることを確実に防止できるようにし、配線層と電極パッドとを安定して電気的に接続させる。
【解決手段】半導体基板１上の第４層間絶縁膜１０中に複数のコンタクト用配線１１Ｂが形成されている。各コンタクト用配線１１Ｂの上及び第４層間絶縁膜１０の上に第１保護絶縁膜１２が形成されており、第１保護絶縁膜１２には、各コンタクト用配線１１Ｂを露出させる第１開口部１２ａが形成されている。第１開口部１２ａの内部にはバリアメタル膜１３を介して、コンタクト用配線１１Ｂと電気的に接続する電極パッド１４が形成されている。第１開口部１２ａの下側には、コンタクト用配線１１Ｂが配置されていない領域が存在している。 （もっと読む）

【課題】パターンの異なる複数のマスクの情報を考慮したプロセス制御が可能な半導体装置の製造方法を提供する。
【解決手段】次に処理を施す半導体ウェーハを選択し、処理装置の装置情報および選択された半導体ウェーハと同種の半導体ウェーハの処理結果に基づいて、半導体ウェーハを処理する第１処理条件を算出するステップと、第１処理条件に、半導体ウェーハにパターンを形成したマスクに対して予め定められた補正値を加算し、第２処理条件を算出するステップと、第２処理条件に従って、半導体ウェーハを処理するステップと、半導体ウェーハの処理結果を求め、処理結果を平均した第１平均値を求めるステップと、第１平均値と、第１平均値の履歴を平均した第２平均値との差を示すマスク誤差を求めるステップと、マスク誤差のマスク間バラツキが小さくなるように、処理時間と処理結果との関係から補正値を修正するステップとを具備する。 （もっと読む）

【課題】スクライブ領域の幅を狭くするのに適した半導体ウエハを提供する。
【解決手段】半導体ウエハは、半導体素子の形成された複数のチップ領域が、隣接するチップ領域間にスクライブ領域を介して画定されており、スクライブ領域内に配置されたモニタ素子と、チップ領域内に配置されたパッドと、モニタ素子とパッドとを接続する配線とを有する。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上できる。
【解決手段】本発明の例に関わる半導体装置は、ウェハ１内に設けられる第１及び第２半導体チップエリア２_１，２_２と、第１及び第２半導体チップエリア２_１，２_２内の各々に設けられ、トランジスタが形成される第１素子領域５_１，５_２と、第１及び第２半導体チップ５_１，５_２間に設けられるダイシングエリア３Ａと、ダイシングエリア３Ａ内に設けられ、アライメントマークが形成されるアライメント領域３５と、第１素子領域５_１，５_２とアライメント領域３５との間に設けられ、ウェハ１表面に対して垂直方向に突出した凸部９_１，９_２を有する凸部形成領域７_１，７_２とを具備し、凸部９_１，９_２の上端は、ウェハ１表面より高い位置にあり、トランジスタのゲート電極１２上端よりも低い位置にある。 （もっと読む）

【課題】 外部からの荷重による絶縁膜の耐圧力を短時間かつ正確に評価することができる耐性評価用ウェハ及び耐性評価方法を提供するものである。
【解決手段】 耐性評価用ウェハ１００は、基板１上にｌｏｗ−ｋ絶縁膜２を介して対向して配設される一対の第１の配線３及び第２の配線４と、一対の配線のうち第１の配線３に第１のビア５を介して接続され、最上層に配設される第１の接続パッド６と、一対の配線のうち第２の配線４に第２のビア７を介して接続され、最上層に配設される第２の接続パッド８と、基板１に対して垂直な方向における第１の配線３及び第２の配線４の一部に重畳し、ｌｏｗ−ｋ絶縁膜２を介して最上層に電気的に浮遊状態で平面端子として複数配設され、所定の荷重で押圧される押圧パッド９と、を備えている。 （もっと読む）

【課題】 電気抵抗のさらなる低減化と基板表面に対する銅薄膜の密着性の確保との両方を高いレベルで達成することができ、かつスパッタリングプロセスで用いられる金属ターゲット材のコスト削減やそれを用いたスパッタリングプロセスを中心として全体的な製造プロセスのコスト低減を達成することを可能とした、銅配線基板の製造方法を提供する。
【解決手段】 本発明の銅配線基板の製造方法は、ガラスまたは石英からなる基板１の表面２に、例えばＡｒガスのような不活性ガスのプラズマ４を照射することで、その表面２に改質を施して、その基板１の表面２自体における純Ｃｕに対する密着性を向上させ、その基板１の表面２の直上に、銅薄膜３をスパッタリングによって形成することを特徴としている。 （もっと読む）

【課題】絶縁膜の膜厚を電気的に検査することによって、半導体装置の製造プロセスの管理を容易に行うことができ、さらに、不良原因の特定を速やかに、かつ簡易に行うことができる半導体装置の検査方法を提供する。
【解決手段】本発明に係る半導体装置の検査方法は、絶縁膜を挟む導電部を有する半導体装置を準備する工程と、導電部に電圧を印加して、絶縁膜の容量を測定する工程と、絶縁膜の容量に基づいて、絶縁膜の膜厚を検査する工程と、を含む。 （もっと読む）

【課題】Ｗ−ＣＳＰの製造工程の前段階として行われる半導体基板の電気検査において電極パッド表面に比較的大きなプローブ痕が形成された場合でも高い信頼性を確保することができる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置は、表面に少なくとも１つの電極パッドが形成された半導体基板と、電極パッドに接続された再配線層と、半導体基板を封止する封止部とを含む。電極パッドは再配線層との接続部を有する第１領域と、半導体基板の検査工程で検査プローブが当接される第２領域とからなる。半導体装置は、半導体基板上に電極パッドを覆う絶縁膜を形成する工程と、絶縁膜に開口部を形成し、開口部において電極パッドの第１領域を露出させる工程と、絶縁膜の開口部において露出した電極パッドに接続され、且つ電極パッドの第２領域の上方を覆う再配線層を絶縁膜上に形成する工程と、樹脂を用いて絶縁膜および再配線層を覆うように樹脂封止部を形成する工程と、を経て製造される。 （もっと読む）

【課題】コンタクトホール側壁に付着した有機膜の抵抗値を簡単且つ的確に測定する。
【解決手段】基板２０上に形成された下部電極であるポリＳｉ膜２２ａと、このポリＳｉ膜２２ａ上にＢＰＳＧ膜２３を介して形成された中間電極であるポリＳｉ膜２４ａと、このポリＳｉ膜２４ａ上にＢＰＳＧ膜２５を介して選択的に形成されたホトレジスト膜からなるホールパターン２６ａと、このホールパターン２６ａをマスクにしてプラズマエッチングにより形成され、ポリＳｉ膜２４ａ，２２ａを貫通するコンタクトホール２７と、このコンタクトホール２７の形成時に、コンタクトホール側壁に付着する有機膜２８と、を有する半導体装置を用意する。そして、ポリＳｉ膜２２ａ，２４ａ上に有機膜・レジスト膜２６ｂが被着された状態で、ポリＳｉ膜２２ａ，２４ａ上から、プローブ針３１により複数回コンタクトを実施し、有機膜２８の抵抗値を測定する。 （もっと読む）

【課題】本発明の課題は、絶縁性能の判定精度の向上を図り得るＴＥＧチップを提供することにある。
【解決手段】本発明の第１の態様は、ＴＥＧパターンを用いたウエハレベルＣＳＰの絶縁性テスト方法において、渦巻き状のＴＥＧパターンを用いたことを特徴とする。また、本発明の第２の態様は、インダクタ素子を有するウエハレベルＣＳＰの絶縁性テストに使用されるＴＥＧパターンにおいて、前記ＴＥＧパターンは、渦巻き状に成形されていることを特徴とする。 （もっと読む）

【課題】電気的な接続が良好であるとともに、半導体素子部にダメージが生じるのを抑制することが可能な半導体装置を提供する。
【解決手段】この半導体装置１は、トランジスタを含む半導体素子部２０と、金属配線層４および６と、金属配線層４および６の間に配置された層間絶縁膜５とを備える。金属配線層６は、ボンディングパッド部６ａを含み、ボンディングパッド部６ａは、層間絶縁膜５を介して、半導体素子部２０と重なるように配置され、層間絶縁膜５は、少なくともボンディングパッド部６ａの真下の領域、および、半導体素子部の真上の領域に配置される平坦な上面を有するポリイミド膜５ｂを含む。 （もっと読む）