【課題】半導体チップを評価する技術を提供する。
【解決手段】
シリコン基板の一方の面に、複数領域からなる抵抗測温体としての金属配線膜１０１、及び、１つ又は複数領域からなるヒータとしての金属配線膜１０２の少なくとも何れかと、金属配線膜１０１及び金属配線膜１０２を実装基板と接続するための電極１０３と、が積層された半導体チップを実装基板に実装して、金属配線膜１０１を電流計及び電圧計と、金属配線膜１０２を電源と、電気的に接続することで、半導体チップの上記各領域における測温及び加熱、及び、その温度プロファイルが評価可能な評価システムを提供する。 （もっと読む）

【課題】電気的不良な現象を伴わない層間剥離をも高精度で効率良く見付けることが可能な技術を提供することである。
【解決手段】基板上に積層された複数の層を具備するデバイスにおける層間剥離判定方法であって、基板側から赤外線を照射する赤外線照射工程と、前記赤外線照射工程による赤外線照射で得られる画像におけるモアレの有無をチェックするモアレ有無チェック工程とを具備する （もっと読む）

【課題】チャージアップした電荷を検出する感度を向上させること。
【解決手段】半導体基板１０上に形成された絶縁膜１４と、前記絶縁膜内に形成され、延伸方向に延伸した延伸部２２を含む第１配線２０と、前記絶縁膜内に設けられ、前記半導体基板と前記延伸部とを電気的に接続するコンタクト２６と、前記絶縁膜内に形成され、前記延伸部と前記半導体基板の面方向に対向し前記延伸部より長さの短い対向部３２と、前記対向部から前記第１配線の反対方向に引き出される引き出し部３４と、を含む第２配線３０と、前記引き出し部に電気的に接続されたアンテナ電極４０と、含む評価素子。 （もっと読む）

【課題】貫通電極のショート不良およびオープン不良をチップまたはウェハ状態で検出可能な構造とする。
【解決手段】集積回路２がシリコン基板１の第１主面（いわゆる表面）側に形成されている。貫通電極３はシリコン基板１を厚さ方向に貫通して一端が集積回路２と電気的に接続されている。マイクロバンプ電極１０はシリコン基板１の第２主面側に形成され、貫通電極３の他端と電気的に接続されている。テストパッド電極１１はシリコン基板１の第２主面側に形成され、マイクロバンプ電極１０と電気的に接続されている。 （もっと読む）

【課題】使用した配線用マスクを簡単かつ確実に判別でき、確認工数を削減する。
【解決手段】所定の配線パターンと共に両端に端子を備えた抵抗素子の複数４１、４２、４３、を含む抵抗素子領域を形成するための所定配線用マスクを用いたリソグラフィステップと、半導体ウエハ特有の配線パターンと共に特有の配線パターンに応じて抵抗素子の端子間にて直列およびまたは並列接続された接続配線を含む識別領域５０を形成するための識別配線５１用マスクを用いたリソグラフィステップと、接続配線に接続され露出したパッド１９を形成するためのパッド配線用マスクを用いたリソグラフィステップと、を含む。第１配線層および第２配線層の抵抗素子領域および識別領域の組がＴＥＧチップまたはスクライブラインに形成されている。露出したパッドを介して抵抗素子の直列およびまたは並列接続された接続配線の抵抗値を測定するステップを更に含む。 （もっと読む）

【目的】プラズマプロセスによる半導体集積装置の各製造段階において、所望のエッチング工程で生じたチャージアップの度合いのみを測定することが可能な半導体集積装置の評価システム及び評価用半導体チップを提供することを目的とするものである。
【構成】評価用半導体チップにプラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を、評価用半導体チップから外部に導出されている第１リード線及び第２リード線を介して計測する。評価用半導体チップは、シリコン基板上にゲート酸化膜、ゲート電極、プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストが積層された構造を有する。この際、レジスト上面側からシリコン基板の表面までを貫通する第１のコンタクトホールを介して上記第１リード線がシリコン基板の表面と電気的に接続されていると共に、上記レジストを貫通する第２のコンタクトホールを介して第２リード線がゲート電極の表面と電気的に接続されている。 （もっと読む）

【課題】ＯＢＩＲＣＨ法を行う際に、特性チェック素子の特性を容易に測定することができる、半導体装置、及び半導体装置の製造方法を提供する。
【解決手段】レーザ光が照射されることにより特性が検査される、特性チェック素子と、前記特性チェック素子よりも上層に位置し、ダミーメタルが配置された、上部配線層とを具備する。前記上部配線層は、前記特性チェック素子に重なる第１領域と、前記特性チェック素子に重ならない第２領域とを備える。前記第１領域における前記ダミーメタルの密度は、前記第２領域における前記ダミーメタルの密度よりも、小さい。 （もっと読む）

【課題】半導体装置とその製造方法、及び半導体ウエハにおいて、個片化後の半導体チップがもとの半導体ウエハのどこに位置していたかを容易に特定すること。
【解決手段】複数のチップ領域R_cとスクライブ領域R_sとを有するシリコン基板２０と、複数のチップ領域R_cの各々に対応する複数のモニタ素子Mと、スクライブ領域R_sに形成され、複数のモニタ素子Mの各々を電気的に接続する配線２とを有し、スクライブ領域R_sにおけるダイシングラインX₁〜X₇、Y₁〜Y₇の位置をずらしたときに、配線２の異なる部分がダイシングされるようにして、配線２と複数のモニタ素子Mとの結線状態をダイシングラインX₁〜X₇、Y₁〜Y₇の位置に応じて可変にした半導体ウエハWによる。 （もっと読む）

【課題】多層配線構造において、測定パッドとバンプ等形成用の外部接続パッドの構造をそれぞれの用途に合わせて最適化する。
【解決手段】半導体装置１００は、測定パッド２と外部接続パッド３を有している。測定パッド２は、その周端部に沿って２０個のビアコンタクトが配置され、当該ビアコンタクトが形成されていない平坦な中央部を有し、当該中央部は、測定用のプローブ針が接触されるプローブ針接触領域２Ａになっている。外部接続パッド３は、９個のビアコンタクトが配置され、当該ビアコンタクトが配置されることにより凹凸のある領域を有し、当該領域は、外部接続媒体が形成される外部接続媒体形成領域３Ａになっている。 （もっと読む）

【課題】半導体装置を構成するトランジスタを製造する際にトランジスタ能力のばらつきが発生しても、期待通りの性能を発揮することができる半導体装置を提供する。
【解決手段】半導体基板１００上に、トランジスタ１０４Ａ及び１０４Ｂと、電極パッド１０６とが形成されている。電極パッド１０６の上側領域を除く半導体基板１００を覆うように、保護膜１０７が形成されている。トランジスタ１０４Ａの上側領域を除く保護膜１０７を覆うように、凸方向に応力１６０を生じる保護膜１０８が形成されている。保護膜１０８によって、トランジスタ１０４Ｂの能力を基準として、トランジスタ１０４Ａの能力が相対的に高く又は低く変動している。 （もっと読む）

【課題】半導体素子の電極パッド間の距離の縮小や半導体素子のサイズを拡大することなく多ピン化への対応が可能となり、回路コア部の電源の出力電圧が降下するＩＲドロップ現象を防止することができる半導体装置を提供する。
【解決手段】半導体素子３の回路形成領域４の外周部に外周部電極パッド５が形成され、各外周部電極パッド５に外周部バンプ１０が形成され、回路形成領域４の範囲内に内部電極パッド１４が形成され、内部電極パッド１４に内部バンプ１６が形成され、フリップチップ実装により、半導体素子３と半導体基板との間にエポキシ系樹脂材を介在させて、各外周部および内部バンプ１０，１６と半導体基板の各配線電極部とが接続される。 （もっと読む）

【課題】パッド上でのプローブ針の先端の横滑りに起因する横方向の応力による層間絶縁膜や最終絶縁膜の損傷を防止する。
【解決手段】半導体基板１の表面に基板凹部１ａが形成されている。パッドは、基板凹部１ａ内に形成された金属材料からなる第１層目パッド５、第２層目パッド９及び第３層目パッド１３によって形成されている。第３層目パッド１３上の最終保護膜１５が除去されてパッド開口部１５ａが形成されている。上層側に位置する第３層目パッド１３は、基板凹部１ａに起因してパッド凹部１３ａを備えている。パッド凹部１３ａの上面は半導体基板１の表面よりも下方に配置されている。 （もっと読む）

【課題】パッドピッチに対応させてプローブ針の間隔を狭くすることができるようにする。
【解決手段】この半導体装置は、絶縁膜１１０上に形成されたパッド１２０と、パッド１２０に形成された凹部１２１と、凹部１２１内に形成された金属層１２２とを備える。パッド１２０は接続領域１２６及びプローブ領域１２４を備えている。接続領域１２６にはボンディングワイヤやバンプなどの接続部材が接続される。プローブ領域１２４は、半導体検査装置のプローブ針が接する領域である。そして金属層１２２はプローブ領域１２４に設けられている。パッド１２０は矩形であり、プローブ領域１２４は、パッド１２０のうち半導体装置の内側を向いている辺を含むように形成されている。金属層１２２は、パッド１２０よりもイオン化傾向の小さい金属により形成されている。 （もっと読む）

積層されたマルチダイ集積回路パッケージ内のシリコン貫通ビア(TSV)は、その標準的なミッションモードで、パッケージのフィールド動作中に、所望に応じて、別の接続構成をとるように制御される。TSV接続は、例えば、そのダイの工場デフォルト接続とは異なるやり方で、影響されたダイを接続するように再構成可能である。ダイの固有回路の入力および/または出力へのTSV接続は、変更可能である。ダイが、積層内のダイを相互接続するインターフェースから完全に切断されても、またはこのようなインターフェースから元々切断されていたダイが、インターフェースに接続されてもよい。
（もっと読む）

【課題】本発明は、収納容器に半導体ウエハを長期間保管しても、パッド部にフッ化物などの汚染物質が付着することを防止できる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、スクライブライン及びスクライブラインの内側に位置する製品チップ領域を有する半導体ウエハ上に絶縁膜を形成する工程（Ｓ１２）と、製品チップ領域上に位置する第１のパッド部及びスクライブライン上に形成された評価用素子に接続された第２のパッド部を絶縁膜上に形成する工程８（Ｓ１３）と、絶縁膜上、第１及び第２のパッド部の上にパッシベーション膜を形成する工程（Ｓ１４）と、半導体ウエハを、収納容器に保管する工程（Ｓ１５）と、収納容器から半導体ウエハを取り出し、パッシベーション膜をエッチングすることにより、パッシベーション膜に第１のパッド上に位置する開口部を形成する工程（Ｓ１７）とを具備することを特徴とする。 （もっと読む）

【課題】プローブ痕上にレジスト膜及び表面保護膜が形成されないなどの不具合が生じるのを抑えることが可能な半導体装置を提供する。
【解決手段】本発明の半導体チップは、半導体集積回路と、半導体集積回路と電気的に接続され、表面に突起部１２を有する検査用パッド２０１とが同一面上に設けられた半導体基板を備え、半導体集積回路の検査時に、プローブが検査用パッド２０１と接触した状態で検査用パッド２０１の表面を押し出し、検査用パッド２０１の表面には、検査時にプローブにより押し出された検査用パッド２０１の一部が突起部１２と接するようにプローブ痕６１として形成され、突起部１２の幅は、プローブ痕６１の幅よりも狭い。 （もっと読む）

【課題】欠陥検査パターン回路に関し、ｐ側コンタクト及びｎ側コンタクトのいずれのコンタクト不良も検出可能にする。
【解決手段】ｐ型半導体基板１と、少なくとも２つのｐ型ウエル領域２，４と、少なくとも１つのｎ型ウエル領域３と、ｐ型ウエル領域の一つに設けた第１のｐ⁺型活性領域６と、他のｐ型ウエル領域４に設けたｎ⁺型活性領域８と、ｎ型ウエル領域３に設けた第２のｐ⁺型活性領域７と、第１のｐ⁺型活性領域６に設けたコンタクトプラグ１０と、ｎ⁺型活性領域８及び第２のｐ⁺型活性領域７に設けた各一対のコンタクトプラグ１２，１３と、各コンタクトプラグを、第１のｐ⁺型活性領域６に設けたコンタクトプラグ１０から順に上下互いに接続してコンタクトチェーンを形成する配線１５，１６，１７とを有する欠陥検査パターン回路におけるｎ型ウエル領域３の体積を第１のｐ⁺型活性領域６を形成したｐ型ウエル領域２の体積より小さくする。 （もっと読む）

【課題】中間配線層までの配線が行われているマスターウェーハを使用しても、最終製品の歩留りを高い精度で予測することができる半導体装置およびその製造方法を提供する。
【解決手段】多層配線構造の中間配線層までを使用して機能動作を行うように設計された機能ブロック（ＳＲＡＭマクロ１１、ロジックブロック１２、ロジックブロック１３、ＩＰブロック１４）を搭載したマスターウェーハを使用するマスタースライス方式の半導体装置は、この中間配線層に試験用パッドＴＰを備え、この試験用パッドＴＰが、各機能ブロックに接続される。 （もっと読む）

【課題】接続用パッドへの試験用プローブによる接続パッドと接続電極との間の接合強度の低下を抑制できる半導体装置を提供する。
【解決手段】絶縁層１１上に形成された第１のメタル配線層１２と、このメタル配線層の上に形成される第２のメタル配線層１４とを備え、試験用プローブとの接触及び接続電極との接続に使用される接続パッド部を構成する。第２のメタル配線層は、第１のメタル配線層の上面の一部を露出させるための溝を形成するようにパターニングされている。溝の幅は、試験用プローブが第２のメタル配線層の上面に押し当てられた時、その試験用プローブが第１のメタル配線層に接触することを阻止するように設定する。 （もっと読む）

【課題】チップサイズを増加させずに、チップ位置情報等の識別情報を記録した集積回路装置を提供すること。
【解決手段】集積回路を有する集積回路基板と、前記集積回路に接続された導電性パッドと、前記導電性パッドを露出する開口部を持つ絶縁膜を備えた外部電極構造体とを有し、前記外部電極構造体が、前記集積回路基板の識別情報に対応する形状を有すること。 （もっと読む）