半導体集積装置の評価システム及び評価用半導体チップ
【目的】プラズマプロセスによる半導体集積装置の各製造段階において、所望のエッチング工程で生じたチャージアップの度合いのみを測定することが可能な半導体集積装置の評価システム及び評価用半導体チップを提供することを目的とするものである。
【構成】評価用半導体チップにプラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を、評価用半導体チップから外部に導出されている第1リード線及び第2リード線を介して計測する。評価用半導体チップは、シリコン基板上にゲート酸化膜、ゲート電極、プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストが積層された構造を有する。この際、レジスト上面側からシリコン基板の表面までを貫通する第1のコンタクトホールを介して上記第1リード線がシリコン基板の表面と電気的に接続されていると共に、上記レジストを貫通する第2のコンタクトホールを介して第2リード線がゲート電極の表面と電気的に接続されている。
【構成】評価用半導体チップにプラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を、評価用半導体チップから外部に導出されている第1リード線及び第2リード線を介して計測する。評価用半導体チップは、シリコン基板上にゲート酸化膜、ゲート電極、プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストが積層された構造を有する。この際、レジスト上面側からシリコン基板の表面までを貫通する第1のコンタクトホールを介して上記第1リード線がシリコン基板の表面と電気的に接続されていると共に、上記レジストを貫通する第2のコンタクトホールを介して第2リード線がゲート電極の表面と電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積装置の評価システムに関し、特に、プラズマプロセスによる薄膜形成で生じた半導体集積装置のチャージアップダメージを評価する為の評価システム及び評価用半導体チップに関する。
【背景技術】
【0002】
近年、半導体IC(Integrated Circuit)の薄膜デバイス製造技術として、プラズマプロセスが採用されている。例えば、プラズマCVD(chemical vapor deposition)装置は、ウェハが設置されているプラズマチャンバ内に原料ガスを充満させ、これに高周波、マイクロ波などを印加することにより、かかる原料ガスをプラズマ化する。これにより、原料ガスの原子や分子は励起されて化学的に活性化し、その原料ガスに含まれる物質からなる薄膜が化学気相成長によってウェハ上に蒸着形成される。
【0003】
ところが、プラズマプロセスにおいては、チャージアップ現象に起因するゲート絶縁膜の破壊、いわゆるチャージアップダメージが問題となっている。チャージアップダメージの主要な原因は、プラズマの空間的な不均一性である。すなわち、プラズマ電位が不均一になると、プラズマからウエハに流入する電子電流とイオン電流の平衡状態が局所的に崩れる。これにより、プラズマに曝されることになる上部側電極(トランジスタのゲート電極)に電荷が蓄積されてしまうという、いわゆるチャージアップが発生する。また、電極部を覆う絶縁膜等のレジストパターンが微細パターンとなる箇所では、そのレジスト表面の一部に電子が付着してしまう場合があり、これが新たな電子の入射を遮蔽し、結果として電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。チャージアップが起こると、トランジスタのゲート酸化膜に高電界が印加されてトンネル電流が流れる為、ゲート酸化膜が破壊又は劣化するという、チャージアップダメージが生じるのである。この際、配線がイオンを捕獲するアンテナとなるため、配線が長いほどダメージは大きくなる。
【0004】
そこで、このようなチャージアップの度合いを測定するプラズマモニタリング方法が提案された(例えば、特許文献1参照)。かかるプラズマモニタリング方法では、半導体ICのチャージアップの度合いを測定するにあたり、先ず、チャージアップダメージ評価用の半導体チップを製造する(特許文献1の図1に示されているセンサ50参照)。このチャージアップダメージ評価用の半導体チップ(以下、単に評価用チップと称する)は、半導体基板上に形成された絶縁膜上に、導電性物質からなる第1電極、シリコン酸化膜等からなる絶縁膜、及び第2電極を積層して構築されたものである。尚、第1電極及び第2電極には、チャージアップ時の電位を計る電位計に接続する為のメタル配線が施されている。
【0005】
そして、このように製造された2つの評価用チップをウェハの表面の異なる2箇所に夫々貼着したものをプラズマチャンバ内に収容してプラズマに曝すことにより、評価用チップ内においてチャージアップを生じさせる(例えば、特許文献1の図2参照)。この際、かかるチャージアップに伴って発生する上記第1電極及び第2電極間の電位差を電位計で計り、これをチャージアップダメージの度合いを表す評価値として得るのである。
【0006】
ところで、上記した如き評価用チップを製造するには、半導体基板上に絶縁膜、第1電極、絶縁膜、第2電極の順に絶縁膜及び電極を構築していかなければならず、その製造には多くのプラズマプロセスを利用した工程が含まれる。
【0007】
よって、例えば各製造工程の内でゲートエッチング工程で生じるチャージアップのみを測定したくても、それ以外の工程で生じたチャージアップの影響が反映されたものとなってしまう。従って、評価対象とすべきエッチング工程で生じたチャージアップの度合いのみを測定することが出来ないという問題があった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2009−59880号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、プラズマプロセスによる半導体集積装置の各製造段階において、所望のエッチング工程で生じたチャージアップの度合いのみを測定することが可能な半導体集積装置の評価システム及び評価用半導体チップを提供することを目的とするものである。
【課題を解決するための手段】
【0010】
本発明による半導体集積装置の評価システムは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する評価システムであって、評価用半導体チップと、前記評価用半導体チップに対してプラズマエッチング処理を施すプラズマチャンバと、前記評価用半導体チップから外部に導出された第1リード線及び第2リード線を介して前記プラズマエッチング処理中に前記評価用半導体チップ内に流れる電流を計る電流計と、を備え、前記評価用半導体チップは、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極の上方に形成されており前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記シリコン基板の表面までを貫通する第1のコンタクトホールと、前記レジストを貫通する第2のコンタクトホールと、を有し、前記第1リード線が前記第1のコンタクトホールを介して前記シリコン基板の表面と電気的に接続されていると共に、前記第2リード線が前記第2のコンタクトホールを介して前記ゲート電極の表面と電気的に接続されていることを特徴とする。
【0011】
又、本発明の第1の特徴による評価用半導体チップは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記レジスト、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、前記レジストの上面側から前記レジストを貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有する。
【0012】
又、本発明の第2の特徴による評価用半導体チップは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極上に形成されている絶縁層と、前記絶縁層上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、前記レジストの上面側から前記レジスト、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、前記レジストの上面側から前記レジスト及び前記絶縁層を夫々貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有する。
【0013】
又、本発明の第3の特徴による評価用半導体チップは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極上に形成されている絶縁層と、前記絶縁層上に形成されている金属配線用電極膜と、前記金属配線用電極膜上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、前記レジストの上面側から前記レジスト、前記金属配線用電極膜、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通して前記シリコン基板の表面に到る第1のコンタクトホールと、前記絶縁層の上面側から前記絶縁層を貫通して前記ゲート電極の表面に到る第2のコンタクトホールと、前記レジストの上面側から前記レジストを貫通して前記金属配線用電極膜の表面に到る第3のコンタクトホールと、前記第1のコンタクトホール内における前記絶縁層、前記ゲート電極及び前記ゲート酸化膜を夫々貫通する区間においてその下端部が前記シリコン基板の表面に当接して形成されている第1のタングステンプラグと、前記第2のコンタクトホール内においてその上端部が前記金属配線用電極膜の表面に当接しており且つその下端部が前記ゲート電極の表面に当接して形成されている第2のタングステンプラグと、前記第1のコンタクトホールを介して前記第1のタングステンプラグの上端部に接続されている第1リード線と、前記第3のコンタクトホールを介して前記金属配線用電極膜の表面に接続されている第2リード線と、を有する。
【発明の効果】
【0014】
本発明においては、プラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を計測する為に、評価用半導体チップの上面側から第1のコンタクトホールを介してこの評価用半導体チップのシリコン基板表面と電気的に接続されている第1リード線と、評価用半導体チップの上面側から第2のコンタクトホールを介してこの評価用半導体チップのゲート電極表面と電気的に接続されている第2リード線とを、外部に導出するようにしている。よって、配線用の金属電極層を用いることなく、チャージアップに伴って流れる電流を評価用半導体チップの外部に導出できる。これにより、評価用半導体チップを製造する際に、配線用の金属電極を形成させる為の各種工程、つまりプラズマプロセスに基づく絶縁膜形成、コンタクトホール形成、及び金属配線エッチング処理を施す必要が無くなるので、この金属配線形成の為のプラズマ処理を実行したが故に生じるチャージアップの影響を排除した測定が可能となる。
【図面の簡単な説明】
【0015】
【図1】本発明による半導体集積装置の評価システムの全体構成を示す図である。
【図2A】ゲートエッチング処理時のチャージアップダメージを評価する際に用いられる評価用チップ12の構造を表す上面図である。
【図2B】図2AのY1−Y1線での断面図である。
【図2C】図2AのY2−Y2線での断面図である。
【図3A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第1段階での上面及び断面を示す図である。
【図3B】図3AのY1−Y1線での断面図である。
【図4A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第2段階での上面及び断面を示す図である。
【図4B】図4AのY1−Y1線での断面図である。
【図4C】図4AのY2−Y2線での断面図である。
【図5A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第3段階での上面及び断面を示す図である。
【図5B】図5AのY1−Y1線での断面図である。
【図5C】図5AのY2−Y2線での断面図である。
【図6A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第4段階での上面及び断面を示す図である。
【図6B】図6AのY1−Y1線での断面図である。
【図6C】図6AのY2−Y2線での断面図である。
【図7A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第5段階での上面及び断面を示す図である。
【図7B】図7AのY1−Y1線での断面図である。
【図7C】図7AのY2−Y2線での断面図である。
【図8】図1に示される評価システムの制御部2で実施されるチャージアップ測定制御のフローを示す図である。
【図9A】ゲートエッチング処理時に図2A〜図2Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図9B】ゲートエッチング処理時に図2A〜図2Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図9C】ゲートエッチング処理時に図2A〜図2Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図10A】コンタクトホールエッチング処理時のチャージアップダメージを評価する際に用いられる評価用チップ12の構造を表す上面図である。
【図10B】図10AのY1−Y1線での断面図である。
【図10C】図10AのY2−Y2線での断面図である。
【図11A】図10A〜図10Cに示される構造を有する評価用チップ12の製造第1段階での上面及び断面を示す図である。
【図11B】図11AのY1−Y1線での断面図である。
【図11C】図11AのY2−Y2線での断面図である。
【図12A】図10A〜図10Cに示される構造を有する評価用チップ12の製造第2段階での上面及び断面を示す図である。
【図12B】図12AのY1−Y1線での断面図である。
【図12C】図12AのY2−Y2線での断面図である。
【図13A】図10A〜図10Cに示される構造を有する評価用チップ12の製造第3段階での上面及び断面を示す図である。
【図13B】図13AのY1−Y1線での断面図である。
【図13C】図13AのY2−Y2線での断面図である。
【図14A】コンタクトホールエッチング処理時に図10A〜図10Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図14B】コンタクトホールエッチング処理時に図10A〜図10Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図14C】コンタクトホールエッチング処理時に図10A〜図10Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図15A】金属配線エッチング処理時のチャージアップダメージを評価する際に用いられる評価用チップ12の構造を表す上面図である。
【図15B】図15AのY1−Y1線での断面図である。
【図15C】図15AのY2−Y2線での断面図である。
【図16】図15B及び図15Cに示されるゲート電極101の形状を表す上面図である。
【図17A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第1段階での上面及び断面を示す図である。
【図17B】図17AのY1−Y1線での断面図である。
【図17C】図17AのY2−Y2線での断面図である。
【図18A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第2段階での上面及び断面を示す図である。
【図18B】図18AのY1−Y1線での断面図である。
【図18C】図18AのY2−Y2線での断面図である。
【図19A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第3段階での上面及び断面を示す図である。
【図19B】図19AのY1−Y1線での断面図である。
【図19C】図19AのY2−Y2線での断面図である。
【図20A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第4段階での上面及び断面を示す図である。
【図20B】図20AのY1−Y1線での断面図である。
【図20C】図20AのY2−Y2線での断面図である。
【発明を実施するための形態】
【0016】
評価用半導体チップにプラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を、評価用半導体チップから外部に導出されている第1リード線及び第2リード線を介して計測する。評価用半導体チップは、シリコン基板上にゲート酸化膜、ゲート電極、プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストが積層された構造を有する。この際、レジスト上面側からシリコン基板の表面までを貫通する第1のコンタクトホールを介して上記第1リード線がシリコン基板の表面と電気的に接続されていると共に、上記レジストを貫通する第2のコンタクトホールを介して第2リード線がゲート電極の表面と電気的に接続されている。
【実施例1】
【0017】
図1は、本発明による半導体集積装置の評価システムの全容を表す図である。
【0018】
図1に示すように、かかる評価システムは、原料ガス(例えば、フルオロカーボン系ガス)が充填されているプラズマチャンバ1、制御部2、電流計3及び表示装置4からなる。
【0019】
プラズマチャンバ1内にはチャージアップダメージ評価用の半導体チップとして、評価用チップ12が収容されている。
【0020】
図2A〜図2Cは、トランジスタのゲート電極をプラズマプロセスによってエッチングする際に生じるチャージアップダメージを評価する場合に採用される評価用チップ12の構造を示す図である。
【0021】
尚、図2Aは評価用チップ12を上面側から眺めた上面図であり、図2Bは図2Aに示されるY1−Y1線での断面を示す図であり、図2Cは図2Aに示されるY2−Y2線での断面を示す図である。
【0022】
図2B及び図2Cに示す如く評価用チップ12は、シリコン基板21、フィールド酸化膜22、ゲート酸化膜23及びゲート電極膜24が積層された半導体チップの表面、つまりゲート電極膜24上に、図2Aに示す如き、夫々が絶縁材料からなるアンテナパターン部AP及びゲートパターン部GPを有するレジスト25が形成されたものである。尚、アンテナパターン部APは、実際の半導体ICで用いられる配線ルールに沿った配線間隔及び配線幅で、絶縁材料を図2Aに示す如き櫛形に形成させたものである。一方、ゲートパターン部GPは、絶縁材料を、後述するが如き電流計接続パッド部P1及びP2を夫々囲む四角形状に形成させたものである。この際、電流計接続パッド部P1では、図2Cに示すように、シリコン基板21にリード線L1が接続されており、このリード線L1がゲート酸化膜23及びゲート電極膜24を夫々貫通するコンタクトホールを介して外部に導出されている。尚、ゲートパターン部GPに囲まれた部分及びコンタクトホール内には、図2Cに示すようにモールド樹脂MJが充填されている。このモールド樹脂MJによって、シリコン基板21とリード線L1との接続部がプラズマに曝されないように被覆される。又、電流計接続パッド部P2では、図2Cに示すように、ゲート電極膜24に接続されているリード線L2が外部に導出されている。尚、ゲートパターン部GPに囲まれた部分には図2Cに示すようにモールド樹脂MJが充填されている。このモールド樹脂MJによって、ゲート電極膜24とリード線L2との接続部がプラズマに曝されないように被覆される。
【0023】
以下に、かかる評価用チップ12の製造方法について説明する。
【0024】
先ず、製造の第1段階では、図3Aに示す如く、ウェハから分離したシリコンチップ基板21上に、フィールド酸化膜22及びゲート酸化膜23を積層して形成する。尚、図3A及び図3に示す如く、シリコンチップ基板21の表面上において、破線にて囲まれたゲート領域部GAでは隆起した形状になっており、その上部の面がゲート酸化膜23に当接している。尚、図3Aは評価用チップ12の製造第1段階での構造を示す上面及び断面図であり、図3Bは図3Aに示されるY1−Y1線での断面を示す図である。
【0025】
次に、製造の第2段階では、図4A〜図4Cに示されるように、ゲート酸化膜23上にゲート電極膜24を形成し、かかるゲート電極膜24上にハードマスクとなる絶縁膜40を堆積させる。そして、リソグラフィ技術によるパターニング及びエッチング処理により、この絶縁膜40上に、上記したアンテナパターン部AP及びゲートパターン部GPに夫々対応したパターン形状のレジスト41を形成する。尚、図4Aは評価用チップ12の製造第2段階での構造を示す上面図であり、図4Bは図4Aに示されるY1−Y1線での断面を示す図であり、図4Cは図4Aに示されるY2−Y2線での断面を示す図である。
【0026】
次に、製造の第3段階では、絶縁膜40をエッチングしてからレジスト41を除去することにより、図5A〜図5Cに示すように、ゲート電極膜24上に、アンテナパターン部AP及びゲートパターン部GPを有するレジスト25を形成する。尚、図5Aは評価用チップ12の製造第3段階での構造を示す上面図であり、図5Bは図5Aに示されるY1−Y1線での断面を示す図であり、図5Cは図5Aに示されるY2−Y2線での断面を示す図である。
【0027】
次に、製造の第4段階では、図6A〜図6Cに示すように、ゲート電極膜24、及びレジスト25各々の表面に対して、電流計接続パッド部P1を除く部分にレジスト61を形成する。尚、図6Aは評価用チップ12の製造第4段階での構造を示す上面図であり、図6Bは図6Aに示されるY1−Y1線での断面を示す図であり、図6Cは図6Aに示されるY2−Y2線での断面を示す図である。
【0028】
次に、製造の第5段階では、エッチング処理により、レジスト61が形成されていない領域、すなわち電流計接続パッド部P1中においてゲート酸化膜23及びゲート電極膜24の除去を行い、引き続き、図7A〜図7Cに示すように、レジスト61を全て除去する。これにより、図7Cに示す如く、電流計接続パッド部P1には、シリコンチップ基板21の表面にまで到達するコンタクトホールが形成される。尚、図7Aは評価用チップ12の製造第5段階での構造を示す上面図であり、図7Bは図7Aに示されるY1−Y1線での断面を示す図であり、図7Cは図7Aに示されるY2−Y2線での断面を示す図である。
【0029】
次に、製造の第6段階では、図7Cに示す如き電流計接続パッド部P1において第1のリード線L1をシリコンチップ基板21に接続すると共に、電流計接続パッド部P2において第2のリード線L2をゲート電極膜24に接続する。そして、電流計接続パッド部P1及びP2にモールド樹脂を充填させることにより、図2A〜図2Cに示す如き構造を有する評価用チップ12を完成させる。
【0030】
以上の如く製造された評価用チップ12は、図1に示す如きプラズマチャンバ1内に設けられているステージ11上に設置される。
【0031】
図1に示すように、評価用チップ12のリード線L1及びL2は、プラズマチャンバ1の外に設けられている電流計3に接続されている。電流計3は、リード線L1及びL2間に流れる電流を計測し、その電流値を示す電流値データIDを制御部2に供給する。
【0032】
制御部2は、図8に示す如きチャージアップ測定制御フローに従って、評価用チップ12に対して、ゲート電極エッチング処理時に生じるチャージアップの度合いを測定する。
【0033】
図8において、制御部2は、先ず、ステージ11上の評価用チップ12のゲート電極膜24に対してプラズマエッチング処理を開始させるべき指令をプラズマチャンバ1に供給する(ステップS1)。かかるステップS1の実行により、プラズマチャンバ1は、その内部に充填されている原料ガスに高周波バイアスを印加する。これにより、プラズマチャンバ1内に原料ガスに基づくプラズマが発生し、評価用チップ12のゲート電極膜24の表面上において、図2Aに示す如きレジスト25で覆われていない部分に対してプラズマエッチングが施される。かかるプラズマエッチングにより、評価用チップ12は、図9A〜図9Cに示すように、レジスト25で覆われていた箇所を除き、ゲート電極膜24が除去される。尚、図9Aは、かかるプラズマエッチング処理段階での評価用チップ12を上面側から眺めた上面図であり、図9Bは図9Aに示されるY1−Y1線での断面を示す図であり、図9Cは図9Aに示されるY2−Y2線での断面を示す図である。
【0034】
ここで、微細パターンとなるレジスト25のアンテナパターン部APでは、プラズマ発生に伴う電子及びイオン各々の空間的な運動量の違いにより、チャージアップが生じる。すなわち、図9Bに示すように、レジスト25のアンテナパターン部APにおいて、ゲート電極膜24を覆っている部分の上面には電子が付着し電子電流が遮蔽される。一方、ゲート酸化膜23の表面上においてレジスト25で覆われていない部分には、イオンが付着しイオン電流が流れる。よって、電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。この際、上記したイオン電流が、図9Cに示す如くゲート電極膜24、ゲート酸化膜23及びシリコンチップ基板21を介してリード線L2及びL1間に流れる。かかるチャージアップに伴って発生したイオン電流は、リード線L2及びL1を介して外部に導出され、これが電流計3に供給される。すなわち、ゲートエッチング処理時に生じたチャージアップに伴って評価用チップ12のゲート電極24及びシリコンチップ基板21間に流れる電流が電流計3に供給されるのである。この際、電流計3は、リード線L2及びL1間に流れる電流を計測し、その電流値を表す電流値データIDを制御部2に供給する。
【0035】
ステップS1の実行後、制御部2は、電流計3から供給された電流値データIDに示される電流値が「0」より大であるか否かの判定を、「0」よりも大であると判定されるまで、すなわち、評価用チップ12にチャージアップが発生してリード線L1及びL2間に電流が流れ始めたと判定されるまで実行する(ステップS2)。ステップS2において、電流値データIDに示される電流値が「0」より大であると判定された場合、制御部2は、この電流値データIDに示される電流値を取り込んで内蔵メモリ(図示せぬ)に記憶させ(ステップS3)、引き続きその電流値を表す画像を表示装置4に表示させる(ステップS4)。次に、制御部2は、ユーザ側から、このチャージアップ測定を終了させるべき終了指令が発令されたか否かの判定を行う(ステップS5)。かかるステップS5において、終了指令が発令されていないと判定された場合、制御部2は、上記ステップS3に戻って前述した如き動作を繰り返し実行する。一方、ステップS5において終了指令が発令されたと判定された場合、制御部2は、プラズマエッチング処理を終了させるべき指令をプラズマチャンバ1に供給する(ステップS6)。これにより、プラズマチャンバ1は、原料ガスに対する高周波バイアスの印加を停止する。
【0036】
このように、図1に示す評価システムでは、プラズマによるゲート電極のエッチング処理に伴って生じるチャージアップダメージを評価する為に、図2A〜図2Cに示す構造を有する評価用チップ12を採用している。かかる評価用チップ12においては、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23及びゲート電極膜24が積層されてなる半導体チップの表面、つまりゲート電極膜24上に、ゲート電極をエッチングする為のレジストとして、図2Aに示す如きアンテナパターン部AP及びゲートパターン部GPを有するレジスト25が形成されてなるものである。この際、レジスト25のアンテナパターン部APでは、微細パターンを採用して、プラズマによる電子電流の流入を部分的に遮断することにより、ゲート電極のエッチング処理中においてこのアンテナパターン部APの領域中でチャージアップを生じさせる。そして、このチャージアップに伴って流れる電流をリード線L1及びL2を介して評価用チップ12から導出し、これをプラズマチャンバ1の外部に設けられている電流計3で計測することによりチャージアップダメージの度合いを表す値を得るようにしている。
【0037】
上記した如き評価システムによれば、プラズマプロセスによるゲートエッチング処理時に生じるチャージアップダメージの度合いを、そのゲートエッチング処理中においてリアルタイムで測定することが可能となる。
【0038】
更に、図2Cに示すように、評価用チップ12では、チャージアップに伴ってシリコンチップ基板21及びゲート電極膜24間に流れる電流を外部に導出する為のリード線L1及びL2を、チップの上面側から、コンタクトホールを介してシリコンチップ基板21及びゲート電極膜24各々の表面に直接接続するようにしている。これにより、配線用の金属電極層を用いることなく、チャージアップに伴って流れる電流を評価用チップ12の外部に導出することが可能となる。よって、評価用チップ12を製造するにあたり、上記した如き配線用の金属電極を形成させる為の各種工程、つまりプラズマプロセスに基づく絶縁膜形成、コンタクトホール形成、及び金属配線エッチング処理が不要となる。従って、この金属配線形成の為のプラズマ処理を実行したが故に生じるチャージアップの影響を排除して、ゲートエッチング処理時に生じたチャージアップの影響のみを測定することが可能となる。
【実施例2】
【0039】
上記した実施例1では評価用チップ12として、図2A〜図2Cに示す如き、プラズマプロセスによるゲート電極のエッチング処理時に生じるチャージアップダメージを評価する場合に採用する構造を示したが、コンタクトホールのエッチング処理時に生じるチャージアップダメージを評価する際には、図10A〜図10Cに示す構造を有する評価用チップ12を採用する。尚、図10Aは評価用チップ12を上面側から眺めた上面図であり、図10Bは図10Aに示されるY1−Y1線での断面を示す図であり、図10Cは図10Aに示されるY2−Y2線での断面を示す図である。
【0040】
かかる評価用チップ12においては、図10A及び図10Bに示すように、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102、レジスト103が積層された構造を有する。
【0041】
ここで、ゲート酸化膜23上に形成されているゲート電極101は、図10Aの破線にて示す如きゲート部GCP、及びこのゲート部GCPに連結する長方形板状のアンテナ部ATPからなる。又、図10A及び図10Bに示すように、窒化膜からなるレジスト103においてアンテナ部ATPに対応した領域内には、夫々が貫通孔からなる複数のアンテナコンタクトパターンACPが形成されている。尚、アンテナコンタクトパターンACPにおける貫通孔の径及び貫通孔同士の間隔は、実際の半導体ICで採用されているコンタクトホールの径及び最小間隔と同一である。又、上記したゲート部GCPに対応した部分には、図10Aに示すように、リード線L1が接続されている電流計接続パッド部P1と、リード線L2が接続されている電流計接続パッド部P2とが形成されている。
【0042】
図10Cに示すように、電流計接続パッド部P1は、レジスト103の表面から、絶縁膜102、ゲート電極101及びゲート酸化膜23各々を貫通させてシリコンチップ基板21の表面に到るコンタクトホールにモールド樹脂MJが充填されたものである。電流計接続パッド部P1では、図10Cに示すように、シリコンチップ基板21の表面にリード線L1が接続されており、このリード線L1がモールド樹脂MJにて固着された状態で、上記したコンタクトホールを介して外部に導出されている。この際、かかるモールド樹脂MJによって、シリコンチップ基板21の表面とリード線L1との接続部がプラズマに曝されないように被覆される。
【0043】
又、電流計接続パッド部P2は、レジスト103の表面から絶縁膜102を貫通させてゲート電極101の表面にまで到るコンタクトホールにモールド樹脂MJが充填されたものである。電流計接続パッド部P2では、図10Cに示すように、ゲート電極101の表面にリード線L2が接続されており、このリード線L2がモールド樹脂MJにて固着された状態で、上記したコンタクトホールを介して外部に導出されている。このモールド樹脂MJによって、ゲート電極101の表面とリード線L2との接続部がプラズマに曝されないように被覆される。
【0044】
以下に、図10A〜図10Cに示す如き構造を有する評価用チップ12の製造方法について説明する。
【0045】
先ず、製造の第1段階では、図11Aに示すように、シリコンチップ基板21上にフィールド酸化膜22を形成し、引き続き、このフィールド酸化膜22上にゲート酸化膜23を形成する。尚、シリコンチップ基板21の表面において、後述するが如きゲート部GCPに対応した領域は、図11A及び図11Cに示す如く隆起した形状になっており、その上部の面が直接、ゲート酸化膜23に接している。更に、リソグラフィ技術によるパターニング及びエッチング処理により、ゲート酸化膜23の表面上に、図11A〜図11Cに示す如きゲート部GCP及びこのゲート部GCPに連結する長方形板状のアンテナ部ATPからなるゲート電極101を形成する。ゲート電極101において、上記した電流計接続パッド部P1に対応した部分には貫通孔としてのコンタクトホールが形成されている。尚、図11Aは評価用チップ12の製造第1段階での構造を示す上面図であり、図11Bは図11Aに示されるY1−Y1線での断面を示す図であり、図11Cは図11Aに示されるY2−Y2線での断面を示す図である。
【0046】
次に、製造の第2段階では、図12A〜図12Cに示すように、ゲート酸化膜23及びゲート電極101上に絶縁膜102を堆積させ、更に、この絶縁膜102上に、後述するアンテナコンタクトホールAH及び電極コンタクトホールCHをエッチングする際のハードマスクとなる窒化膜102を形成させる。この際、リソグラフィ技術によるパターニング及びエッチング処理により、図12Bに示すように、レジスト103におけるアンテナ部ATPに対応した領域には、複数のアンテナコンタクトホールAH各々に対応した貫通孔からなるアンテナコンタクトパターンACPを形成する。更に、図12Cに示すように、レジスト103におけるゲート部GCPに対応した領域には、電流計接続パッド部P1及びP2の各々に対応した2つの電極コンタクトホールCHに夫々対応した貫通孔からなる電極コンタクトパターンCHPを形成する。尚、図12Aは評価用チップ12の製造途中での構造を示す上面図であり、図12Bは図11Aに示されるY1−Y1線での断面を示す図であり、図12Cは図12Aに示されるY2−Y2線での断面を示す図である。
【0047】
次に、製造の第3段階では、リソグラフィ技術によるパターニング処理により、図13A〜図13Cに示すように、電極コンタクトパターンCHPにおける2つの貫通孔だけを開口するレジストを有するレジスト層104をレジスト103上に形成させる。ここで、この絶縁膜102をエッチングすることにより、図13Cに示すように、電流計接続パッド部P1及びP2の各々に対応した2つの電極コンタクトホールCHを形成する。尚、図13Aは評価用チップ12の製造途中での構造を示す上面図であり、図13Bは図13Aに示されるY1−Y1線での断面を示す図であり、図13Cは図13Aに示されるY2−Y2線での断面を示す図である。
【0048】
次に、製造の第4段階では、レジスト層104を除去した後、電流計接続パッド部P1の電極コンタクトホールCHを介してリード線L1をシリコンチップ基板21の表面に接続すると共に、電流計接続パッド部P2の電極コンタクトホールCHを介してリード線L2をゲート電極101の表面に接続する。そして、電流計接続パッド部P1及びP2各々の電極コンタクトホールCHにモールド樹脂を充填させることにより、図10A〜図10Cに示す如き構造を有する評価用チップ12を完成させる。
【0049】
以上の如く製造された評価用チップ12は、図1に示す如きプラズマチャンバ1内に設けられているステージ11上に設置される。更に、評価用チップ12のリード線L1及びL2が、プラズマチャンバ1の外部に設けられている電流計3に接続される。
【0050】
制御部2は、図8に示すチャージアップ測定制御フローに従って、評価用チップ12に対して、コンタクトホールエッチング処理時に生じるチャージアップの度合いを測定する。
【0051】
図8において、制御部2は、先ず、ステージ11上の評価用チップ12のゲート電極膜24に対してプラズマエッチング処理を開始させるべき指令をプラズマチャンバ1に供給する(ステップS1)。かかるステップS1の実行により、プラズマチャンバ1は、その内部に充填されている原料ガスに高周波バイアスを印加する。これにより、プラズマチャンバ1内に原料ガスに基づくプラズマが発生し、レジスト103に形成されているアンテナコンタクトパターンACPによる貫通孔を介して絶縁膜102に対するプラズマエッチング処理が為される。かかるプラズマエッチングにより、図14A〜図14Cに示すように、ゲート電極101の上面には、レジスト103の表面からこのゲート電極101の表面に到るアンテナコンタクトホールAHが形成される。尚、図14Aは、かかるプラズマエッチング処理段階での評価用チップ12を上面側から眺めた上面図であり、図14Bは図14Aに示されるY1−Y1線での断面を示す図であり、図14Cは図14Aに示されるY2−Y2線での断面を示す図である。
【0052】
ここで、その上面が複数のアンテナコンタクトホールAHからなる微細パターンで覆われたゲート電極101のアンテナ部ATPでは、プラズマ発生に伴う電子及びイオン各々の空間的な運動量の違いによりチャージアップが生じる。すなわち、図14Bに示すように、ゲート電極101上においてレジスト103で覆われている部分では、このレジスト103自体に電子が付着するので電子電流が遮蔽される。一方、ゲート電極101の表面上においてアンテナコンタクトホールAHを介して直接、プラズマに曝される部分にはイオンが付着しイオン電流が流れる。よって、電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。この際、上記したイオン電流が、図14Cに示す如く、ゲート電極101、ゲート酸化膜23及びシリコンチップ基板21を介してリード線L2及びL1間に流れる。かかるチャージアップに伴って発生したイオン電流は、リード線L2及びL1を介して外部に導出され、これが電流計3に供給される。すなわち、コンタクトホールのエッチング処理時に生じたチャージアップに伴って評価用チップ12のゲート電極101及びシリコンチップ基板21間に流れる電流が電流計3に供給されるのである。この際、電流計3は、リード線L2及びL1間に流れる電流を計測し、その電流値を表す電流値データIDを制御部2に供給する。
【0053】
ステップS1の実行後、制御部2は、電流計3から供給された電流値データIDに示される電流値が「0」より大であるか否かの判定を、「0」よりも大であると判定されるまで、すなわち、評価用チップ12にチャージアップが発生してリード線L1及びL2間に電流が流れ始めたと判定されるまで実行する(ステップS2)。ステップS2において、電流値データIDに示される電流値が「0」より大であると判定された場合、制御部2は、この電流値データIDに示される電流値を取り込んで内蔵メモリ(図示せぬ)に記憶させ(ステップS3)、引き続きその電流値を表す画像を表示装置4に表示させる(ステップS4)。次に、制御部2は、ユーザ側から、このチャージアップ測定を終了させるべき終了指令が発令されたか否かの判定を行う(ステップS5)。かかるステップS5において、終了指令が発令されていないと判定された場合、制御部2は、上記ステップS3に戻って前述した如き動作を繰り返し実行する。一方、ステップS5において終了指令が発令されたと判定された場合、制御部2は、プラズマエッチング処理を終了させるべき指令をプラズマチャンバ1に供給する(ステップS6)。これにより、プラズマチャンバ1は、原料ガスに対する高周波バイアスの印加を停止する。
【0054】
このように、図1に示す評価システムでは、コンタクトホールのエッチング処理に伴って生じるチャージアップダメージを評価する為に、図10A〜図10Cに示す構造を有する評価用チップ12を採用している。
【0055】
かかる評価用チップ12においては、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102、レジスト103が積層された構造を有するものである。この際、ゲート電極101は、図11Aに示す如きゲート部GCP及びアンテナ部ATPからなり、このアンテナ部ATPの上面に、アンテナコンタクトホールAHを形成させる為の絶縁層102が形成されている。更に、絶縁層102上には、このアンテナコンタクトホールAHを形成させる為の貫通孔を有するアンテナコンタクトパターンACPを備えたレジスト103が形成されている。この際、アンテナコンタクトパターンACPでは、微細パターンを採用して、プラズマによる電子電流の流入を部分的に遮断することにより、コンタクトホールAHのエッチング処理中にゲート電極101のアンテナ部ATPにおいてチャージアップを生じさせる。そして、このチャージアップに伴って流れる電流をリード線L1及びL2を介して評価用チップ12から導出し、これをプラズマチャンバ1の外部に設けられている電流計3で計測することによりチャージアップダメージの度合いを表す値を得るようにしている。
【0056】
上記した如き評価システムによれば、プラズマプロセスによるコンタクトホールに対するエッチング処理時に生じるチャージアップダメージの度合いを、そのエッチング処理中においてリアルタイムで測定することが可能となる。
【0057】
更に、図10Cに示すように、評価用チップ12においては、チャージアップに伴ってシリコンチップ基板21及びゲート電極101間に流れる電流を外部に導出する為のリード線L1及びL2を、チップの上面側から、コンタクトホールを介してシリコンチップ基板21及びゲート電極101各々の表面に直接接続するようにしている。これにより、配線用の金属電極層を用いることなく、チャージアップに伴って流れる電流を評価用チップ12の外部に導出することが可能となる。よって、評価用チップ12を製造するにあたり、上記した如き配線用の金属電極を形成させる為の各種工程、つまりプラズマプロセスに基づく絶縁膜形成、コンタクトホール形成、及び金属配線エッチング処理が不要となる。従って、この金属配線形成の為のプラズマ処理を実行したが故に生じるチャージアップの影響を排除して、コンタクトホールのエッチング処理時に生じたチャージアップの影響のみを測定することが可能となる。
【実施例3】
【0058】
プラズマプロセスによる金属配線のエッチング処理時に生じるチャージアップダメージを評価する際には、図15A〜図15Cに示す構造を有する評価用チップ12を採用する。尚、図15Aは評価用チップ12を上面側から眺めた上面図であり、図15Bは図15Aに示されるY1−Y1線での断面を示す図であり、図15Cは図15Aに示されるY2−Y2線での断面を示す図である。
【0059】
かかる評価用チップ12は、図15A〜図15Cに示すように、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102及び金属配線用電極膜203が積層されてなる半導体チップの表面、つまり金属配線用電極膜203上に、図15Aに示す如き、夫々が絶縁材料からなるアンテナパターン部AP及びゲートパターン部GPを有するレジスト250が形成されたものである。尚、アンテナパターン部APは、実際の半導体ICで用いられる配線ルールに沿った配線間隔及び配線幅で、絶縁材料を図15Aに示す如き櫛形に形成させたものである。一方、ゲートパターン部GPは、リード線L1が接続されている電流計接続パッド部P1と、リード線L2が接続されている電流計接続パッド部P2とを夫々絶縁材料で囲んで形成させたものである。
【0060】
又、図16に示すように、ゲート酸化膜23上に形成されているゲート電極101は、ゲート部GCPと、このゲート部GCPとは電気的に接続されているアンテナ部ATPとからなる。ゲート部GCPは、上記ゲートパターン部GPと同一の大きさを有し、上記電流計接続パッド部P1に対応した部分には貫通孔が設けられている。アンテナ部ATPは、上記アンテナパターン部APと同一の大きさ及び縦横比を有する長方形の形状を有する。
【0061】
又、電流計接続パッド部P1では、レジスト250の上面から、このレジスト250、金属配線用電極膜203、絶縁膜102、ゲート電極101及びゲート酸化膜23を貫通してシリコンチップ基板21の表面にまで到る第1のコンタクトホールが形成されている。この第1のコンタクトホール内において、絶縁膜102、ゲート電極101及びゲート酸化膜23を貫通する区間内には、図15Cに示すように、導電性のタングステンプラグWPが形成されており、レジスト250及び金属配線用電極膜203を貫通する区間内にはモールド樹脂MJが充填されている。この際、電流計接続パッド部P1では、タングステンプラグWPの下端部にシリコンチップ基板21の表面が当接されている。このタングステンプラグWPの上端部にはリード線L1が接続されており、このリード線L1がモールド樹脂MJに固着された状態で外部に導出されている。すなわち、電流計接続パッド部P1では、導電性のタングステンプラグWPを介してシリコンチップ基板21と電気的に接続されているリード線L1が、評価用チップ12の上面側から外部に導出されているのである。
【0062】
一方、電流計接続パッド部P2では、絶縁膜102の上面からゲート電極101の表面にまで到る第2のコンタクトホールが形成されており、この第2のコンタクトホール内に、図15Cに示す如くタングステンプラグWPが形成されている。この際、タングステンプラグWPの上端部は金属配線用電極膜203に当接されており、その下端部はゲート電極101の表面に当接されている。又、電流計接続パッド部P2では、レジスト250だけを貫通する第3のコンタクトホールが形成されており、その第3のコンタクトホール内において、図15Cに示す如くモールド樹脂MJに固着された状態でリード線L2が金属配線用電極膜203の表面に接続されている。すなわち、電流計接続パッド部P2では、タングステンプラグWPを介してゲート電極101及び金属配線用電極膜203各々と電気的に接続されているリード線L2が、評価用チップ12の上面側から外部に導出されているのである。
【0063】
以下に、図15A〜図15Cに示す如き構造を有する評価用チップ12の製造方法について説明する。
【0064】
先ず、製造の第1段階では、図17Aに示すように、シリコンチップ基板21上にフィールド酸化膜22を形成し、引き続き、このフィールド酸化膜22上にゲート酸化膜23を形成する。尚、シリコンチップ基板21の表面において、後述するが如きゲート部GCPに対応した領域は、図17A及び図17Cに示す如く隆起した形状になっており、その上部の面が直接、ゲート酸化膜23に接している。更に、リソグラフィ技術によるパターニング及びエッチング処理により、ゲート酸化膜23の表面上に、図16に示す如きゲート部GCPと、アンテナ部ATPとからなるゲート電極101を形成する。ゲート電極101において、上記した電流計接続パッド部P1に対応した部分には貫通孔としてのコンタクトホールが形成されている。ここで、ゲート酸化膜23及びゲート電極101を覆うように絶縁膜102を堆積させ、引き続きこの絶縁膜102に対して、コンタクトホールのパターニングを行ってコンタクトホールのエッチングを行う。これにより、図17Cに示すように、電流計接続パッド部P1では、絶縁膜102の表面から、この絶縁膜102、ゲート電極101及びゲート酸化膜23を貫通してシリコンチップ基板21の表面にまで到るコンタクトホールを形成する。又、電流計接続パッド部P2では、絶縁膜102の表面から、この絶縁膜102を貫通してゲート電極101の表面にまで到るコンタクトホールを形成する。尚、図17Aは評価用チップ12の製造途中での構造を示す上面図であり、図17Bは図17Aに示されるY1−Y1線での断面を示す図であり、図17Cは図17Aに示されるY2−Y2線での断面を示す図である。
【0065】
次に、製造の第2段階では、図18A〜図18Cに示すように、電流計接続パッド部P1及びP2各々のコンタクトホール内において、窒化チタン及びタングステンをスパッタリングすることにより導電性の密着層となるタングステンプラグWPを形成する。尚、図18Aは評価用チップ12の製造途中での構造を示す上面図であり、図18Bは図18Aに示されるY1−Y1線での断面を示す図であり、図18Cは図18Aに示されるY2−Y2線での断面を示す図である。
【0066】
次に、製造の第3段階では、図19A〜図19Cに示すように、メタルスパッタリングにより絶縁膜102の上面に金属配線用電極膜203を形成する。更に、かかる金属配線用電極膜203の上面に絶縁膜を堆積させ、リソグラフィ技術によるパターニング及びエッチング処理により、図15Aに示す如きアンテナパターン部AP及びゲートパターン部GPからなるレジスト250を形成する。尚、図19Aは評価用チップ12の製造途中での構造を示す上面図であり、図19Bは図19Aに示されるY1−Y1線での断面を示す図であり、図19Cは図19Aに示されるY2−Y2線での断面を示す図である。
【0067】
次に、製造の第4段階では、金属配線用電極膜203に対して、電流計接続パッド部P1に対応した部分にのみメタルエッチング処理を施すことにより、図20A〜図20Cに示す如く、電流計接続パッド部P1において、金属配線用電極膜203の上面からタングステンプラグWPの上端部にまで到るコンタクトホールを形成する。尚、図20Aは評価用チップ12の製造途中での構造を示す上面図であり、図20Bは図20Aに示されるY1−Y1線での断面を示す図であり、図20Cは図20Aに示されるY2−Y2線での断面を示す図である。
【0068】
次に、製造の第5段階では、電流計接続パッド部P1のコンタクトホールを介してリード線L1をタングステンプラグWPの上端部に接続すると共に、電流計接続パッド部P2の電極コンタクトホールCHを介してリード線L2を金属配線用電極膜203の表面に接続する。そして、電流計接続パッド部P1及びP2各々のコンタクトホールにモールド樹脂を充填させることにより、図15A〜図15Cに示す如き構造を有する評価用チップ12を完成させる。
【0069】
以上の如く製造された評価用チップ12は、図1に示す如きプラズマチャンバ1内に設けられているステージ11上に設置される。更に、評価用チップ12のリード線L1及びL2が、プラズマチャンバ1の外部に設けられている電流計3に接続される。
【0070】
制御部2は、図8に示すチャージアップ測定制御フローに従って、評価用チップ12に対して、金属電極エッチング処理時に生じるチャージアップの度合いを測定する。
【0071】
図8において、制御部2は、先ず、ステージ11上の評価用チップ12のゲート電極膜24に対してプラズマエッチング処理を開始させるべき指令をプラズマチャンバ1に供給する(ステップS1)。かかるステップS1の実行により、プラズマチャンバ1は、その内部に充填されている原料ガスに高周波バイアスを印加する。これにより、プラズマチャンバ1内に原料ガスに基づくプラズマが発生し、金属配線用電極膜203に対するプラズマエッチング処理が為される。かかるプラズマエッチングにより、金属配線用電極膜203の表面上においてレジスト250で覆われていない部分が除去される。
【0072】
ここで、微細パターンとなるレジスト250のアンテナパターン部APでは、プラズマ発生に伴う電子及びイオン各々の空間的な運動量の違いにより、チャージアップが生じる。すなわち、レジスト250のアンテナパターン部APの上面には電子が付着し電子電流が遮蔽される。一方、レジスト250で覆われていない部分には、イオンが付着しイオン電流が流れる。よって、電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。この際、アンテナパターン部APで発生したイオン電流が、タングステンプラグWP、ゲート電極101、ゲート酸化膜23、シリコンチップ基板21及びタングステンプラグWPを介してリード線L2及びL1間に流れる。かかるチャージアップに伴って発生したイオン電流は、リード線L2及びL1を介して外部に導出され、これが電流計3に供給される。すなわち、金属配線エッチング処理時に生じたチャージアップに伴って評価用チップ12のゲート電極24及びシリコンチップ基板21間に流れる電流が電流計3によって計測されるのである。この際、電流計3は、リード線L2及びL1間に流れる電流値を表す電流値データIDを制御部2に供給する。
【0073】
ステップS1の実行後、制御部2は、電流計3から供給された電流値データIDに示される電流値が「0」より大であるか否かの判定を、「0」よりも大であると判定されるまで、すなわち、評価用チップ12にチャージアップが発生してリード線L1及びL2間に電流が流れ始めたと判定されるまで実行する(ステップS2)。ステップS2において、電流値データIDに示される電流値が「0」より大であると判定された場合、制御部2は、この電流値データIDに示される電流値を取り込んで内蔵メモリ(図示せぬ)に記憶させ(ステップS3)、引き続きその電流値を表す画像を表示装置4に表示させる(ステップS4)。次に、制御部2は、ユーザ側から、このチャージアップ測定を終了させるべき終了指令が発令されたか否かの判定を行う(ステップS5)。かかるステップS5において、終了指令が発令されていないと判定された場合、制御部2は、上記ステップS3に戻って前述した如き動作を繰り返し実行する。一方、ステップS5において終了指令が発令されたと判定された場合、制御部2は、プラズマエッチング処理を終了させるべき指令をプラズマチャンバ1に供給する(ステップS6)。これにより、プラズマチャンバ1は、原料ガスに対する高周波バイアスの印加を停止する。
【0074】
このように、図1に示す評価システムでは、金属配線のエッチング処理に伴って生じるチャージアップダメージを評価する為に、図15A〜図15Cに示す構造を有する評価用チップ12を採用している。
【0075】
かかる評価用チップ12においては、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102及び金属配線用電極膜203が積層されてなる半導体チップの表面、つまり金属配線用電極膜203上に、金属配線をエッチングする為のレジストとして、図15Aに示す如きアンテナパターン部AP及びゲートパターン部GPからなるレジスト250が形成されてなるものである。この際、レジスト250のアンテナパターン部APでは、微細パターンを採用して、プラズマによる電子電流の流入を部分的に遮断することにより、金属配線用電極膜203に対するエッチング処理中に、このアンテナパターン部APの領域中でチャージアップを生じさせる。そして、このチャージアップに伴って流れる電流をリード線L1及びL2を介して評価用チップ12から導出し、これをプラズマチャンバ1の外部に設けられている電流計3で計測することによりチャージアップダメージの度合いを表す値を得るようにしている。
【0076】
上記した如き評価システムによれば、プラズマプロセスによる金属配線エッチング処理時に生じるチャージアップダメージの度合いを、この金属配線のエッチング処理中においてリアルタイムで測定することが可能となる。
【符号の説明】
【0077】
1 プラズマチャンバ
2 制御部
3 電流計
12 評価用チップ
【技術分野】
【0001】
本発明は、半導体集積装置の評価システムに関し、特に、プラズマプロセスによる薄膜形成で生じた半導体集積装置のチャージアップダメージを評価する為の評価システム及び評価用半導体チップに関する。
【背景技術】
【0002】
近年、半導体IC(Integrated Circuit)の薄膜デバイス製造技術として、プラズマプロセスが採用されている。例えば、プラズマCVD(chemical vapor deposition)装置は、ウェハが設置されているプラズマチャンバ内に原料ガスを充満させ、これに高周波、マイクロ波などを印加することにより、かかる原料ガスをプラズマ化する。これにより、原料ガスの原子や分子は励起されて化学的に活性化し、その原料ガスに含まれる物質からなる薄膜が化学気相成長によってウェハ上に蒸着形成される。
【0003】
ところが、プラズマプロセスにおいては、チャージアップ現象に起因するゲート絶縁膜の破壊、いわゆるチャージアップダメージが問題となっている。チャージアップダメージの主要な原因は、プラズマの空間的な不均一性である。すなわち、プラズマ電位が不均一になると、プラズマからウエハに流入する電子電流とイオン電流の平衡状態が局所的に崩れる。これにより、プラズマに曝されることになる上部側電極(トランジスタのゲート電極)に電荷が蓄積されてしまうという、いわゆるチャージアップが発生する。また、電極部を覆う絶縁膜等のレジストパターンが微細パターンとなる箇所では、そのレジスト表面の一部に電子が付着してしまう場合があり、これが新たな電子の入射を遮蔽し、結果として電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。チャージアップが起こると、トランジスタのゲート酸化膜に高電界が印加されてトンネル電流が流れる為、ゲート酸化膜が破壊又は劣化するという、チャージアップダメージが生じるのである。この際、配線がイオンを捕獲するアンテナとなるため、配線が長いほどダメージは大きくなる。
【0004】
そこで、このようなチャージアップの度合いを測定するプラズマモニタリング方法が提案された(例えば、特許文献1参照)。かかるプラズマモニタリング方法では、半導体ICのチャージアップの度合いを測定するにあたり、先ず、チャージアップダメージ評価用の半導体チップを製造する(特許文献1の図1に示されているセンサ50参照)。このチャージアップダメージ評価用の半導体チップ(以下、単に評価用チップと称する)は、半導体基板上に形成された絶縁膜上に、導電性物質からなる第1電極、シリコン酸化膜等からなる絶縁膜、及び第2電極を積層して構築されたものである。尚、第1電極及び第2電極には、チャージアップ時の電位を計る電位計に接続する為のメタル配線が施されている。
【0005】
そして、このように製造された2つの評価用チップをウェハの表面の異なる2箇所に夫々貼着したものをプラズマチャンバ内に収容してプラズマに曝すことにより、評価用チップ内においてチャージアップを生じさせる(例えば、特許文献1の図2参照)。この際、かかるチャージアップに伴って発生する上記第1電極及び第2電極間の電位差を電位計で計り、これをチャージアップダメージの度合いを表す評価値として得るのである。
【0006】
ところで、上記した如き評価用チップを製造するには、半導体基板上に絶縁膜、第1電極、絶縁膜、第2電極の順に絶縁膜及び電極を構築していかなければならず、その製造には多くのプラズマプロセスを利用した工程が含まれる。
【0007】
よって、例えば各製造工程の内でゲートエッチング工程で生じるチャージアップのみを測定したくても、それ以外の工程で生じたチャージアップの影響が反映されたものとなってしまう。従って、評価対象とすべきエッチング工程で生じたチャージアップの度合いのみを測定することが出来ないという問題があった。
【先行技術文献】
【特許文献】
【0008】
【特許文献1】特開2009−59880号公報
【発明の概要】
【発明が解決しようとする課題】
【0009】
本発明は、プラズマプロセスによる半導体集積装置の各製造段階において、所望のエッチング工程で生じたチャージアップの度合いのみを測定することが可能な半導体集積装置の評価システム及び評価用半導体チップを提供することを目的とするものである。
【課題を解決するための手段】
【0010】
本発明による半導体集積装置の評価システムは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する評価システムであって、評価用半導体チップと、前記評価用半導体チップに対してプラズマエッチング処理を施すプラズマチャンバと、前記評価用半導体チップから外部に導出された第1リード線及び第2リード線を介して前記プラズマエッチング処理中に前記評価用半導体チップ内に流れる電流を計る電流計と、を備え、前記評価用半導体チップは、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極の上方に形成されており前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記シリコン基板の表面までを貫通する第1のコンタクトホールと、前記レジストを貫通する第2のコンタクトホールと、を有し、前記第1リード線が前記第1のコンタクトホールを介して前記シリコン基板の表面と電気的に接続されていると共に、前記第2リード線が前記第2のコンタクトホールを介して前記ゲート電極の表面と電気的に接続されていることを特徴とする。
【0011】
又、本発明の第1の特徴による評価用半導体チップは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記レジスト、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、前記レジストの上面側から前記レジストを貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有する。
【0012】
又、本発明の第2の特徴による評価用半導体チップは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極上に形成されている絶縁層と、前記絶縁層上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、前記レジストの上面側から前記レジスト、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、前記レジストの上面側から前記レジスト及び前記絶縁層を夫々貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有する。
【0013】
又、本発明の第3の特徴による評価用半導体チップは、プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極上に形成されている絶縁層と、前記絶縁層上に形成されている金属配線用電極膜と、前記金属配線用電極膜上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、前記レジストの上面側から前記レジスト、前記金属配線用電極膜、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通して前記シリコン基板の表面に到る第1のコンタクトホールと、前記絶縁層の上面側から前記絶縁層を貫通して前記ゲート電極の表面に到る第2のコンタクトホールと、前記レジストの上面側から前記レジストを貫通して前記金属配線用電極膜の表面に到る第3のコンタクトホールと、前記第1のコンタクトホール内における前記絶縁層、前記ゲート電極及び前記ゲート酸化膜を夫々貫通する区間においてその下端部が前記シリコン基板の表面に当接して形成されている第1のタングステンプラグと、前記第2のコンタクトホール内においてその上端部が前記金属配線用電極膜の表面に当接しており且つその下端部が前記ゲート電極の表面に当接して形成されている第2のタングステンプラグと、前記第1のコンタクトホールを介して前記第1のタングステンプラグの上端部に接続されている第1リード線と、前記第3のコンタクトホールを介して前記金属配線用電極膜の表面に接続されている第2リード線と、を有する。
【発明の効果】
【0014】
本発明においては、プラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を計測する為に、評価用半導体チップの上面側から第1のコンタクトホールを介してこの評価用半導体チップのシリコン基板表面と電気的に接続されている第1リード線と、評価用半導体チップの上面側から第2のコンタクトホールを介してこの評価用半導体チップのゲート電極表面と電気的に接続されている第2リード線とを、外部に導出するようにしている。よって、配線用の金属電極層を用いることなく、チャージアップに伴って流れる電流を評価用半導体チップの外部に導出できる。これにより、評価用半導体チップを製造する際に、配線用の金属電極を形成させる為の各種工程、つまりプラズマプロセスに基づく絶縁膜形成、コンタクトホール形成、及び金属配線エッチング処理を施す必要が無くなるので、この金属配線形成の為のプラズマ処理を実行したが故に生じるチャージアップの影響を排除した測定が可能となる。
【図面の簡単な説明】
【0015】
【図1】本発明による半導体集積装置の評価システムの全体構成を示す図である。
【図2A】ゲートエッチング処理時のチャージアップダメージを評価する際に用いられる評価用チップ12の構造を表す上面図である。
【図2B】図2AのY1−Y1線での断面図である。
【図2C】図2AのY2−Y2線での断面図である。
【図3A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第1段階での上面及び断面を示す図である。
【図3B】図3AのY1−Y1線での断面図である。
【図4A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第2段階での上面及び断面を示す図である。
【図4B】図4AのY1−Y1線での断面図である。
【図4C】図4AのY2−Y2線での断面図である。
【図5A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第3段階での上面及び断面を示す図である。
【図5B】図5AのY1−Y1線での断面図である。
【図5C】図5AのY2−Y2線での断面図である。
【図6A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第4段階での上面及び断面を示す図である。
【図6B】図6AのY1−Y1線での断面図である。
【図6C】図6AのY2−Y2線での断面図である。
【図7A】図2A〜図2Cに示される構造を有する評価用チップ12の製造第5段階での上面及び断面を示す図である。
【図7B】図7AのY1−Y1線での断面図である。
【図7C】図7AのY2−Y2線での断面図である。
【図8】図1に示される評価システムの制御部2で実施されるチャージアップ測定制御のフローを示す図である。
【図9A】ゲートエッチング処理時に図2A〜図2Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図9B】ゲートエッチング処理時に図2A〜図2Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図9C】ゲートエッチング処理時に図2A〜図2Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図10A】コンタクトホールエッチング処理時のチャージアップダメージを評価する際に用いられる評価用チップ12の構造を表す上面図である。
【図10B】図10AのY1−Y1線での断面図である。
【図10C】図10AのY2−Y2線での断面図である。
【図11A】図10A〜図10Cに示される構造を有する評価用チップ12の製造第1段階での上面及び断面を示す図である。
【図11B】図11AのY1−Y1線での断面図である。
【図11C】図11AのY2−Y2線での断面図である。
【図12A】図10A〜図10Cに示される構造を有する評価用チップ12の製造第2段階での上面及び断面を示す図である。
【図12B】図12AのY1−Y1線での断面図である。
【図12C】図12AのY2−Y2線での断面図である。
【図13A】図10A〜図10Cに示される構造を有する評価用チップ12の製造第3段階での上面及び断面を示す図である。
【図13B】図13AのY1−Y1線での断面図である。
【図13C】図13AのY2−Y2線での断面図である。
【図14A】コンタクトホールエッチング処理時に図10A〜図10Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図14B】コンタクトホールエッチング処理時に図10A〜図10Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図14C】コンタクトホールエッチング処理時に図10A〜図10Cに示す構造を有する評価用チップ12において生じるチャージアップを説明する為の図である。
【図15A】金属配線エッチング処理時のチャージアップダメージを評価する際に用いられる評価用チップ12の構造を表す上面図である。
【図15B】図15AのY1−Y1線での断面図である。
【図15C】図15AのY2−Y2線での断面図である。
【図16】図15B及び図15Cに示されるゲート電極101の形状を表す上面図である。
【図17A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第1段階での上面及び断面を示す図である。
【図17B】図17AのY1−Y1線での断面図である。
【図17C】図17AのY2−Y2線での断面図である。
【図18A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第2段階での上面及び断面を示す図である。
【図18B】図18AのY1−Y1線での断面図である。
【図18C】図18AのY2−Y2線での断面図である。
【図19A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第3段階での上面及び断面を示す図である。
【図19B】図19AのY1−Y1線での断面図である。
【図19C】図19AのY2−Y2線での断面図である。
【図20A】図15A〜図15Cに示される構造を有する評価用チップ12の製造第4段階での上面及び断面を示す図である。
【図20B】図20AのY1−Y1線での断面図である。
【図20C】図20AのY2−Y2線での断面図である。
【発明を実施するための形態】
【0016】
評価用半導体チップにプラズマエッチング処理を施している間にこの評価用半導体チップ内に生じたチャージアップに伴って流れる電流を、評価用半導体チップから外部に導出されている第1リード線及び第2リード線を介して計測する。評価用半導体チップは、シリコン基板上にゲート酸化膜、ゲート電極、プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストが積層された構造を有する。この際、レジスト上面側からシリコン基板の表面までを貫通する第1のコンタクトホールを介して上記第1リード線がシリコン基板の表面と電気的に接続されていると共に、上記レジストを貫通する第2のコンタクトホールを介して第2リード線がゲート電極の表面と電気的に接続されている。
【実施例1】
【0017】
図1は、本発明による半導体集積装置の評価システムの全容を表す図である。
【0018】
図1に示すように、かかる評価システムは、原料ガス(例えば、フルオロカーボン系ガス)が充填されているプラズマチャンバ1、制御部2、電流計3及び表示装置4からなる。
【0019】
プラズマチャンバ1内にはチャージアップダメージ評価用の半導体チップとして、評価用チップ12が収容されている。
【0020】
図2A〜図2Cは、トランジスタのゲート電極をプラズマプロセスによってエッチングする際に生じるチャージアップダメージを評価する場合に採用される評価用チップ12の構造を示す図である。
【0021】
尚、図2Aは評価用チップ12を上面側から眺めた上面図であり、図2Bは図2Aに示されるY1−Y1線での断面を示す図であり、図2Cは図2Aに示されるY2−Y2線での断面を示す図である。
【0022】
図2B及び図2Cに示す如く評価用チップ12は、シリコン基板21、フィールド酸化膜22、ゲート酸化膜23及びゲート電極膜24が積層された半導体チップの表面、つまりゲート電極膜24上に、図2Aに示す如き、夫々が絶縁材料からなるアンテナパターン部AP及びゲートパターン部GPを有するレジスト25が形成されたものである。尚、アンテナパターン部APは、実際の半導体ICで用いられる配線ルールに沿った配線間隔及び配線幅で、絶縁材料を図2Aに示す如き櫛形に形成させたものである。一方、ゲートパターン部GPは、絶縁材料を、後述するが如き電流計接続パッド部P1及びP2を夫々囲む四角形状に形成させたものである。この際、電流計接続パッド部P1では、図2Cに示すように、シリコン基板21にリード線L1が接続されており、このリード線L1がゲート酸化膜23及びゲート電極膜24を夫々貫通するコンタクトホールを介して外部に導出されている。尚、ゲートパターン部GPに囲まれた部分及びコンタクトホール内には、図2Cに示すようにモールド樹脂MJが充填されている。このモールド樹脂MJによって、シリコン基板21とリード線L1との接続部がプラズマに曝されないように被覆される。又、電流計接続パッド部P2では、図2Cに示すように、ゲート電極膜24に接続されているリード線L2が外部に導出されている。尚、ゲートパターン部GPに囲まれた部分には図2Cに示すようにモールド樹脂MJが充填されている。このモールド樹脂MJによって、ゲート電極膜24とリード線L2との接続部がプラズマに曝されないように被覆される。
【0023】
以下に、かかる評価用チップ12の製造方法について説明する。
【0024】
先ず、製造の第1段階では、図3Aに示す如く、ウェハから分離したシリコンチップ基板21上に、フィールド酸化膜22及びゲート酸化膜23を積層して形成する。尚、図3A及び図3に示す如く、シリコンチップ基板21の表面上において、破線にて囲まれたゲート領域部GAでは隆起した形状になっており、その上部の面がゲート酸化膜23に当接している。尚、図3Aは評価用チップ12の製造第1段階での構造を示す上面及び断面図であり、図3Bは図3Aに示されるY1−Y1線での断面を示す図である。
【0025】
次に、製造の第2段階では、図4A〜図4Cに示されるように、ゲート酸化膜23上にゲート電極膜24を形成し、かかるゲート電極膜24上にハードマスクとなる絶縁膜40を堆積させる。そして、リソグラフィ技術によるパターニング及びエッチング処理により、この絶縁膜40上に、上記したアンテナパターン部AP及びゲートパターン部GPに夫々対応したパターン形状のレジスト41を形成する。尚、図4Aは評価用チップ12の製造第2段階での構造を示す上面図であり、図4Bは図4Aに示されるY1−Y1線での断面を示す図であり、図4Cは図4Aに示されるY2−Y2線での断面を示す図である。
【0026】
次に、製造の第3段階では、絶縁膜40をエッチングしてからレジスト41を除去することにより、図5A〜図5Cに示すように、ゲート電極膜24上に、アンテナパターン部AP及びゲートパターン部GPを有するレジスト25を形成する。尚、図5Aは評価用チップ12の製造第3段階での構造を示す上面図であり、図5Bは図5Aに示されるY1−Y1線での断面を示す図であり、図5Cは図5Aに示されるY2−Y2線での断面を示す図である。
【0027】
次に、製造の第4段階では、図6A〜図6Cに示すように、ゲート電極膜24、及びレジスト25各々の表面に対して、電流計接続パッド部P1を除く部分にレジスト61を形成する。尚、図6Aは評価用チップ12の製造第4段階での構造を示す上面図であり、図6Bは図6Aに示されるY1−Y1線での断面を示す図であり、図6Cは図6Aに示されるY2−Y2線での断面を示す図である。
【0028】
次に、製造の第5段階では、エッチング処理により、レジスト61が形成されていない領域、すなわち電流計接続パッド部P1中においてゲート酸化膜23及びゲート電極膜24の除去を行い、引き続き、図7A〜図7Cに示すように、レジスト61を全て除去する。これにより、図7Cに示す如く、電流計接続パッド部P1には、シリコンチップ基板21の表面にまで到達するコンタクトホールが形成される。尚、図7Aは評価用チップ12の製造第5段階での構造を示す上面図であり、図7Bは図7Aに示されるY1−Y1線での断面を示す図であり、図7Cは図7Aに示されるY2−Y2線での断面を示す図である。
【0029】
次に、製造の第6段階では、図7Cに示す如き電流計接続パッド部P1において第1のリード線L1をシリコンチップ基板21に接続すると共に、電流計接続パッド部P2において第2のリード線L2をゲート電極膜24に接続する。そして、電流計接続パッド部P1及びP2にモールド樹脂を充填させることにより、図2A〜図2Cに示す如き構造を有する評価用チップ12を完成させる。
【0030】
以上の如く製造された評価用チップ12は、図1に示す如きプラズマチャンバ1内に設けられているステージ11上に設置される。
【0031】
図1に示すように、評価用チップ12のリード線L1及びL2は、プラズマチャンバ1の外に設けられている電流計3に接続されている。電流計3は、リード線L1及びL2間に流れる電流を計測し、その電流値を示す電流値データIDを制御部2に供給する。
【0032】
制御部2は、図8に示す如きチャージアップ測定制御フローに従って、評価用チップ12に対して、ゲート電極エッチング処理時に生じるチャージアップの度合いを測定する。
【0033】
図8において、制御部2は、先ず、ステージ11上の評価用チップ12のゲート電極膜24に対してプラズマエッチング処理を開始させるべき指令をプラズマチャンバ1に供給する(ステップS1)。かかるステップS1の実行により、プラズマチャンバ1は、その内部に充填されている原料ガスに高周波バイアスを印加する。これにより、プラズマチャンバ1内に原料ガスに基づくプラズマが発生し、評価用チップ12のゲート電極膜24の表面上において、図2Aに示す如きレジスト25で覆われていない部分に対してプラズマエッチングが施される。かかるプラズマエッチングにより、評価用チップ12は、図9A〜図9Cに示すように、レジスト25で覆われていた箇所を除き、ゲート電極膜24が除去される。尚、図9Aは、かかるプラズマエッチング処理段階での評価用チップ12を上面側から眺めた上面図であり、図9Bは図9Aに示されるY1−Y1線での断面を示す図であり、図9Cは図9Aに示されるY2−Y2線での断面を示す図である。
【0034】
ここで、微細パターンとなるレジスト25のアンテナパターン部APでは、プラズマ発生に伴う電子及びイオン各々の空間的な運動量の違いにより、チャージアップが生じる。すなわち、図9Bに示すように、レジスト25のアンテナパターン部APにおいて、ゲート電極膜24を覆っている部分の上面には電子が付着し電子電流が遮蔽される。一方、ゲート酸化膜23の表面上においてレジスト25で覆われていない部分には、イオンが付着しイオン電流が流れる。よって、電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。この際、上記したイオン電流が、図9Cに示す如くゲート電極膜24、ゲート酸化膜23及びシリコンチップ基板21を介してリード線L2及びL1間に流れる。かかるチャージアップに伴って発生したイオン電流は、リード線L2及びL1を介して外部に導出され、これが電流計3に供給される。すなわち、ゲートエッチング処理時に生じたチャージアップに伴って評価用チップ12のゲート電極24及びシリコンチップ基板21間に流れる電流が電流計3に供給されるのである。この際、電流計3は、リード線L2及びL1間に流れる電流を計測し、その電流値を表す電流値データIDを制御部2に供給する。
【0035】
ステップS1の実行後、制御部2は、電流計3から供給された電流値データIDに示される電流値が「0」より大であるか否かの判定を、「0」よりも大であると判定されるまで、すなわち、評価用チップ12にチャージアップが発生してリード線L1及びL2間に電流が流れ始めたと判定されるまで実行する(ステップS2)。ステップS2において、電流値データIDに示される電流値が「0」より大であると判定された場合、制御部2は、この電流値データIDに示される電流値を取り込んで内蔵メモリ(図示せぬ)に記憶させ(ステップS3)、引き続きその電流値を表す画像を表示装置4に表示させる(ステップS4)。次に、制御部2は、ユーザ側から、このチャージアップ測定を終了させるべき終了指令が発令されたか否かの判定を行う(ステップS5)。かかるステップS5において、終了指令が発令されていないと判定された場合、制御部2は、上記ステップS3に戻って前述した如き動作を繰り返し実行する。一方、ステップS5において終了指令が発令されたと判定された場合、制御部2は、プラズマエッチング処理を終了させるべき指令をプラズマチャンバ1に供給する(ステップS6)。これにより、プラズマチャンバ1は、原料ガスに対する高周波バイアスの印加を停止する。
【0036】
このように、図1に示す評価システムでは、プラズマによるゲート電極のエッチング処理に伴って生じるチャージアップダメージを評価する為に、図2A〜図2Cに示す構造を有する評価用チップ12を採用している。かかる評価用チップ12においては、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23及びゲート電極膜24が積層されてなる半導体チップの表面、つまりゲート電極膜24上に、ゲート電極をエッチングする為のレジストとして、図2Aに示す如きアンテナパターン部AP及びゲートパターン部GPを有するレジスト25が形成されてなるものである。この際、レジスト25のアンテナパターン部APでは、微細パターンを採用して、プラズマによる電子電流の流入を部分的に遮断することにより、ゲート電極のエッチング処理中においてこのアンテナパターン部APの領域中でチャージアップを生じさせる。そして、このチャージアップに伴って流れる電流をリード線L1及びL2を介して評価用チップ12から導出し、これをプラズマチャンバ1の外部に設けられている電流計3で計測することによりチャージアップダメージの度合いを表す値を得るようにしている。
【0037】
上記した如き評価システムによれば、プラズマプロセスによるゲートエッチング処理時に生じるチャージアップダメージの度合いを、そのゲートエッチング処理中においてリアルタイムで測定することが可能となる。
【0038】
更に、図2Cに示すように、評価用チップ12では、チャージアップに伴ってシリコンチップ基板21及びゲート電極膜24間に流れる電流を外部に導出する為のリード線L1及びL2を、チップの上面側から、コンタクトホールを介してシリコンチップ基板21及びゲート電極膜24各々の表面に直接接続するようにしている。これにより、配線用の金属電極層を用いることなく、チャージアップに伴って流れる電流を評価用チップ12の外部に導出することが可能となる。よって、評価用チップ12を製造するにあたり、上記した如き配線用の金属電極を形成させる為の各種工程、つまりプラズマプロセスに基づく絶縁膜形成、コンタクトホール形成、及び金属配線エッチング処理が不要となる。従って、この金属配線形成の為のプラズマ処理を実行したが故に生じるチャージアップの影響を排除して、ゲートエッチング処理時に生じたチャージアップの影響のみを測定することが可能となる。
【実施例2】
【0039】
上記した実施例1では評価用チップ12として、図2A〜図2Cに示す如き、プラズマプロセスによるゲート電極のエッチング処理時に生じるチャージアップダメージを評価する場合に採用する構造を示したが、コンタクトホールのエッチング処理時に生じるチャージアップダメージを評価する際には、図10A〜図10Cに示す構造を有する評価用チップ12を採用する。尚、図10Aは評価用チップ12を上面側から眺めた上面図であり、図10Bは図10Aに示されるY1−Y1線での断面を示す図であり、図10Cは図10Aに示されるY2−Y2線での断面を示す図である。
【0040】
かかる評価用チップ12においては、図10A及び図10Bに示すように、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102、レジスト103が積層された構造を有する。
【0041】
ここで、ゲート酸化膜23上に形成されているゲート電極101は、図10Aの破線にて示す如きゲート部GCP、及びこのゲート部GCPに連結する長方形板状のアンテナ部ATPからなる。又、図10A及び図10Bに示すように、窒化膜からなるレジスト103においてアンテナ部ATPに対応した領域内には、夫々が貫通孔からなる複数のアンテナコンタクトパターンACPが形成されている。尚、アンテナコンタクトパターンACPにおける貫通孔の径及び貫通孔同士の間隔は、実際の半導体ICで採用されているコンタクトホールの径及び最小間隔と同一である。又、上記したゲート部GCPに対応した部分には、図10Aに示すように、リード線L1が接続されている電流計接続パッド部P1と、リード線L2が接続されている電流計接続パッド部P2とが形成されている。
【0042】
図10Cに示すように、電流計接続パッド部P1は、レジスト103の表面から、絶縁膜102、ゲート電極101及びゲート酸化膜23各々を貫通させてシリコンチップ基板21の表面に到るコンタクトホールにモールド樹脂MJが充填されたものである。電流計接続パッド部P1では、図10Cに示すように、シリコンチップ基板21の表面にリード線L1が接続されており、このリード線L1がモールド樹脂MJにて固着された状態で、上記したコンタクトホールを介して外部に導出されている。この際、かかるモールド樹脂MJによって、シリコンチップ基板21の表面とリード線L1との接続部がプラズマに曝されないように被覆される。
【0043】
又、電流計接続パッド部P2は、レジスト103の表面から絶縁膜102を貫通させてゲート電極101の表面にまで到るコンタクトホールにモールド樹脂MJが充填されたものである。電流計接続パッド部P2では、図10Cに示すように、ゲート電極101の表面にリード線L2が接続されており、このリード線L2がモールド樹脂MJにて固着された状態で、上記したコンタクトホールを介して外部に導出されている。このモールド樹脂MJによって、ゲート電極101の表面とリード線L2との接続部がプラズマに曝されないように被覆される。
【0044】
以下に、図10A〜図10Cに示す如き構造を有する評価用チップ12の製造方法について説明する。
【0045】
先ず、製造の第1段階では、図11Aに示すように、シリコンチップ基板21上にフィールド酸化膜22を形成し、引き続き、このフィールド酸化膜22上にゲート酸化膜23を形成する。尚、シリコンチップ基板21の表面において、後述するが如きゲート部GCPに対応した領域は、図11A及び図11Cに示す如く隆起した形状になっており、その上部の面が直接、ゲート酸化膜23に接している。更に、リソグラフィ技術によるパターニング及びエッチング処理により、ゲート酸化膜23の表面上に、図11A〜図11Cに示す如きゲート部GCP及びこのゲート部GCPに連結する長方形板状のアンテナ部ATPからなるゲート電極101を形成する。ゲート電極101において、上記した電流計接続パッド部P1に対応した部分には貫通孔としてのコンタクトホールが形成されている。尚、図11Aは評価用チップ12の製造第1段階での構造を示す上面図であり、図11Bは図11Aに示されるY1−Y1線での断面を示す図であり、図11Cは図11Aに示されるY2−Y2線での断面を示す図である。
【0046】
次に、製造の第2段階では、図12A〜図12Cに示すように、ゲート酸化膜23及びゲート電極101上に絶縁膜102を堆積させ、更に、この絶縁膜102上に、後述するアンテナコンタクトホールAH及び電極コンタクトホールCHをエッチングする際のハードマスクとなる窒化膜102を形成させる。この際、リソグラフィ技術によるパターニング及びエッチング処理により、図12Bに示すように、レジスト103におけるアンテナ部ATPに対応した領域には、複数のアンテナコンタクトホールAH各々に対応した貫通孔からなるアンテナコンタクトパターンACPを形成する。更に、図12Cに示すように、レジスト103におけるゲート部GCPに対応した領域には、電流計接続パッド部P1及びP2の各々に対応した2つの電極コンタクトホールCHに夫々対応した貫通孔からなる電極コンタクトパターンCHPを形成する。尚、図12Aは評価用チップ12の製造途中での構造を示す上面図であり、図12Bは図11Aに示されるY1−Y1線での断面を示す図であり、図12Cは図12Aに示されるY2−Y2線での断面を示す図である。
【0047】
次に、製造の第3段階では、リソグラフィ技術によるパターニング処理により、図13A〜図13Cに示すように、電極コンタクトパターンCHPにおける2つの貫通孔だけを開口するレジストを有するレジスト層104をレジスト103上に形成させる。ここで、この絶縁膜102をエッチングすることにより、図13Cに示すように、電流計接続パッド部P1及びP2の各々に対応した2つの電極コンタクトホールCHを形成する。尚、図13Aは評価用チップ12の製造途中での構造を示す上面図であり、図13Bは図13Aに示されるY1−Y1線での断面を示す図であり、図13Cは図13Aに示されるY2−Y2線での断面を示す図である。
【0048】
次に、製造の第4段階では、レジスト層104を除去した後、電流計接続パッド部P1の電極コンタクトホールCHを介してリード線L1をシリコンチップ基板21の表面に接続すると共に、電流計接続パッド部P2の電極コンタクトホールCHを介してリード線L2をゲート電極101の表面に接続する。そして、電流計接続パッド部P1及びP2各々の電極コンタクトホールCHにモールド樹脂を充填させることにより、図10A〜図10Cに示す如き構造を有する評価用チップ12を完成させる。
【0049】
以上の如く製造された評価用チップ12は、図1に示す如きプラズマチャンバ1内に設けられているステージ11上に設置される。更に、評価用チップ12のリード線L1及びL2が、プラズマチャンバ1の外部に設けられている電流計3に接続される。
【0050】
制御部2は、図8に示すチャージアップ測定制御フローに従って、評価用チップ12に対して、コンタクトホールエッチング処理時に生じるチャージアップの度合いを測定する。
【0051】
図8において、制御部2は、先ず、ステージ11上の評価用チップ12のゲート電極膜24に対してプラズマエッチング処理を開始させるべき指令をプラズマチャンバ1に供給する(ステップS1)。かかるステップS1の実行により、プラズマチャンバ1は、その内部に充填されている原料ガスに高周波バイアスを印加する。これにより、プラズマチャンバ1内に原料ガスに基づくプラズマが発生し、レジスト103に形成されているアンテナコンタクトパターンACPによる貫通孔を介して絶縁膜102に対するプラズマエッチング処理が為される。かかるプラズマエッチングにより、図14A〜図14Cに示すように、ゲート電極101の上面には、レジスト103の表面からこのゲート電極101の表面に到るアンテナコンタクトホールAHが形成される。尚、図14Aは、かかるプラズマエッチング処理段階での評価用チップ12を上面側から眺めた上面図であり、図14Bは図14Aに示されるY1−Y1線での断面を示す図であり、図14Cは図14Aに示されるY2−Y2線での断面を示す図である。
【0052】
ここで、その上面が複数のアンテナコンタクトホールAHからなる微細パターンで覆われたゲート電極101のアンテナ部ATPでは、プラズマ発生に伴う電子及びイオン各々の空間的な運動量の違いによりチャージアップが生じる。すなわち、図14Bに示すように、ゲート電極101上においてレジスト103で覆われている部分では、このレジスト103自体に電子が付着するので電子電流が遮蔽される。一方、ゲート電極101の表面上においてアンテナコンタクトホールAHを介して直接、プラズマに曝される部分にはイオンが付着しイオン電流が流れる。よって、電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。この際、上記したイオン電流が、図14Cに示す如く、ゲート電極101、ゲート酸化膜23及びシリコンチップ基板21を介してリード線L2及びL1間に流れる。かかるチャージアップに伴って発生したイオン電流は、リード線L2及びL1を介して外部に導出され、これが電流計3に供給される。すなわち、コンタクトホールのエッチング処理時に生じたチャージアップに伴って評価用チップ12のゲート電極101及びシリコンチップ基板21間に流れる電流が電流計3に供給されるのである。この際、電流計3は、リード線L2及びL1間に流れる電流を計測し、その電流値を表す電流値データIDを制御部2に供給する。
【0053】
ステップS1の実行後、制御部2は、電流計3から供給された電流値データIDに示される電流値が「0」より大であるか否かの判定を、「0」よりも大であると判定されるまで、すなわち、評価用チップ12にチャージアップが発生してリード線L1及びL2間に電流が流れ始めたと判定されるまで実行する(ステップS2)。ステップS2において、電流値データIDに示される電流値が「0」より大であると判定された場合、制御部2は、この電流値データIDに示される電流値を取り込んで内蔵メモリ(図示せぬ)に記憶させ(ステップS3)、引き続きその電流値を表す画像を表示装置4に表示させる(ステップS4)。次に、制御部2は、ユーザ側から、このチャージアップ測定を終了させるべき終了指令が発令されたか否かの判定を行う(ステップS5)。かかるステップS5において、終了指令が発令されていないと判定された場合、制御部2は、上記ステップS3に戻って前述した如き動作を繰り返し実行する。一方、ステップS5において終了指令が発令されたと判定された場合、制御部2は、プラズマエッチング処理を終了させるべき指令をプラズマチャンバ1に供給する(ステップS6)。これにより、プラズマチャンバ1は、原料ガスに対する高周波バイアスの印加を停止する。
【0054】
このように、図1に示す評価システムでは、コンタクトホールのエッチング処理に伴って生じるチャージアップダメージを評価する為に、図10A〜図10Cに示す構造を有する評価用チップ12を採用している。
【0055】
かかる評価用チップ12においては、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102、レジスト103が積層された構造を有するものである。この際、ゲート電極101は、図11Aに示す如きゲート部GCP及びアンテナ部ATPからなり、このアンテナ部ATPの上面に、アンテナコンタクトホールAHを形成させる為の絶縁層102が形成されている。更に、絶縁層102上には、このアンテナコンタクトホールAHを形成させる為の貫通孔を有するアンテナコンタクトパターンACPを備えたレジスト103が形成されている。この際、アンテナコンタクトパターンACPでは、微細パターンを採用して、プラズマによる電子電流の流入を部分的に遮断することにより、コンタクトホールAHのエッチング処理中にゲート電極101のアンテナ部ATPにおいてチャージアップを生じさせる。そして、このチャージアップに伴って流れる電流をリード線L1及びL2を介して評価用チップ12から導出し、これをプラズマチャンバ1の外部に設けられている電流計3で計測することによりチャージアップダメージの度合いを表す値を得るようにしている。
【0056】
上記した如き評価システムによれば、プラズマプロセスによるコンタクトホールに対するエッチング処理時に生じるチャージアップダメージの度合いを、そのエッチング処理中においてリアルタイムで測定することが可能となる。
【0057】
更に、図10Cに示すように、評価用チップ12においては、チャージアップに伴ってシリコンチップ基板21及びゲート電極101間に流れる電流を外部に導出する為のリード線L1及びL2を、チップの上面側から、コンタクトホールを介してシリコンチップ基板21及びゲート電極101各々の表面に直接接続するようにしている。これにより、配線用の金属電極層を用いることなく、チャージアップに伴って流れる電流を評価用チップ12の外部に導出することが可能となる。よって、評価用チップ12を製造するにあたり、上記した如き配線用の金属電極を形成させる為の各種工程、つまりプラズマプロセスに基づく絶縁膜形成、コンタクトホール形成、及び金属配線エッチング処理が不要となる。従って、この金属配線形成の為のプラズマ処理を実行したが故に生じるチャージアップの影響を排除して、コンタクトホールのエッチング処理時に生じたチャージアップの影響のみを測定することが可能となる。
【実施例3】
【0058】
プラズマプロセスによる金属配線のエッチング処理時に生じるチャージアップダメージを評価する際には、図15A〜図15Cに示す構造を有する評価用チップ12を採用する。尚、図15Aは評価用チップ12を上面側から眺めた上面図であり、図15Bは図15Aに示されるY1−Y1線での断面を示す図であり、図15Cは図15Aに示されるY2−Y2線での断面を示す図である。
【0059】
かかる評価用チップ12は、図15A〜図15Cに示すように、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102及び金属配線用電極膜203が積層されてなる半導体チップの表面、つまり金属配線用電極膜203上に、図15Aに示す如き、夫々が絶縁材料からなるアンテナパターン部AP及びゲートパターン部GPを有するレジスト250が形成されたものである。尚、アンテナパターン部APは、実際の半導体ICで用いられる配線ルールに沿った配線間隔及び配線幅で、絶縁材料を図15Aに示す如き櫛形に形成させたものである。一方、ゲートパターン部GPは、リード線L1が接続されている電流計接続パッド部P1と、リード線L2が接続されている電流計接続パッド部P2とを夫々絶縁材料で囲んで形成させたものである。
【0060】
又、図16に示すように、ゲート酸化膜23上に形成されているゲート電極101は、ゲート部GCPと、このゲート部GCPとは電気的に接続されているアンテナ部ATPとからなる。ゲート部GCPは、上記ゲートパターン部GPと同一の大きさを有し、上記電流計接続パッド部P1に対応した部分には貫通孔が設けられている。アンテナ部ATPは、上記アンテナパターン部APと同一の大きさ及び縦横比を有する長方形の形状を有する。
【0061】
又、電流計接続パッド部P1では、レジスト250の上面から、このレジスト250、金属配線用電極膜203、絶縁膜102、ゲート電極101及びゲート酸化膜23を貫通してシリコンチップ基板21の表面にまで到る第1のコンタクトホールが形成されている。この第1のコンタクトホール内において、絶縁膜102、ゲート電極101及びゲート酸化膜23を貫通する区間内には、図15Cに示すように、導電性のタングステンプラグWPが形成されており、レジスト250及び金属配線用電極膜203を貫通する区間内にはモールド樹脂MJが充填されている。この際、電流計接続パッド部P1では、タングステンプラグWPの下端部にシリコンチップ基板21の表面が当接されている。このタングステンプラグWPの上端部にはリード線L1が接続されており、このリード線L1がモールド樹脂MJに固着された状態で外部に導出されている。すなわち、電流計接続パッド部P1では、導電性のタングステンプラグWPを介してシリコンチップ基板21と電気的に接続されているリード線L1が、評価用チップ12の上面側から外部に導出されているのである。
【0062】
一方、電流計接続パッド部P2では、絶縁膜102の上面からゲート電極101の表面にまで到る第2のコンタクトホールが形成されており、この第2のコンタクトホール内に、図15Cに示す如くタングステンプラグWPが形成されている。この際、タングステンプラグWPの上端部は金属配線用電極膜203に当接されており、その下端部はゲート電極101の表面に当接されている。又、電流計接続パッド部P2では、レジスト250だけを貫通する第3のコンタクトホールが形成されており、その第3のコンタクトホール内において、図15Cに示す如くモールド樹脂MJに固着された状態でリード線L2が金属配線用電極膜203の表面に接続されている。すなわち、電流計接続パッド部P2では、タングステンプラグWPを介してゲート電極101及び金属配線用電極膜203各々と電気的に接続されているリード線L2が、評価用チップ12の上面側から外部に導出されているのである。
【0063】
以下に、図15A〜図15Cに示す如き構造を有する評価用チップ12の製造方法について説明する。
【0064】
先ず、製造の第1段階では、図17Aに示すように、シリコンチップ基板21上にフィールド酸化膜22を形成し、引き続き、このフィールド酸化膜22上にゲート酸化膜23を形成する。尚、シリコンチップ基板21の表面において、後述するが如きゲート部GCPに対応した領域は、図17A及び図17Cに示す如く隆起した形状になっており、その上部の面が直接、ゲート酸化膜23に接している。更に、リソグラフィ技術によるパターニング及びエッチング処理により、ゲート酸化膜23の表面上に、図16に示す如きゲート部GCPと、アンテナ部ATPとからなるゲート電極101を形成する。ゲート電極101において、上記した電流計接続パッド部P1に対応した部分には貫通孔としてのコンタクトホールが形成されている。ここで、ゲート酸化膜23及びゲート電極101を覆うように絶縁膜102を堆積させ、引き続きこの絶縁膜102に対して、コンタクトホールのパターニングを行ってコンタクトホールのエッチングを行う。これにより、図17Cに示すように、電流計接続パッド部P1では、絶縁膜102の表面から、この絶縁膜102、ゲート電極101及びゲート酸化膜23を貫通してシリコンチップ基板21の表面にまで到るコンタクトホールを形成する。又、電流計接続パッド部P2では、絶縁膜102の表面から、この絶縁膜102を貫通してゲート電極101の表面にまで到るコンタクトホールを形成する。尚、図17Aは評価用チップ12の製造途中での構造を示す上面図であり、図17Bは図17Aに示されるY1−Y1線での断面を示す図であり、図17Cは図17Aに示されるY2−Y2線での断面を示す図である。
【0065】
次に、製造の第2段階では、図18A〜図18Cに示すように、電流計接続パッド部P1及びP2各々のコンタクトホール内において、窒化チタン及びタングステンをスパッタリングすることにより導電性の密着層となるタングステンプラグWPを形成する。尚、図18Aは評価用チップ12の製造途中での構造を示す上面図であり、図18Bは図18Aに示されるY1−Y1線での断面を示す図であり、図18Cは図18Aに示されるY2−Y2線での断面を示す図である。
【0066】
次に、製造の第3段階では、図19A〜図19Cに示すように、メタルスパッタリングにより絶縁膜102の上面に金属配線用電極膜203を形成する。更に、かかる金属配線用電極膜203の上面に絶縁膜を堆積させ、リソグラフィ技術によるパターニング及びエッチング処理により、図15Aに示す如きアンテナパターン部AP及びゲートパターン部GPからなるレジスト250を形成する。尚、図19Aは評価用チップ12の製造途中での構造を示す上面図であり、図19Bは図19Aに示されるY1−Y1線での断面を示す図であり、図19Cは図19Aに示されるY2−Y2線での断面を示す図である。
【0067】
次に、製造の第4段階では、金属配線用電極膜203に対して、電流計接続パッド部P1に対応した部分にのみメタルエッチング処理を施すことにより、図20A〜図20Cに示す如く、電流計接続パッド部P1において、金属配線用電極膜203の上面からタングステンプラグWPの上端部にまで到るコンタクトホールを形成する。尚、図20Aは評価用チップ12の製造途中での構造を示す上面図であり、図20Bは図20Aに示されるY1−Y1線での断面を示す図であり、図20Cは図20Aに示されるY2−Y2線での断面を示す図である。
【0068】
次に、製造の第5段階では、電流計接続パッド部P1のコンタクトホールを介してリード線L1をタングステンプラグWPの上端部に接続すると共に、電流計接続パッド部P2の電極コンタクトホールCHを介してリード線L2を金属配線用電極膜203の表面に接続する。そして、電流計接続パッド部P1及びP2各々のコンタクトホールにモールド樹脂を充填させることにより、図15A〜図15Cに示す如き構造を有する評価用チップ12を完成させる。
【0069】
以上の如く製造された評価用チップ12は、図1に示す如きプラズマチャンバ1内に設けられているステージ11上に設置される。更に、評価用チップ12のリード線L1及びL2が、プラズマチャンバ1の外部に設けられている電流計3に接続される。
【0070】
制御部2は、図8に示すチャージアップ測定制御フローに従って、評価用チップ12に対して、金属電極エッチング処理時に生じるチャージアップの度合いを測定する。
【0071】
図8において、制御部2は、先ず、ステージ11上の評価用チップ12のゲート電極膜24に対してプラズマエッチング処理を開始させるべき指令をプラズマチャンバ1に供給する(ステップS1)。かかるステップS1の実行により、プラズマチャンバ1は、その内部に充填されている原料ガスに高周波バイアスを印加する。これにより、プラズマチャンバ1内に原料ガスに基づくプラズマが発生し、金属配線用電極膜203に対するプラズマエッチング処理が為される。かかるプラズマエッチングにより、金属配線用電極膜203の表面上においてレジスト250で覆われていない部分が除去される。
【0072】
ここで、微細パターンとなるレジスト250のアンテナパターン部APでは、プラズマ発生に伴う電子及びイオン各々の空間的な運動量の違いにより、チャージアップが生じる。すなわち、レジスト250のアンテナパターン部APの上面には電子が付着し電子電流が遮蔽される。一方、レジスト250で覆われていない部分には、イオンが付着しイオン電流が流れる。よって、電子電流とイオン電流の平衡状態が崩れてチャージアップが生じる。この際、アンテナパターン部APで発生したイオン電流が、タングステンプラグWP、ゲート電極101、ゲート酸化膜23、シリコンチップ基板21及びタングステンプラグWPを介してリード線L2及びL1間に流れる。かかるチャージアップに伴って発生したイオン電流は、リード線L2及びL1を介して外部に導出され、これが電流計3に供給される。すなわち、金属配線エッチング処理時に生じたチャージアップに伴って評価用チップ12のゲート電極24及びシリコンチップ基板21間に流れる電流が電流計3によって計測されるのである。この際、電流計3は、リード線L2及びL1間に流れる電流値を表す電流値データIDを制御部2に供給する。
【0073】
ステップS1の実行後、制御部2は、電流計3から供給された電流値データIDに示される電流値が「0」より大であるか否かの判定を、「0」よりも大であると判定されるまで、すなわち、評価用チップ12にチャージアップが発生してリード線L1及びL2間に電流が流れ始めたと判定されるまで実行する(ステップS2)。ステップS2において、電流値データIDに示される電流値が「0」より大であると判定された場合、制御部2は、この電流値データIDに示される電流値を取り込んで内蔵メモリ(図示せぬ)に記憶させ(ステップS3)、引き続きその電流値を表す画像を表示装置4に表示させる(ステップS4)。次に、制御部2は、ユーザ側から、このチャージアップ測定を終了させるべき終了指令が発令されたか否かの判定を行う(ステップS5)。かかるステップS5において、終了指令が発令されていないと判定された場合、制御部2は、上記ステップS3に戻って前述した如き動作を繰り返し実行する。一方、ステップS5において終了指令が発令されたと判定された場合、制御部2は、プラズマエッチング処理を終了させるべき指令をプラズマチャンバ1に供給する(ステップS6)。これにより、プラズマチャンバ1は、原料ガスに対する高周波バイアスの印加を停止する。
【0074】
このように、図1に示す評価システムでは、金属配線のエッチング処理に伴って生じるチャージアップダメージを評価する為に、図15A〜図15Cに示す構造を有する評価用チップ12を採用している。
【0075】
かかる評価用チップ12においては、シリコンチップ基板21、フィールド酸化膜22、ゲート酸化膜23、ゲート電極101、絶縁膜102及び金属配線用電極膜203が積層されてなる半導体チップの表面、つまり金属配線用電極膜203上に、金属配線をエッチングする為のレジストとして、図15Aに示す如きアンテナパターン部AP及びゲートパターン部GPからなるレジスト250が形成されてなるものである。この際、レジスト250のアンテナパターン部APでは、微細パターンを採用して、プラズマによる電子電流の流入を部分的に遮断することにより、金属配線用電極膜203に対するエッチング処理中に、このアンテナパターン部APの領域中でチャージアップを生じさせる。そして、このチャージアップに伴って流れる電流をリード線L1及びL2を介して評価用チップ12から導出し、これをプラズマチャンバ1の外部に設けられている電流計3で計測することによりチャージアップダメージの度合いを表す値を得るようにしている。
【0076】
上記した如き評価システムによれば、プラズマプロセスによる金属配線エッチング処理時に生じるチャージアップダメージの度合いを、この金属配線のエッチング処理中においてリアルタイムで測定することが可能となる。
【符号の説明】
【0077】
1 プラズマチャンバ
2 制御部
3 電流計
12 評価用チップ
【特許請求の範囲】
【請求項1】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する評価システムであって、
評価用半導体チップと、前記評価用半導体チップに対してプラズマエッチング処理を施すプラズマチャンバと、前記評価用半導体チップから外部に導出された第1リード線及び第2リード線を介して前記プラズマエッチング処理中に前記評価用半導体チップ内に流れる電流を計る電流計と、を備え、
前記評価用半導体チップは、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極の上方に形成されており前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記シリコン基板の表面までを貫通する第1のコンタクトホールと、前記レジストを貫通する第2のコンタクトホールと、を有し、
前記第1リード線が前記第1のコンタクトホールを介して前記シリコン基板の表面と電気的に接続されていると共に、前記第2リード線が前記第2のコンタクトホールを介して前記ゲート電極の表面と電気的に接続されていることを特徴とする半導体集積装置の評価システム。
【請求項2】
前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項1記載の半導体集積装置の評価システム。
【請求項3】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、
前記レジストの上面側から前記レジスト、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、
前記レジストの上面側から前記レジストを貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。
【請求項4】
前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項3記載の評価用半導体チップ。
【請求項5】
前記評価用半導体チップは、前記ゲート電極を形成する為のゲートエッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板に流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項3又は4記載の評価用半導体チップ。
【請求項6】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、
前記レジストの上面側から前記レジスト、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、
前記レジストの上面側から前記レジスト及び前記絶縁層を夫々貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。
【請求項7】
前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項6記載の評価用半導体チップ。
【請求項8】
前記評価用半導体チップは、前記レジストに形成されている前記貫通孔を介して前記絶縁層にコンタクトホールを形成する為のコンタクトホールエッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板に流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項6又は7記載の評価用半導体チップ。
【請求項9】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層上に形成されている金属配線用電極膜と、
前記金属配線用電極膜上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、
前記レジストの上面側から前記レジスト、前記金属配線用電極膜、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通して前記シリコン基板の表面に到る第1のコンタクトホールと、
前記絶縁層の上面側から前記絶縁層を貫通して前記ゲート電極の表面に到る第2のコンタクトホールと、
前記レジストの上面側から前記レジストを貫通して前記金属配線用電極膜の表面に到る第3のコンタクトホールと、
前記第1のコンタクトホール内における前記絶縁層、前記ゲート電極及び前記ゲート酸化膜を夫々貫通する区間においてその下端部が前記シリコン基板の表面に当接して形成されている第1のタングステンプラグと、
前記第2のコンタクトホール内においてその上端部が前記金属配線用電極膜の表面に当接しており且つその下端部が前記ゲート電極の表面に当接して形成されている第2のタングステンプラグと、
前記第1のコンタクトホールを介して前記第1のタングステンプラグの上端部に接続されている第1リード線と、
前記第3のコンタクトホールを介して前記金属配線用電極膜の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。
【請求項10】
前記第1のコンタクトホール内において前記レジスト及び前記金属配線用電極膜を夫々貫通する区間、及び前記第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項9記載の評価用半導体チップ。
【請求項11】
前記評価用半導体チップは、前記金属配線用電極膜に対する金属配線エッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板に流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項9又は10記載の評価用半導体チップ。
【請求項1】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する評価システムであって、
評価用半導体チップと、前記評価用半導体チップに対してプラズマエッチング処理を施すプラズマチャンバと、前記評価用半導体チップから外部に導出された第1リード線及び第2リード線を介して前記プラズマエッチング処理中に前記評価用半導体チップ内に流れる電流を計る電流計と、を備え、
前記評価用半導体チップは、シリコン基板と、前記シリコン基板上に形成されているゲート酸化膜と、前記ゲート酸化膜上に形成されているゲート電極と、前記ゲート電極の上方に形成されており前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、前記レジストの上面側から前記シリコン基板の表面までを貫通する第1のコンタクトホールと、前記レジストを貫通する第2のコンタクトホールと、を有し、
前記第1リード線が前記第1のコンタクトホールを介して前記シリコン基板の表面と電気的に接続されていると共に、前記第2リード線が前記第2のコンタクトホールを介して前記ゲート電極の表面と電気的に接続されていることを特徴とする半導体集積装置の評価システム。
【請求項2】
前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項1記載の半導体集積装置の評価システム。
【請求項3】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断するパターンを有するレジストと、
前記レジストの上面側から前記レジスト、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、
前記レジストの上面側から前記レジストを貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。
【請求項4】
前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項3記載の評価用半導体チップ。
【請求項5】
前記評価用半導体チップは、前記ゲート電極を形成する為のゲートエッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板に流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項3又は4記載の評価用半導体チップ。
【請求項6】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、
前記レジストの上面側から前記レジスト、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通する第1のコンタクトホールを介して前記シリコン基板の表面に接続されている第1リード線と、
前記レジストの上面側から前記レジスト及び前記絶縁層を夫々貫通する第2のコンタクトホールを介して前記ゲート電極の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。
【請求項7】
前記第1及び第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項6記載の評価用半導体チップ。
【請求項8】
前記評価用半導体チップは、前記レジストに形成されている前記貫通孔を介して前記絶縁層にコンタクトホールを形成する為のコンタクトホールエッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板に流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項6又は7記載の評価用半導体チップ。
【請求項9】
プラズマプロセスによる半導体集積装置の製造過程において生じるチャージアップダメージを評価する為の評価用半導体チップであって、
シリコン基板と、
前記シリコン基板上に形成されているゲート酸化膜と、
前記ゲート酸化膜上に形成されているゲート電極と、
前記ゲート電極上に形成されている絶縁層と、
前記絶縁層上に形成されている金属配線用電極膜と、
前記金属配線用電極膜上に形成されており、前記プラズマによる電子電流の流入を部分的に遮断すると共にイオン電流を部分的に流入させる複数の貫通孔を備えたレジストと、
前記レジストの上面側から前記レジスト、前記金属配線用電極膜、前記絶縁層、前記ゲート電極及びゲート酸化膜を夫々貫通して前記シリコン基板の表面に到る第1のコンタクトホールと、
前記絶縁層の上面側から前記絶縁層を貫通して前記ゲート電極の表面に到る第2のコンタクトホールと、
前記レジストの上面側から前記レジストを貫通して前記金属配線用電極膜の表面に到る第3のコンタクトホールと、
前記第1のコンタクトホール内における前記絶縁層、前記ゲート電極及び前記ゲート酸化膜を夫々貫通する区間においてその下端部が前記シリコン基板の表面に当接して形成されている第1のタングステンプラグと、
前記第2のコンタクトホール内においてその上端部が前記金属配線用電極膜の表面に当接しており且つその下端部が前記ゲート電極の表面に当接して形成されている第2のタングステンプラグと、
前記第1のコンタクトホールを介して前記第1のタングステンプラグの上端部に接続されている第1リード線と、
前記第3のコンタクトホールを介して前記金属配線用電極膜の表面に接続されている第2リード線と、を有することを特徴とする評価用半導体チップ。
【請求項10】
前記第1のコンタクトホール内において前記レジスト及び前記金属配線用電極膜を夫々貫通する区間、及び前記第2のコンタクトホールにはモールド樹脂が充填されていることを特徴とする請求項9記載の評価用半導体チップ。
【請求項11】
前記評価用半導体チップは、前記金属配線用電極膜に対する金属配線エッチング処理時に前記ゲート電極、前記ゲート酸化膜及び前記シリコン基板に流れる電流を前記第1リード線及び前記第2リード線を介して外部に導出することを特徴とする請求項9又は10記載の評価用半導体チップ。
【図1】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16】
【図17A】
【図17B】
【図17C】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図5C】
【図6A】
【図6B】
【図6C】
【図7A】
【図7B】
【図7C】
【図8】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図10C】
【図11A】
【図11B】
【図11C】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15A】
【図15B】
【図15C】
【図16】
【図17A】
【図17B】
【図17C】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図19C】
【図20A】
【図20B】
【図20C】
【公開番号】特開2011−171506(P2011−171506A)
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願番号】特願2010−33774(P2010−33774)
【出願日】平成22年2月18日(2010.2.18)
【出願人】(308033711)OKIセミコンダクタ株式会社 (898)
【Fターム(参考)】
【公開日】平成23年9月1日(2011.9.1)
【国際特許分類】
【出願日】平成22年2月18日(2010.2.18)
【出願人】(308033711)OKIセミコンダクタ株式会社 (898)
【Fターム(参考)】
[ Back to top ]