半導体装置
【課題】プローブ痕上にレジスト膜及び表面保護膜が形成されないなどの不具合が生じるのを抑えることが可能な半導体装置を提供する。
【解決手段】本発明の半導体チップは、半導体集積回路と、半導体集積回路と電気的に接続され、表面に突起部１２を有する検査用パッド２０１とが同一面上に設けられた半導体基板を備え、半導体集積回路の検査時に、プローブが検査用パッド２０１と接触した状態で検査用パッド２０１の表面を押し出し、検査用パッド２０１の表面には、検査時にプローブにより押し出された検査用パッド２０１の一部が突起部１２と接するようにプローブ痕６１として形成され、突起部１２の幅は、プローブ痕６１の幅よりも狭い。
【解決手段】本発明の半導体チップは、半導体集積回路と、半導体集積回路と電気的に接続され、表面に突起部１２を有する検査用パッド２０１とが同一面上に設けられた半導体基板を備え、半導体集積回路の検査時に、プローブが検査用パッド２０１と接触した状態で検査用パッド２０１の表面を押し出し、検査用パッド２０１の表面には、検査時にプローブにより押し出された検査用パッド２０１の一部が突起部１２と接するようにプローブ痕６１として形成され、突起部１２の幅は、プローブ痕６１の幅よりも狭い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、検査用パッドを有する半導体チップに関し、特に表面にプローブ痕が形成された検査用パッドを有する半導体チップに関するものである。
【背景技術】
【０００２】
半導体集積回路が設けられた半導体チップには、半導体集積回路と電気的に接続された検査用の電極パッド（検査用パッド）が設けられている。そして、半導体チップの動作検査を行う際には、先端が鋭利なプローブ針を検査用パッドに接触させて電気的測定を行う技術が主流である。
【０００３】
検査用パッドが設けられた半導体チップに関する技術としては、例えば特許文献１に記載のものがある。この特許文献１には、表面に保護膜が設けられた検査用パッドにおいて、検査用パッド表面に凹凸を形成することでプローブ針が保護膜を突き破り検査用パッドと導通することを容易とする技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−１９８３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、図１０に示されるように、検査用パッド（プローブ検査用パッド）１０１上にはパッド保護窒化膜１０２がパッド周辺に被って設けられ、検査用パッド１０１は一般にアルミニウムで構成されていることが多い。アルミニウムは常温下で酸化膜を形成するため、半導体チップの動作検査では、図１１に示されるように、プローブ針１４１を一定量滑らすことで、アルミニウム酸化膜を破壊してプローブ針１４１を真性アルミニウムと接触させ、検査用パッド１０１とプローブ針１４１との電気的な導通が得られるようにされる。
【０００６】
一般的に、半導体チップの動作検査において、単純に上下方向にプローブ針１４１を動作させるカンチレバー式で、かつ左右方向にプローブ針１４１が滑るプローブカードが用いられる。この場合、数百ピンレベルを１セットでプローブ針１４１を滑らすため、プローブカードにとりつけられたプローブ針１４１のばらつきを考慮すると、数十μｍ程度の長さを滑らせた際にプローブ針１４１が酸化膜を削り出して（押し出して）形成されるプローブ幅（へこみ部の幅）は十〜二十μｍ程度となる。このようなへこみ部（凹部）９２は、図１２に示されるような形で検査用パッド１０１表面に形成され、検査用パッド１０１表面の削り出された（押し出された）アルミニウムはプローブ終端（プローブ針１４１を滑らせた方向の終端）領域付近にプローブ痕としての凸部９３を形成する。
【０００７】
また、半導体チップ８１の構成として、例えば図１３に示されるものが考えられる。つまり、半導体基板８０と、半導体基板８０中心付近にエリアパッドとしてランダムに配置された組立用内部パッド８３と、半導体基板８０外周付近に形成された、組立用内部パッド８３と同電位の検査用パッド１０１と、組立用内部パッド８３と検査用パッド１０１とを電気的に接続する同電位結線８４とを有する構成が考えられる。
【０００８】
一般的に、半導体基板８０中心付近に配置される組立用内部パッド８３にはパッケージ組立のためにはんだバンプ等が形成される。このようなはんだバンプは、図１４に示されるような電解めっき法にて構成されることが多い。この場合、電気スパッタで形成される電気シード層１１２、及びレジスト膜１１１が組立用内部パッド８３表面に形成される（図１４（ａ））。そして、組立用内部パッド８３の表面保護膜がはんだバンプ１３１の形成される領域でのみ開口され、それ以外の領域では表面保護膜は一様に形成されたままとされる。また、組立用内部パッド８３表面のレジスト膜１１１が除去された部分にはんだメッキ１２１が形成される（図１４（ｂ））。そして、レジスト膜１１１及び電気シード層１１２の一部が除去された後、熱リフローが行われて球状のはんだバンプ１３１が形成される（図１４（ｃ））。
【０００９】
ここで、半導体チップ８１の組立工程にて、組立用内部パッド８３にのみはんだバンプ１３１を形成するために、検査のみに使用される検査用パッド１０１上にはレジスト膜が形成される。しかしながら、従来の半導体チップ８１の動作検査においては、図１２で示したような検査用パッド１０１上のプローブ痕が検査用パッド１０１の厚さ（図１０のパッド高さ１７２）以上の盛り上がり量で形成されることが多い。従って、このプローブ痕の急峻な盛り上がりなどにより、図１５に示されるように、プローブ痕上にはレジスト膜が正常に形成されず、レジスト膜未充填部１５１等が発生する。このようなレジスト膜未充填部１５１が発生すると、はんだバンプを電解めっきで形成する場合、図１６に示されるようにレジスト膜未充填部１５１にはんだメッキ１６１が形成されてしまう。その結果、図１７に示されるように、検査用パッド１０１上にも球状のはんだバンプ１７１が形成されるという不具合が発生する。同様に、ポリイミドなどの表面保護膜（チップ表面保護膜）を検査用パッド１０１上に形成する際も、プローブ痕上にポリイミド膜の未充填箇所が発生し、プローブ痕上で保護膜の機能を失うなどの不具合が発生する。
【００１０】
そこで、本発明は、かかる問題点に鑑み、プローブ痕上にレジスト膜及び表面保護膜が形成されないなどの不具合が生じるのを抑えることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体装置は、半導体集積回路と、前記半導体集積回路と電気的に接続され、表面に凸状のパターンを有する検査用パッドとが同一面上に設けられた半導体基板を備え、前記半導体集積回路の検査時に、プローブが前記検査用パッドと接触した状態で前記検査用パッドの表面を押し出し、前記検査用パッドの表面には、前記検査時にプローブにより押し出された前記検査用パッドの一部が前記パターンと接するようにプローブ痕として形成され、前記パターンの幅は、前記プローブ痕の幅よりも狭いことを特徴とする。
【００１２】
これにより、プローブ痕が検査用パッド表面で広がって形成されプローブ痕の盛り上がりが低減されるので、プローブ痕の急峻な盛り上がりなどによりプローブ痕上にレジスト膜及び表面保護膜などが正常に形成されないなどの不具合が抑えられる。その結果、半導体チップの組立工程においてプローブ痕上つまり検査用パッド上に意図しない物が形成される、又は意図する物が形成されない不具合を抑えることができ、製造の歩留りを向上させることが可能となる。
【００１３】
ここで、前記パターンの電位は、前記検査用パッドと同電位又は不定であってもよい。
【００１４】
また、前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面に湾曲形状又は先鋭形状を有してもよい。
【００１５】
また、前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面で前記プローブ痕と接していてもよい。
【００１６】
また、前記パターンは、窒化膜又は樹脂材から構成されていてもよい。
【００１７】
また、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部と前記パターンとは、前記プローブを押し出す向きに順次並んで設けられてもよい。
【００１８】
これにより、プローブ痕の盛り上がりがさらに低減されるので、プローブ痕上にレジスト膜が正常に形成されないなどの不具合が高確率で抑えられる。
【発明の効果】
【００１９】
以上のように、表面にプローブ痕が形成された検査用パッドを有する半導体装置において、プローブ痕の高さを制御し、プローブ痕の盛り上がりを低減、もしくは一定量に制御することができる。従って、検査用パッドと組立用内部パッドとを別々に設けるチップレイアウトにおいて、組立用内部パッドのバンプ形成時のレジスト膜形成性、及びチップ表面保護膜形成性を良好にすることができる。その結果、エリアパッド等の半導体チップ構成に大いに利用される可能性がある。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る半導体チップの構成を示す平面図である。
【図２】同実施の形態に係る半導体チップの半導体集積回路の動作検査が行われる様子を示す断面図である。
【図３】同実施の形態に係る検査用パッドの構成を示す平面図である。
【図４】同実施の形態に係る検査用パッドの構成を示す断面図である。
【図５】同実施の形態に係る検査用パッドの別の構成を示す平面図である。
【図６】同実施の形態に係る検査用パッドの別の構成を示す平面図である。
【図７】同実施の形態に係る検査用パッドの別の構成を示す断面図である。
【図８】同実施の形態に係る検査用パッドの具体的な構成を示す平面図である。
【図９】同実施の形態に係る検査用パッドの別の構成を示す断面図である。
【図１０】従来の検査用パッド及びパッド保護窒化膜の断面図である。
【図１１】従来の半導体チップの半導体集積回路の動作検査が行われる様子を示す断面図である。
【図１２】検査用パッド表面に形成されたプローブ痕を示す図である。
【図１３】従来の半導体チップの構成を示す上面図である。
【図１４】従来のはんだバンプの形成工程を示す断面図である。
【図１５】従来の検査用パッド上のレジスト膜形成状態を示す断面図である。
【図１６】従来の検査用パッド上のレジスト膜未充填部へのはんだメッキ形成を示す断面図である。
【図１７】従来の検査用パッド上のレジスト膜未充填部へのはんだバンプ形成を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態における半導体装置の一例としての半導体チップについて、図１〜図９を用いて説明する。
【００２２】
図１は、本実施の形態に係る半導体チップの構成を示す平面図（上面図）である。
【００２３】
この半導体チップ２８１は、組立用内部パッド２８３と、組立用内部パッド２８３と電気的に接続された半導体集積回路（図外）と、半導体集積回路と電気的に接続された、組立用内部パッド２８３と同電位の検査用パッド２０１と、組立用内部パッド２８３と検査用パッド２０１とを電気的に接続する同電位結線２８４とが同一面上（上面上）に設けられた半導体基板２８０を備える。
【００２４】
図２は、上記構造を有する半導体チップの半導体集積回路の動作検査が行われる様子を示す断面図である。
【００２５】
半導体チップ２８１では、半導体集積回路の検査時に、プローブ針２４１が検査用パッド２０１と接触した状態で検査用パッド２０１の表面の酸化膜を押し出し（削り出すように移動し）、プローブ針２４１と検査用パッド２０１とが導通するようにされる。その結果、検査用パッド２０１の表面には、検査時にプローブ針２４１により押し出された（プローブ針２４１の移動により削り出された）検査用パッド２０１の一部がプローブ痕として形成される。
【００２６】
図３は本実施の形態に係る検査用パッド２０１の構成を示す平面図である。図４は検査用パッド２０１の構成を示す断面図である。
【００２７】
検査用パッド２０１は、アルミニウム等から構成される平面形状のパッドである。検査用パッド２０１の周辺部の上には、パッド保護窒化膜２０２が設けられている。
【００２８】
検査用パッド２０１の表面には、凸状のパターンつまり突起部１２がプローブ痕と接するように形成されている。この突起部１２の幅は、プローブ痕の幅よりも狭い。突起部１２は、半導体チップ２８１形成の際に使用されるチップ表面保護膜としての窒化膜、並びにポリイミド及びＰＢＯなどの樹脂材などで構成される。突起部１２は、検査用パッド２０１の上面から上方に向かって高く突き出した突起状の検査用パッド２０１の部分である。突起部１２は、半導体集積回路の検査時のプローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部側の側面に湾曲形状（曲率形状）を有するように形成され、検査用パッド２０１を上方からみたときの突起部１２の形状は円形である。突起部１２の電位は、検査用パッド２０１と同電位又は不定とされる。プローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部と突起部１２とは、プローブ針２４１が押し出す向き（移動する向き）に順次並んで設けられる。突起部１２は、検査用パッド２０１の端部（半導体集積回路の検査時におけるプローブ針の移動方向の端部）１３付近に、検査用パッド２０１の上面におけるプローブ針の移動方向（進入方向）と垂直な方向に並んで複数個設けられる。
【００２９】
なお、突起部１２は、図５の平面図に示されるように、プローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部側の側面に先鋭形状（鋭角形状）を有するように形成され、検査用パッド２０１を上方からみたときの形状が三角形であってもよい。この場合、突起部１２は、検査用パッド２０１の表面に形成される凹部側の多角形（三角形）の頂点とプローブ痕とが隣接するように設けられる。そして、突起部１２は、検査用パッド２０１の上面におけるプローブ針の移動方向と垂直な方向に並んで複数個設けられる。
【００３０】
また、検査用パッド２０１の上面には、図６の平面図及び図７の断面図に示されるように、突起部１２を覆う形で突起部１２の上方に制御膜（保護膜）３１が設けられてもよい。この場合、制御膜３１は、半導体チップ２８１表面の保護膜として使用されるポリイミド及びＰＢＯなどの樹脂材で構成され、プローブ痕の盛り上がりを制御する。そして、制御膜３１の表面は、検査用パッド２０１上でなく半導体チップ２８１上の他の部分上にも設けられた保護膜の表面と連続した面を形成する。また、突起部１２の高さは、検査用パッド２０１周辺部の上のパッド保護窒化膜２０２の高さ（厚さ）と同一とされる。さらに、突起部１２は、半導体チップ２８１表面の保護膜を形成する際に、突起部１２形成を考慮してパターニングされたマスクパターンを用いて、同時に形成するという製造方法で形成される。
【００３１】
このとき、図７に示されるように、突起部１２と制御膜３１にて上下左右が閉じられた空間２１０が形成される。複数の突起部１２に対して上方の制御膜３１は連続した面で構成されており、更に半導体チップ２８１表面の保護膜とも連続して構成されており、製造としても１つの工程で複数の突起部１２上の制御膜３１及び半導体チップ２８１表面の保護膜が同時に形成される。
【００３２】
図８は検査用パッド２０１表面のプローブ痕形状を示す平面図である。
【００３３】
図８に示されるように、検査用パッド２０１表面のプローブ痕６１は、突起部１２における、プローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部６３側の側面と接する。凹部６３の形成で検査用パッド２０１表面のアルミニウムが押し出されることによりプローブ痕６１の盛り上がりが形成される。半導体集積回路の検査はカンチレバー式のプローブを用いて行われることが多く、その場合、凹部６３は一定方向へ進入方向６４に沿って線状に形成される。突起部１２は凹部６３における進入方向６４の終端領域付近に形成されるため、プローブ痕６１は突起部１２と接触するように形成される。このとき、突起部１２の側面は鋭角形状又は曲率形状をもっているため、プローブ痕６１は検査用パッド２０１上で上方へ盛り上がるよりも、むしろ、突起部１２を起点にして左右水平方向へ広がるように形成される。その結果、プローブ痕６１の盛り上がりの高さが突起部１２の高さ以下に抑えられる。また凹部６３の幅（進入方向６４と垂直な方向における凹部６３の幅）６５は突起部１２の幅よりも大きいため、プローブ痕６１が進入方向６４に対して左右方向に分散する効果が大きい。
【００３４】
ここで、図６及び図７で示したように突起部１２の上方に制御膜３１が設けられる場合、図９の断面図に示されるように、突起部１２と制御膜３１とにより形成された空間２１０にプローブ痕６１が形成される。プローブ痕６１の盛り上がりは強制的に制御膜３１の高さ以下で固定される。この場合、制御膜３１がポリイミド等の樹脂系膜材であれば、制御膜３１形成工程以降のバンプ形成時のレジスト膜密着度向上等も期待できる。
【００３５】
以上のように本実施の形態の半導体チップ２８１によれば、検査用パッド２０１表面にプローブ痕６１と接する突起部１２が設けられ、突起部１２の幅はプローブ痕６１の幅よりも狭い。従って、プローブ痕６１が検査用パッド２０１表面で広がって形成されてプローブ痕６１の盛り上がりが低減されるので、プローブ痕６１の急峻な盛り上がりなどにより、プローブ痕６１上にレジスト膜及び表面保護膜が正常に形成されないなどの不具合が抑えられる。その結果、半導体チップの組立工程においてプローブ痕６１上つまり検査用パッド２０１上に意図しない物が形成される、又は意図する物が形成されない不具合を抑えることができ、製造の歩留りを向上させることが可能となる。
【００３６】
以上、本発明の半導体装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【００３７】
例えば、上記実施の形態において、突起部１２は検査用パッド２０１表面に垂直な方向に先細りとなる先鋭形状を有していてもよい。これにより、プローブ痕６１がさらに突起部１２を起点にして左右水平方向に広がるようにすることができる。
【産業上の利用可能性】
【００３８】
本発明は、半導体装置に有用であり、特に検査用パッドを有する半導体チップに有用である。
【符号の説明】
【００３９】
１２ 突起部
１３ 端部
３１ 制御膜
６１ プローブ痕
６３ 凹部
６４ 進入方向（プローブ痕すべり方向）
６５ 幅
８０、２８０ 半導体基板
８１、２８１ 半導体チップ
８３、２８３ 組立用内部パッド
８４、２８４ 同電位結線
９２ へこみ部
９３ 凸部
１０１、２０１ 検査用パッド
１０２、２０２ パッド保護窒化膜
１１１ レジスト膜
１１２ 電気シード層
１２１、１６１ はんだメッキ
１３１、１７１ はんだバンプ
１４１、２４１ プローブ針
１５１ レジスト膜未充填部
１７２ パッド高さ
２１０ 空間
【技術分野】
【０００１】
本発明は、検査用パッドを有する半導体チップに関し、特に表面にプローブ痕が形成された検査用パッドを有する半導体チップに関するものである。
【背景技術】
【０００２】
半導体集積回路が設けられた半導体チップには、半導体集積回路と電気的に接続された検査用の電極パッド（検査用パッド）が設けられている。そして、半導体チップの動作検査を行う際には、先端が鋭利なプローブ針を検査用パッドに接触させて電気的測定を行う技術が主流である。
【０００３】
検査用パッドが設けられた半導体チップに関する技術としては、例えば特許文献１に記載のものがある。この特許文献１には、表面に保護膜が設けられた検査用パッドにおいて、検査用パッド表面に凹凸を形成することでプローブ針が保護膜を突き破り検査用パッドと導通することを容易とする技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６３−１９８３４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、図１０に示されるように、検査用パッド（プローブ検査用パッド）１０１上にはパッド保護窒化膜１０２がパッド周辺に被って設けられ、検査用パッド１０１は一般にアルミニウムで構成されていることが多い。アルミニウムは常温下で酸化膜を形成するため、半導体チップの動作検査では、図１１に示されるように、プローブ針１４１を一定量滑らすことで、アルミニウム酸化膜を破壊してプローブ針１４１を真性アルミニウムと接触させ、検査用パッド１０１とプローブ針１４１との電気的な導通が得られるようにされる。
【０００６】
一般的に、半導体チップの動作検査において、単純に上下方向にプローブ針１４１を動作させるカンチレバー式で、かつ左右方向にプローブ針１４１が滑るプローブカードが用いられる。この場合、数百ピンレベルを１セットでプローブ針１４１を滑らすため、プローブカードにとりつけられたプローブ針１４１のばらつきを考慮すると、数十μｍ程度の長さを滑らせた際にプローブ針１４１が酸化膜を削り出して（押し出して）形成されるプローブ幅（へこみ部の幅）は十〜二十μｍ程度となる。このようなへこみ部（凹部）９２は、図１２に示されるような形で検査用パッド１０１表面に形成され、検査用パッド１０１表面の削り出された（押し出された）アルミニウムはプローブ終端（プローブ針１４１を滑らせた方向の終端）領域付近にプローブ痕としての凸部９３を形成する。
【０００７】
また、半導体チップ８１の構成として、例えば図１３に示されるものが考えられる。つまり、半導体基板８０と、半導体基板８０中心付近にエリアパッドとしてランダムに配置された組立用内部パッド８３と、半導体基板８０外周付近に形成された、組立用内部パッド８３と同電位の検査用パッド１０１と、組立用内部パッド８３と検査用パッド１０１とを電気的に接続する同電位結線８４とを有する構成が考えられる。
【０００８】
一般的に、半導体基板８０中心付近に配置される組立用内部パッド８３にはパッケージ組立のためにはんだバンプ等が形成される。このようなはんだバンプは、図１４に示されるような電解めっき法にて構成されることが多い。この場合、電気スパッタで形成される電気シード層１１２、及びレジスト膜１１１が組立用内部パッド８３表面に形成される（図１４（ａ））。そして、組立用内部パッド８３の表面保護膜がはんだバンプ１３１の形成される領域でのみ開口され、それ以外の領域では表面保護膜は一様に形成されたままとされる。また、組立用内部パッド８３表面のレジスト膜１１１が除去された部分にはんだメッキ１２１が形成される（図１４（ｂ））。そして、レジスト膜１１１及び電気シード層１１２の一部が除去された後、熱リフローが行われて球状のはんだバンプ１３１が形成される（図１４（ｃ））。
【０００９】
ここで、半導体チップ８１の組立工程にて、組立用内部パッド８３にのみはんだバンプ１３１を形成するために、検査のみに使用される検査用パッド１０１上にはレジスト膜が形成される。しかしながら、従来の半導体チップ８１の動作検査においては、図１２で示したような検査用パッド１０１上のプローブ痕が検査用パッド１０１の厚さ（図１０のパッド高さ１７２）以上の盛り上がり量で形成されることが多い。従って、このプローブ痕の急峻な盛り上がりなどにより、図１５に示されるように、プローブ痕上にはレジスト膜が正常に形成されず、レジスト膜未充填部１５１等が発生する。このようなレジスト膜未充填部１５１が発生すると、はんだバンプを電解めっきで形成する場合、図１６に示されるようにレジスト膜未充填部１５１にはんだメッキ１６１が形成されてしまう。その結果、図１７に示されるように、検査用パッド１０１上にも球状のはんだバンプ１７１が形成されるという不具合が発生する。同様に、ポリイミドなどの表面保護膜（チップ表面保護膜）を検査用パッド１０１上に形成する際も、プローブ痕上にポリイミド膜の未充填箇所が発生し、プローブ痕上で保護膜の機能を失うなどの不具合が発生する。
【００１０】
そこで、本発明は、かかる問題点に鑑み、プローブ痕上にレジスト膜及び表面保護膜が形成されないなどの不具合が生じるのを抑えることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の半導体装置は、半導体集積回路と、前記半導体集積回路と電気的に接続され、表面に凸状のパターンを有する検査用パッドとが同一面上に設けられた半導体基板を備え、前記半導体集積回路の検査時に、プローブが前記検査用パッドと接触した状態で前記検査用パッドの表面を押し出し、前記検査用パッドの表面には、前記検査時にプローブにより押し出された前記検査用パッドの一部が前記パターンと接するようにプローブ痕として形成され、前記パターンの幅は、前記プローブ痕の幅よりも狭いことを特徴とする。
【００１２】
これにより、プローブ痕が検査用パッド表面で広がって形成されプローブ痕の盛り上がりが低減されるので、プローブ痕の急峻な盛り上がりなどによりプローブ痕上にレジスト膜及び表面保護膜などが正常に形成されないなどの不具合が抑えられる。その結果、半導体チップの組立工程においてプローブ痕上つまり検査用パッド上に意図しない物が形成される、又は意図する物が形成されない不具合を抑えることができ、製造の歩留りを向上させることが可能となる。
【００１３】
ここで、前記パターンの電位は、前記検査用パッドと同電位又は不定であってもよい。
【００１４】
また、前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面に湾曲形状又は先鋭形状を有してもよい。
【００１５】
また、前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面で前記プローブ痕と接していてもよい。
【００１６】
また、前記パターンは、窒化膜又は樹脂材から構成されていてもよい。
【００１７】
また、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部と前記パターンとは、前記プローブを押し出す向きに順次並んで設けられてもよい。
【００１８】
これにより、プローブ痕の盛り上がりがさらに低減されるので、プローブ痕上にレジスト膜が正常に形成されないなどの不具合が高確率で抑えられる。
【発明の効果】
【００１９】
以上のように、表面にプローブ痕が形成された検査用パッドを有する半導体装置において、プローブ痕の高さを制御し、プローブ痕の盛り上がりを低減、もしくは一定量に制御することができる。従って、検査用パッドと組立用内部パッドとを別々に設けるチップレイアウトにおいて、組立用内部パッドのバンプ形成時のレジスト膜形成性、及びチップ表面保護膜形成性を良好にすることができる。その結果、エリアパッド等の半導体チップ構成に大いに利用される可能性がある。
【図面の簡単な説明】
【００２０】
【図１】本発明の実施の形態に係る半導体チップの構成を示す平面図である。
【図２】同実施の形態に係る半導体チップの半導体集積回路の動作検査が行われる様子を示す断面図である。
【図３】同実施の形態に係る検査用パッドの構成を示す平面図である。
【図４】同実施の形態に係る検査用パッドの構成を示す断面図である。
【図５】同実施の形態に係る検査用パッドの別の構成を示す平面図である。
【図６】同実施の形態に係る検査用パッドの別の構成を示す平面図である。
【図７】同実施の形態に係る検査用パッドの別の構成を示す断面図である。
【図８】同実施の形態に係る検査用パッドの具体的な構成を示す平面図である。
【図９】同実施の形態に係る検査用パッドの別の構成を示す断面図である。
【図１０】従来の検査用パッド及びパッド保護窒化膜の断面図である。
【図１１】従来の半導体チップの半導体集積回路の動作検査が行われる様子を示す断面図である。
【図１２】検査用パッド表面に形成されたプローブ痕を示す図である。
【図１３】従来の半導体チップの構成を示す上面図である。
【図１４】従来のはんだバンプの形成工程を示す断面図である。
【図１５】従来の検査用パッド上のレジスト膜形成状態を示す断面図である。
【図１６】従来の検査用パッド上のレジスト膜未充填部へのはんだメッキ形成を示す断面図である。
【図１７】従来の検査用パッド上のレジスト膜未充填部へのはんだバンプ形成を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、本発明の実施の形態における半導体装置の一例としての半導体チップについて、図１〜図９を用いて説明する。
【００２２】
図１は、本実施の形態に係る半導体チップの構成を示す平面図（上面図）である。
【００２３】
この半導体チップ２８１は、組立用内部パッド２８３と、組立用内部パッド２８３と電気的に接続された半導体集積回路（図外）と、半導体集積回路と電気的に接続された、組立用内部パッド２８３と同電位の検査用パッド２０１と、組立用内部パッド２８３と検査用パッド２０１とを電気的に接続する同電位結線２８４とが同一面上（上面上）に設けられた半導体基板２８０を備える。
【００２４】
図２は、上記構造を有する半導体チップの半導体集積回路の動作検査が行われる様子を示す断面図である。
【００２５】
半導体チップ２８１では、半導体集積回路の検査時に、プローブ針２４１が検査用パッド２０１と接触した状態で検査用パッド２０１の表面の酸化膜を押し出し（削り出すように移動し）、プローブ針２４１と検査用パッド２０１とが導通するようにされる。その結果、検査用パッド２０１の表面には、検査時にプローブ針２４１により押し出された（プローブ針２４１の移動により削り出された）検査用パッド２０１の一部がプローブ痕として形成される。
【００２６】
図３は本実施の形態に係る検査用パッド２０１の構成を示す平面図である。図４は検査用パッド２０１の構成を示す断面図である。
【００２７】
検査用パッド２０１は、アルミニウム等から構成される平面形状のパッドである。検査用パッド２０１の周辺部の上には、パッド保護窒化膜２０２が設けられている。
【００２８】
検査用パッド２０１の表面には、凸状のパターンつまり突起部１２がプローブ痕と接するように形成されている。この突起部１２の幅は、プローブ痕の幅よりも狭い。突起部１２は、半導体チップ２８１形成の際に使用されるチップ表面保護膜としての窒化膜、並びにポリイミド及びＰＢＯなどの樹脂材などで構成される。突起部１２は、検査用パッド２０１の上面から上方に向かって高く突き出した突起状の検査用パッド２０１の部分である。突起部１２は、半導体集積回路の検査時のプローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部側の側面に湾曲形状（曲率形状）を有するように形成され、検査用パッド２０１を上方からみたときの突起部１２の形状は円形である。突起部１２の電位は、検査用パッド２０１と同電位又は不定とされる。プローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部と突起部１２とは、プローブ針２４１が押し出す向き（移動する向き）に順次並んで設けられる。突起部１２は、検査用パッド２０１の端部（半導体集積回路の検査時におけるプローブ針の移動方向の端部）１３付近に、検査用パッド２０１の上面におけるプローブ針の移動方向（進入方向）と垂直な方向に並んで複数個設けられる。
【００２９】
なお、突起部１２は、図５の平面図に示されるように、プローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部側の側面に先鋭形状（鋭角形状）を有するように形成され、検査用パッド２０１を上方からみたときの形状が三角形であってもよい。この場合、突起部１２は、検査用パッド２０１の表面に形成される凹部側の多角形（三角形）の頂点とプローブ痕とが隣接するように設けられる。そして、突起部１２は、検査用パッド２０１の上面におけるプローブ針の移動方向と垂直な方向に並んで複数個設けられる。
【００３０】
また、検査用パッド２０１の上面には、図６の平面図及び図７の断面図に示されるように、突起部１２を覆う形で突起部１２の上方に制御膜（保護膜）３１が設けられてもよい。この場合、制御膜３１は、半導体チップ２８１表面の保護膜として使用されるポリイミド及びＰＢＯなどの樹脂材で構成され、プローブ痕の盛り上がりを制御する。そして、制御膜３１の表面は、検査用パッド２０１上でなく半導体チップ２８１上の他の部分上にも設けられた保護膜の表面と連続した面を形成する。また、突起部１２の高さは、検査用パッド２０１周辺部の上のパッド保護窒化膜２０２の高さ（厚さ）と同一とされる。さらに、突起部１２は、半導体チップ２８１表面の保護膜を形成する際に、突起部１２形成を考慮してパターニングされたマスクパターンを用いて、同時に形成するという製造方法で形成される。
【００３１】
このとき、図７に示されるように、突起部１２と制御膜３１にて上下左右が閉じられた空間２１０が形成される。複数の突起部１２に対して上方の制御膜３１は連続した面で構成されており、更に半導体チップ２８１表面の保護膜とも連続して構成されており、製造としても１つの工程で複数の突起部１２上の制御膜３１及び半導体チップ２８１表面の保護膜が同時に形成される。
【００３２】
図８は検査用パッド２０１表面のプローブ痕形状を示す平面図である。
【００３３】
図８に示されるように、検査用パッド２０１表面のプローブ痕６１は、突起部１２における、プローブ針２４１の押し出しにより検査用パッド２０１の表面に形成される凹部６３側の側面と接する。凹部６３の形成で検査用パッド２０１表面のアルミニウムが押し出されることによりプローブ痕６１の盛り上がりが形成される。半導体集積回路の検査はカンチレバー式のプローブを用いて行われることが多く、その場合、凹部６３は一定方向へ進入方向６４に沿って線状に形成される。突起部１２は凹部６３における進入方向６４の終端領域付近に形成されるため、プローブ痕６１は突起部１２と接触するように形成される。このとき、突起部１２の側面は鋭角形状又は曲率形状をもっているため、プローブ痕６１は検査用パッド２０１上で上方へ盛り上がるよりも、むしろ、突起部１２を起点にして左右水平方向へ広がるように形成される。その結果、プローブ痕６１の盛り上がりの高さが突起部１２の高さ以下に抑えられる。また凹部６３の幅（進入方向６４と垂直な方向における凹部６３の幅）６５は突起部１２の幅よりも大きいため、プローブ痕６１が進入方向６４に対して左右方向に分散する効果が大きい。
【００３４】
ここで、図６及び図７で示したように突起部１２の上方に制御膜３１が設けられる場合、図９の断面図に示されるように、突起部１２と制御膜３１とにより形成された空間２１０にプローブ痕６１が形成される。プローブ痕６１の盛り上がりは強制的に制御膜３１の高さ以下で固定される。この場合、制御膜３１がポリイミド等の樹脂系膜材であれば、制御膜３１形成工程以降のバンプ形成時のレジスト膜密着度向上等も期待できる。
【００３５】
以上のように本実施の形態の半導体チップ２８１によれば、検査用パッド２０１表面にプローブ痕６１と接する突起部１２が設けられ、突起部１２の幅はプローブ痕６１の幅よりも狭い。従って、プローブ痕６１が検査用パッド２０１表面で広がって形成されてプローブ痕６１の盛り上がりが低減されるので、プローブ痕６１の急峻な盛り上がりなどにより、プローブ痕６１上にレジスト膜及び表面保護膜が正常に形成されないなどの不具合が抑えられる。その結果、半導体チップの組立工程においてプローブ痕６１上つまり検査用パッド２０１上に意図しない物が形成される、又は意図する物が形成されない不具合を抑えることができ、製造の歩留りを向上させることが可能となる。
【００３６】
以上、本発明の半導体装置について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。また、発明の趣旨を逸脱しない範囲で、複数の実施の形態における各構成要素を任意に組み合わせてもよい。
【００３７】
例えば、上記実施の形態において、突起部１２は検査用パッド２０１表面に垂直な方向に先細りとなる先鋭形状を有していてもよい。これにより、プローブ痕６１がさらに突起部１２を起点にして左右水平方向に広がるようにすることができる。
【産業上の利用可能性】
【００３８】
本発明は、半導体装置に有用であり、特に検査用パッドを有する半導体チップに有用である。
【符号の説明】
【００３９】
１２ 突起部
１３ 端部
３１ 制御膜
６１ プローブ痕
６３ 凹部
６４ 進入方向（プローブ痕すべり方向）
６５ 幅
８０、２８０ 半導体基板
８１、２８１ 半導体チップ
８３、２８３ 組立用内部パッド
８４、２８４ 同電位結線
９２ へこみ部
９３ 凸部
１０１、２０１ 検査用パッド
１０２、２０２ パッド保護窒化膜
１１１ レジスト膜
１１２ 電気シード層
１２１、１６１ はんだメッキ
１３１、１７１ はんだバンプ
１４１、２４１ プローブ針
１５１ レジスト膜未充填部
１７２ パッド高さ
２１０ 空間
【特許請求の範囲】
【請求項１】
半導体集積回路と、前記半導体集積回路と電気的に接続され、表面に凸状のパターンを有する検査用パッドとが同一面上に設けられた半導体基板を備え、
前記半導体集積回路の検査時に、プローブが前記検査用パッドと接触した状態で前記検査用パッドの表面を押し出し、
前記検査用パッドの表面には、前記検査時にプローブにより押し出された前記検査用パッドの一部が前記パターンと接するようにプローブ痕として形成され、
前記パターンの幅は、前記プローブ痕の幅よりも狭い
半導体装置。
【請求項２】
前記パターンの電位は、前記検査用パッドと同電位又は不定である
請求項１に記載の半導体装置。
【請求項３】
前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面に湾曲形状又は先鋭形状を有する
請求項１に記載の半導体装置。
【請求項４】
前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面で前記プローブ痕と接している
請求項１に記載の半導体装置。
【請求項５】
前記パターンは、窒化膜又は樹脂材から構成されている
請求項１に記載の半導体装置。
【請求項６】
前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部と前記パターンとは、前記プローブを押し出す向きに順次並んで設けられる
請求項１に記載の半導体装置。
【請求項１】
半導体集積回路と、前記半導体集積回路と電気的に接続され、表面に凸状のパターンを有する検査用パッドとが同一面上に設けられた半導体基板を備え、
前記半導体集積回路の検査時に、プローブが前記検査用パッドと接触した状態で前記検査用パッドの表面を押し出し、
前記検査用パッドの表面には、前記検査時にプローブにより押し出された前記検査用パッドの一部が前記パターンと接するようにプローブ痕として形成され、
前記パターンの幅は、前記プローブ痕の幅よりも狭い
半導体装置。
【請求項２】
前記パターンの電位は、前記検査用パッドと同電位又は不定である
請求項１に記載の半導体装置。
【請求項３】
前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面に湾曲形状又は先鋭形状を有する
請求項１に記載の半導体装置。
【請求項４】
前記パターンは、前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部側の側面で前記プローブ痕と接している
請求項１に記載の半導体装置。
【請求項５】
前記パターンは、窒化膜又は樹脂材から構成されている
請求項１に記載の半導体装置。
【請求項６】
前記プローブの押し出しにより前記検査用パッドの表面に形成される凹部と前記パターンとは、前記プローブを押し出す向きに順次並んで設けられる
請求項１に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１１−５４８４９（Ｐ２０１１−５４８４９Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２００９−２０４０３３（Ｐ２００９−２０４０３３）
【出願日】平成２１年９月３日（２００９．９．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２１年９月３日（２００９．９．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]