配線の評価方法及び半導体装置の製造方法
【課題】比較的簡易な構成の試料を用いて、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることを可能とし、当該知見を実際の配線形成に反映させる。
【解決手段】シリコン基板１に配線溝１ａを形成し、配線溝１ａを配線導電材料３で埋めんで配線様構造４を形成し、試料１１を作製する。この試料１１を用いて、ＳＩＭＳ法により配線様構造４の配線導電材料３をＳＩＭＳ分析する。
【解決手段】シリコン基板１に配線溝１ａを形成し、配線溝１ａを配線導電材料３で埋めんで配線様構造４を形成し、試料１１を作製する。この試料１１を用いて、ＳＩＭＳ法により配線様構造４の配線導電材料３をＳＩＭＳ分析する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置における配線中の不純物濃度を評価する方法、及び当該評価方法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置、例えばＣＭＯＳ−ＬＳＩに用いられる配線構造には、配線抵抗が低く、エレクトロマイグレーション(ＥＭ) 耐性及びストレスマイグレーション(ＳＩＶ)耐性が高い銅（Ｃｕ）配線が採用されている。
【０００３】
Ｃｕ配線は従来のＡｌ配線とは異なり、ドライエッチングによる加工が困難である。そこでＣｕ配線を形成するには、層間絶縁膜に、配線と接続するためのビア部を形成した後、配線を形成するための配線溝を層間絶縁膜に形成し、配線溝内にＣｕを埋め込む（シングル）ダマシン法や、ビア部を形成するためのビア孔内及び配線溝内を同時にＣｕで埋め込むデュアルダマシン法が適用されている。ここで、配線の成膜には、量産性及び製造コストの面から一般的に電解銅めっき法が採用されている。
【０００４】
ダマシン法の電解銅めっき膜には、Ｏ，Ｃ，Ｓ，Ｃｌ，Ｎ等の不純物が混入しており、これら配線中の不純物の存在が、ＥＭ耐性やＳＩＶ耐性等を低下させる主因の一つであることが知られている（例えば、非特許文献１，２を参照）。
一般的なＣｕ／Ｔａ（ＴａＮ）配線構造（Ｔａ（ＴａＮ）はＣｕの下地膜）における銅配線形成プロセスにおいては、ＥＭ耐性とＳＩＶ耐性とがトレードオフの関係にあるが、ＳＩＶの発生は主に配線を幅広に形成することに起因することが報告されている。従って、配線中の不純物濃度を把握し、更には配線幅の調節により不純物濃度を制御することが望まれる。
【０００５】
【特許文献１】特開平１１−２３４９７号公報
【非特許文献１】Influence. of. Copper Purity on Microstructure and Electromigration. B. Alers, et al. (IEEE 2004)
【非特許文献２】Design of ECP Additive for 65 nm-node Technology Cu BEOL Reliability , H. Shih, et al., (ITC 2005)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般的に、Ｃｕ配線導電材料の不純物濃度の評価は、試料として、基板の平坦部分の上や平坦な基板上にＣｕ配線に見立ててＣｕを成膜したものを用いて、二次イオン質量分析法（ＳＩＭＳ）により行われる。
【０００７】
これは以下の理由による。層間絶縁膜にダマシン法で形成した配線を有する、実際の配線構造と同等に形成された試料を用い、これをＳＩＭＳ法で分析した場合、配線幅に比べて測定のビーム径がかなり大きいために、ＳＩＭＳ法により配線導電材料以外の絶縁膜材料等が二次イオンに混入する。絶縁膜材料には、分析対象である不純物と同一の元素が含まれるため、分析結果には当該元素の影響が反映されてしまう。従って、配線中の不純物濃度を精度良く分析することが著しく困難であるため、上記の試料が用いられている。
【０００８】
しかしながら、上記のようにＣｕ配線に見立ててＣｕを成膜した試料を用いてＳＩＭＳ法で分析した場合、その不純物濃度の情報は、当該試料が実際の配線構造とは成膜様式が異なるために、実際のＣｕ配線の不純物濃度とは異なるという問題がある。現在のところ、実際のＣｕ配線の不純物濃度を可及的に正確に分析する手法は報告されておらず、暗中模索の現況にある。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、比較的簡易な構成の試料を用いて、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることを可能とし、更には当該知見を用いて、配線中の不純物濃度を低減化し、ＥＭ耐性及びＳＩＶ耐性に優れた信頼性の高い半導体装置を製造することを可能とする、配線の評価方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の配線の評価方法は、シリコン基板の表面を加工して溝を形成する工程と、前記溝内に導電材料を埋め込み、配線様構造を形成する工程と、前記配線様構造が形成された前記シリコン基板を試料として、前記配線様構造の前記配線導電材料内に存する不純物の濃度を分析する工程とを含む。
【００１１】
本発明の半導体装置の製造方法は、第１のシリコン基板の表面を加工して溝を形成する工程と、塩素元素を含有する第１の硫酸銅めっき液を用いて、前記溝内に導電材料を埋め込み、配線様構造を形成する第１の電解めっき工程と、前記配線様構造が形成された前記第１のシリコン基板を試料として、前記配線様構造の前記導電材料内に存する不純物の濃度を分析する工程と、第２のシリコン基板上に形成された絶縁膜を加工して配線溝を形成する工程と、塩素元素を含有する第２の硫酸銅めっき液を用いて、前記配線溝内に前記導電材料を埋め込み、配線構造を形成する第２の電解めっき工程とを含み、前記第２の硫酸銅めっき液中の塩素濃度は、前記分析結果に基づき制御される。
【発明の効果】
【００１２】
本発明によれば、比較的簡易な構成の試料を用いて、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることが可能となる。更には、当該知見を用いて、配線中の不純物濃度を低減化し、ＥＭ耐性及びＳＩＶ耐性に優れた信頼性の高い半導体装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００１３】
−本発明の基本骨子−
本発明者は、実際の配線構造に近似する状況で、配線導電材料の不純物濃度を精度良く測定する技術を確立すべく鋭意検討した結果、本発明に想到した。
本発明では、一般的に半導体基板として汎用されている単結晶のシリコン基板を用い、このシリコン基板を実際の配線構造の配線溝を形成する層間絶縁膜に見立て、シリコン基板に配線溝を形成し、例えば下地導電膜を介して配線導電材料を埋め込み、実際の配線構造の形態に近い配線様構造を形成する。
【００１４】
シリコン基板は、微細なエッチング加工が比較的容易であり、微細幅の配線溝でも容易且つ正確に形成することができる。しかも、層間絶縁膜と異なり、配線の不純物と同一の元素を含有しておらず、ＳＩＭＳ法による配線導電材料の分析の際に、測定される不純物濃度への影響はない。
【００１５】
従って、シリコン基板に配線溝及び配線様構造を形成してなる試料を用いて、配線様構造をスパッタし、配線様構造から飛散する元素により、配線様構造の配線導電材料内に存する不純物の濃度を分析する。例えばＳＩＭＳ法を用いて配線導電材料の分析を行なうことにより、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることができる。
【００１６】
ここで、実際の配線構造において、層間絶縁膜の配線溝に配線を形成した後、グレインサイズを大きくして更なる抵抗低減化を図るべく、配線構造にアニール処理を施すことが多い。しかしながら、実際の配線構造と同様に、アニール処理により配線導電材料中で熱拡散した不純物の情報を得るべく、上記の配線様構造を有する試料をアニール処理すると、シリコン基板と下地導電膜とが反応して配線様構造が崩壊する懸念がある。
【００１７】
そこで本発明では、所定のアニール条件、例えば１５０℃以上３５０℃以下の範囲内の温度、及び９０秒間以上１８０秒間以下の処理時間のような比較的高温で長時間のアニール条件でアニール処理を行なう場合には、シリコン基板の配線溝の表面と下地導電膜との間に、上記の熱反応を防止するための保護膜、例えばＳｉＮ膜又はＳｉＣ膜を形成する。
但しこの場合、保護膜中で分析する不純物と同一の元素、例えばＳｉＮ膜を用いた場合にはＮを、ＳｉＣ膜を用いた場合にはＣを、分析する不純物の対象から除外する必要がある。
【００１８】
更に本発明では、上記の試料を用いた分析で得られた各種の不純物濃度の知見を、実際の配線構造の形成に適用する。即ち、上記の分析の結果に基づき、配線導電材料を調節、具体的には、配線導電材料中の前記不純物の割合を低減させる成分条件に配線導電材料を調節して、実際の配線構造を形成する。
この構成を採ることにより、配線中の不純物濃度を低減化した信頼性の高い半導体装置が実現する。
【００１９】
なお、特許文献１には、シリコン基板に形成した窪みを形成し、当該窪み内に周囲に対して凹状となるように測定対象物を設け（即ち、特許文献１の図１等に明示されているように、測定対象物は窪みを埋め込まないように、測定対象物の表面がシリコン基板の表面よりも低くされる。）、測定対象物に対して斜め方向から一次イオンを照射してＳＩＭＳ測定を行なう技術が開示されている。しかしながら、特許文献１の発明は、測定対象領域が周囲に比べて凹とされている場合に、優れた分解能でＳＩＭＳ測定を行なうべくなされたものであって、測定対象物の特定が皆無であることに加え、窪み形状も当然に一次イオンのビーム径よりも大きい矩形状のものが図示されている。本発明は、ダマシン配線の不純物を正確に特定することを目的とするものであり、スパッタ領域のサイズ、例えばＳＩＭＳ法では一次イオンのビーム径よりも著しく小さい幅の配線様構造が分析対象であり、しかもシリコン基板の配線溝を充填するように配線様構造を形成するのであって、周囲に比べて凹とされるものでもない。このように本発明は、特許文献１の発明とは目的及び構成が大きく異なる全くの別発明である。
【００２０】
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
【００２１】
（第１の実施形態）
本実施形態では、配線の評価方法を開示する。以下、試料の作製方法、及び当該試料を用いた評価方法について順次説明する。
【００２２】
［試料の作製方法］
図１は、第１の実施形態による配線の評価方法に用いる試料の作製方法について、工程順に示す概略断面図である。
先ず図１（ａ），（ｂ）に示すように、シリコン基板１に配線溝１ａを形成する。
詳細には、単結晶のシリコン基板１の表面をパターニングし、配線形状の配線溝１ａを形成する。
【００２３】
続いて、図１（ｃ）に示すように、バリアメタル層２ａ及びシード層２ｂを順次形成する。
詳細には、シリコン基板１上に配線溝１ａの内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層２ａと、シード層２ｂとを順次堆積する。ここでは、バリアメタル層２ａを膜厚２０ｎｍ〜３０ｎｍ程度に、シード層２ｂを膜厚４０ｎｍ〜８０ｎｍ程度にそれぞれ形成する。
【００２４】
続いて、図１（ｄ）に示すように、配線溝１ａを配線導電材料３で埋め込む配線様構造４を形成する。
詳細には、シード層２ｂ上に、配線溝１ａを埋め込むように配線導電材料３を堆積する。配線導電材料３としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、及びマンガン（Ｍｎ）からなる群から選ばれた１種、又は前記群から選ばれた少なくとも２種の合金を含むものであり、ここでは例えばＣｕとする。この場合、シード層２ｂも同様にＣｕを材料として形成されており、Ｃｕの堆積によりシード層２ｂと配線導電材料３とが一体化する。また、配線導電材料３の堆積法としては、物理気相成長（ＰＶＤ）法、化学気相蒸着（ＣＶＤ）法、原子層堆積（ＡＬＤ)法、超臨界堆積法、電解めっき法、無電解めっき法のうちの少なくとも１種の方法で行なう。
【００２５】
そして、配線導電材料３の表層を例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により研磨し、表面を平坦化する。これにより、配線溝１ａをバリアメタル層２ａを介して配線導電材料３で埋め込んでなる配線様構造４が形成され、試料１１が完成する。
【００２６】
ここで、本実施形態による配線の評価方法に用いる試料の作製方法の他の例について説明する。
実際の配線構造では、層間絶縁膜の配線溝に配線を形成した後、グレインサイズを大きくして更なる抵抗低減化を図るべく、配線構造にアニール処理を施すことが多い。本例では、このアニール処理を、配線様構造を崩壊させることなく行なうべく、保護膜を形成する。
【００２７】
図２は、本実施形態による配線の評価方法に用いる試料の作製方法の他の例について、主要工程を示す概略断面図である。
先ず、図１（ａ），（ｂ）と同様に、シリコン基板１に配線溝１ａを形成する。
詳細には、単結晶のシリコン基板１の表面をパターニングし、配線形状の配線溝１ａを形成する。
【００２８】
続いて、図２（ａ）に示すように、保護膜５を形成する。
詳細には、シリコン基板１上に配線溝１ａの内壁面を覆うように、例えばスパッタ法により、保護膜５としてＳｉＮ膜又はＳｉＣ膜を、例えば膜厚１０ｎｍ〜３０ｎｍ程度に形成する。
なお、保護膜５中で分析する不純物と同一の元素、例えばＳｉＮ膜を用いた場合にはＮを、ＳｉＣ膜を用いた場合にはＣを、後述するようにＳＩＭＳ法で分析する不純物の対象から除外する必要がある。
【００２９】
続いて、図２（ｂ）に示すように、図１（ｃ）と同様に、保護膜５上に配線溝１ａの内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層２ａと、配線導電材料３と同一の金属からなるシード層２ｂとを順次堆積する。
【００３０】
続いて、図２（ｃ）に示すように、図１（ｄ）と同様に、シード層２ｂ上に、配線溝１ａを埋め込むように配線導電材料３を堆積した後、配線導電材料３の表層をＣＭＰ法により研磨し、表面を平坦化する。これにより、配線溝１ａを保護膜５及びバリアメタル層２ａを介して配線導電材料３で埋め込んでなる配線様構造４が形成され、試料１２が完成する。
【００３１】
［試料を用いた評価方法］
以下、上記のように作製した試料１１（１２）を用いて、ここではＳＩＭＳ法により配線導電材料３の含有する不純物を分析する。
ＳＩＭＳ法は、セシウムイオン（Ｃｓ+）やリチウムイオン（Ｌｉ+）等の金属イオンを一次イオンに用いて、一次イオンをビーム状に試料に照射してスパッタし、試料の照射部位から飛散した二次イオンを高分解能質量分析計で検出して分析する手法である。
【００３２】
なお、ＳＩＭＳ法の代わりに、いわゆるＧＤＭＳ法を用いても良い場合がある。ＧＤＭＳ法では、導電性の固体試料を陰極とし、アルゴン雰囲気下で電圧を加えると正に帯電したＡｒプラズマが生成する。このＡｒプラズマにより試料の表面をスパッタし、放出された原子を放電プラズマ中でイオン化させ、そのイオンを高分解能質量分析計で検出する。
【００３３】
（１）試料表面に対するＳＩＭＳ分析
図３に示すように、Ｃｓ+を一次イオンに用いて、これをビーム状に試料１１の表面に照射し、当該表面から飛散した二次イオンを検出し、配線導電材料３中の不純物を分析する。
【００３４】
（２）試料裏面に対するＳＩＭＳ（backside ＳＩＭＳ）分析
この場合、試料１１のように配線導電材料３の表面を平坦化する必要はない。従って、図４（ａ）に示すように、図１（ｄ）で配線導電材料３の表面研磨を施さない状態で試料１３とする。
そして、図４（ｂ）に示すように、Ｃｓ+を一次イオンに用いて、これをビーム状に試料１１の裏面に、配線導電材料３の底部を削り取るまで照射し、当該表面から飛散した二次イオンを検出し、配線導電材料３中の不純物を分析する。
【００３５】
backside ＳＩＭＳ法による試料１３の分析結果を、従来法により作製した試料との比較と共に図５に示す。
ここでは、以下の３種類の試料を用意した。
サンプル１：平坦な基板上にＣｕ配線に見立ててＣｕを成膜したもの
サンプル２：層間絶縁膜の配線溝に配線溝が形成された、実際の配線構造基板
サンプル３：試料１３（幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線）
【００３６】
各サンプル１〜３では、半導体の配線導電材料として現在のところ最も主流であるＣｕを電解めっき法で成膜した。めっき液は、所定量の添加剤を含む一般的なものを用い、所定の電流密度・回転条件で成膜した。
図５に示すように、不純物として酸素（Ｏ）、炭素（Ｃ）、塩素（Ｃｌ）、硫黄（Ｓ）について各サンプル１〜３について分析したところ、サンプル２では層間絶縁膜に含有された酸素（Ｏ）及びＣ（Ｃ）が測定に影響を与えて正確な分析結果が得られないことが判る。サンプル１ではその形態が実際の配線構造と異なるために十分な結果とは言えない。これに対してサンプル３では、その形態がサンプル１に比べて実際の配線構造に可及的に近似したものであり、各不純物濃度についての悪影響は見られず、実際の配線構造の不純物濃度に極めて近いと見なせる結果が得られたものと考えられる。
【００３７】
（３）保護膜５を有しない試料１１を用いた場合のアニール処理の制限
上述したように、試料１１をアニール処理すると、処理条件によってはシリコン基板１とバリアメタル層２ａとが熱反応し、配線様構造４が崩壊してＳＩＭＳ分析が困難になる場合がある。
ＳＩＭＳ分析の可否は、バリアメタル層２ａの成膜条件、配線様構造４の形成後のアニール温度条件、分析対象の配線幅により状況は異なる。ここでは、バリアメタル層２ａを膜厚３０ｎｍのＴａ膜とし、配線導電材料３としてＣｕを用い、配線幅の異なる３種類の試料１１について、各アニール条件に対するＳＩＭＳ分析の可否について調べた。３種類の配線様構造４については、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線、幅１００ｎｍ／１００ｎｍの１：１のＬ＆Ｓ配線、幅５００ｎｍ／５００ｎｍの１：１のＬ＆Ｓ配線とした。
【００３８】
実験結果を図６に示す。
最も幅狭の７０ｎｍ／７０ｎｍでは、２５０℃で９０秒間の処理条件によるアニール処理までは、許容範囲であると見なせる結果が得られた。１００ｎｍ／１００ｎｍでは、２５０℃で９０秒間の処理条件によるアニール処理までは十分に分析可能であったが、２７５℃で９０秒間の処理条件では十分な分析は困難となる。最も幅広の５００ｎｍ／５００ｎｍでは、３００℃で９０秒間の処理条件によるアニール処理までは十分に分析可能であったが、３５０℃で９０秒間の処理条件では配線様構造４が崩壊し、分析不可となった。
以上より、保護膜５を有しない試料１１であっても、アニールの処理条件を限定すれば、実際の配線構造を形成する際のアニール処理による不純物の熱拡散について、正確な情報が得られることが確認された。
【００３９】
（４）保護膜５を有する試料１２を用いた場合のアニール処理の制限
続いて、保護膜５として、膜厚が２０ｎｍ程度のＳｉＮ膜を有する試料１２について、上記と同様にバリアメタル層２ａを膜厚３０ｎｍのＴａ膜とし、配線導電材料３としてＣｕを用い、配線幅の異なる３種類の試料１１について、アニール処理に対するＳＩＭＳ分析の可否について調べた。３種類の配線様構造４については、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線、幅１００ｎｍ／１００ｎｍの１：１のＬ＆Ｓ配線、幅５００ｎｍ／５００ｎｍの１：１のＬ＆Ｓ配線とした。
【００４０】
実験結果を図７に示す。
この試料１２では、３種類のＬ＆Ｓ配線の全てについて、３５０℃で１８０秒間とした高温・長時間の処理条件でアニール処理を行なっても、配線様構造４には全く崩壊が確認されず、十分に分析可能であるという結果が得られた。
以上より、保護膜５を形成することにより、高温・長時間のアニール処理にも十分耐えることが判った。試料１２を用いることにより、実際の配線構造を形成する際の幅広い温度範囲のアニール処理による不純物の熱拡散について、正確な情報が得られることが確認された。
【００４１】
以上説明したように、本実施形態によれば、比較的簡易な構成の試料１１〜１３を用いて、実際の配線構造に近似する状況で配線導電材料３の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることが可能となる。
【００４２】
（第２の実施形態）
本実施形態では、第１の実施形態で説明した配線の評価方法を適用した、半導体装置の製造方法を開示する。
本実施形態では、半導体装置を製造するに際して、第１の実施形態による配線の評価方法で得られた知見に基づき、配線導電材料の不純物濃度を制御して、配線構造を形成する。
【００４３】
本実施形態における半導体装置の製造方法を説明するにあたり、当該製造方法に適用される配線導電材料の一例について説明する。
先ず、配線の評価方法で得られた、配線導電材料の各種成膜方法毎の知見について説明する。
【００４４】
（１）電解めっき法により配線導電材料（Ｃｕ）を成膜した場合
ここでは、第１の実施形態で説明した作製方法で作製した試料１１における配線導電材料３の各不純物濃度の値について、配線導電材料３を電解めっき法により成膜する場合において、電解めっきに用いる硫酸銅めっき液における各成分の改善条件を探索した。
【００４５】
試料１１としては、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線として作製したものを用いた。測定対象の不純物は、酸素（Ｏ）、炭素（Ｃ）、塩素（Ｃｌ）、硫黄（Ｓ）である。
【００４６】
実験結果を図８に示す。
ここでは先ず、第１の実施形態で説明した作製方法により、参照対象となる試料１１（図８中、ＲＥＦで示す。）を作製し、これを用いてＳＩＭＳ法により各不純物濃度を分析した。この結果を踏まえて、硫酸銅めっき液における各成分のうち、無機成分である塩素の濃度を増加させ（５０ｍｇ／ｌ→７５ｍｇ／ｌ）、他の成分条件は変えずにＣｕめっき液を調節し、同様に試料１１（図８中、改善条件で示す。）を作製した。この試料１１を用いてＳＩＭＳ法により各不純物濃度を分析したところ、不純物のうち、炭素の濃度が減少（３．０×１０19atoms／ｃｍ3→２．３×１０19atoms／ｃｍ3）することが確認された。また、硫黄（Ｓ）の濃度も減少（３．４×１０19atoms／ｃｍ3→２．３×１０19atoms／ｃｍ3）することが判った。
【００４７】
（２）化学気相蒸着（ＣＶＤ）法により配線導電材料（Ｃｕ）を成膜した場合
ここでは、ここでは、第１の実施形態で説明した作製方法で作製した試料１１における配線導電材料３の各不純物濃度の値について、配線導電材料３をＣＶＤ法により成膜する場合において、成膜の改善条件を探索した。
【００４８】
試料１１としては、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線として作製したものを用いた。ここでは、スパッタ法によりシリコン基板１の配線溝１ａにＴａ及びＴａＮからなるバリアメタル層２ａを膜厚５ｎｍ程度に形成し、引き続き同一のスパッタ装置内で、スパッタ法によりＣｕからなるシード層２ｂを膜厚５０ｎｍ程度に形成した。その後、配線導電材料３をＣｕとし、シリコン基板１をＣｕ−ＣＶＤ装置に導入して、Ｃｕ−ＣＶＤにより配線溝１ａ内をバリアメタル層２ａ及びシード層２ｂを介してＣｕで埋め込んだ。
【００４９】
Ｃｕ−ＣＶＤの成膜条件は、Cu(hfac)tmvs（Trimethylvinylsilyl hexafluoroacetylacetonate Cu(I) を主原料として用い、流量０．３ｇ／min、基板温度を１８０℃、成膜圧力を１００Ｐａとし、キャリアガスとしてＨ2／Ｈｅの混合ガスを用いて６００ｓｃｃｍの流量でＣｕ−ＣＶＤ装置に供給した。
【００５０】
上記のように作製した試料１１を用いてＳＩＭＳ法により各不純物濃度を分析した。測定対象の不純物は、炭素（Ｃ）及び酸素（Ｏ）である。その結果、各不純物濃度は、炭素については、１×１０18atoms／ｃｍ3（Ｄ．Ｌ．）よりも小値であり、酸素については、３×１０18atoms／ｃｍ3であった。この知見に基づき、Ｃｕ−ＣＶＤの原料純度を高く設定し、低圧でＨ2／Ｈｅの混合ガスをキャリアガスとして用い、後述する製造方法により、高純度の微細配線を形成することができた。Ｃｕ−ＣＶＤの場合、電解めっきと異なり、配線導電材料内の不純物は配線幅によらず一定であった。
【００５１】
なおここでは、バリアメタル層としてＴａ／ＴａＮの積層膜を用いたが、Ｔｉ又はＺｒ、或いはこれらの窒素化合物等を用いても良い。また、シード層には純Ｃｕを用いたが、配線導電材料のＣＶＤ成膜時における凝集を抑えるために、Ａｌ，Ｍｎ，Ｓｎ，Ｔｉ等の不純物を微量加した合金層を用いても良い。この構成を採ることにより、Ｃｕ−ＣＶＤによるＣｕの埋め込み性を向上させることができる。
【００５２】
（３）物理気相成長（ＰＶＤ）法により配線導電材料（Ｃｕ）を成膜した場合
ここでは、、第１の実施形態で説明した作製方法で作製した試料１１における配線導電材料３の各不純物濃度の値について、配線導電材料３をＰＶＤ法により成膜する場合において、成膜の改善条件を探索した。
【００５３】
試料１１としては、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線として作製したものを用いた。ここでは、スパッタ法によりシリコン基板１の配線溝１ａにＴａ及びＴａＮからなるバリアメタル層２ａを膜厚１０ｎｍ程度に形成し、引き続き同一のスパッタ装置内で、スパッタ法によりＣｕ層を膜厚３０ｎｍ程度に形成し、同装置内において２５０℃で３０秒間のアニール処理を行なった。このＣｕ層の成膜及びアニール処理からなる一連工程を５回繰り返し行い、配線溝１ａ内をバリアメタル層２ａを介してＣｕで埋め込んだ。
【００５４】
Ｃｕ−ＰＶＤの成膜条件としては、シリコン基板−ターゲット間距離を４５０ｍｍ、成膜圧力を１×１０-3Ｐａとした低圧ロングスロー方式のマグネトロンスパッタで行い、ターゲット電圧を１５ｋＷ、基板バイアスを６０Ｗにして、配線溝１ａ内に到達するＣｕイオンの指向性が十分に高い条件で行なった。成膜後のアニール処理により、成膜されたＣｕ表面が平滑化される。この一連工程を繰り返すことにより、Ｃｕの埋め込み性を向上させることができる。
【００５５】
上記のように作製した試料１１を用いてＳＩＭＳ法により各不純物濃度を分析した。測定対象の不純物は、炭素（Ｃ）及び酸素（Ｏ）である。その結果、各不純物濃度は、炭素については、１．１×１０18atoms／ｃｍ3（Ｄ．Ｌ．）よりも小値であり、酸素については、２．２×１０18atoms／ｃｍ3（Ｄ．Ｌ．）よりも小値であった。この知見に基づき、後述する製造方法を実行することにより、高純度の微細配線を形成することができた。Ｃｕ−ＰＶＤの場合も、電解めっきと異なり、配線導電材料内の不純物は配線幅によらず一定であった。
【００５６】
通常、ＰＶＤ法で微細配線内を埋め込むことは困難であるが、今回の事例のように指向性を高めたイオンを用いたり、Ｃｕ成膜中にシリコン基板を１５０℃〜３００℃に加熱したり、イオン衝撃の運動量を利用して成膜中に表面のＣｕ拡散を増殖させたり、成膜とエッチングを交互に繰り返す等の手法を採用することにより、良好な埋め込みが可能となる。
なおここでは、バリアメタル層としてＴａ／ＴａＮの積層膜を用いたが、Ｔｉ又はＺｒ、或いはこれらの窒素化合物等を用いても良い。
【００５７】
以下、本実施形態における半導体装置の製造方法について説明する。ここでは、例えば上記の（１）で説明した電解めっき法により配線導電材料（Ｃｕ）を成膜する場合について例示する。
図９〜図１１は、第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。図示の便宜上、図９〜図１１では、シリコン基板及び半導体素子を省略し、半導体素子を覆う層間絶縁膜から上層部位のみを示す。
【００５８】
先ず、シリコン基板上にＳＴＩ等の素子分離構造で画定された活性領域に、所定の半導体素子を形成する。半導体素子としては、例えばシリコン基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側における活性領域の表層部位に不純物を導入してなるソース／ドレインとを備えた、ＭＯＳトランジスタ等が挙げられる。
【００５９】
続いて、図９（ａ）に示すように、層間絶縁膜１０１及びシリコン窒化膜１０２を順次形成する。
詳細には、半導体素子を覆うように、ＣＶＤ法等により、例えばシリコン酸化膜からなる層間絶縁膜１０１を膜厚２００ｎｍ〜３００ｎｍ程度に堆積する。
次に、ＣＶＤ法等により、層間絶縁膜１０１上にシリコン窒化膜１０２を膜厚５０ｎｍ〜１００ｎｍ程度に堆積する。
【００６０】
続いて、図９（ｂ）に示すように、レジストパターン１０３を形成する。
詳細には、シリコン窒化膜１０２上にレジストを塗布し、リソグラフィーによりレジストを加工して、配線形状の開口１０３ａを形成し、レジストパターン１０３とする。
【００６１】
続いて、図９（ｃ）に示すように、シリコン窒化膜１０２を加工する。
詳細には、レジストパターン１０３をマスクとして、シリコン窒化膜１０２をドライエッチングにより加工する。これにより、シリコン窒化膜１０２には、レジストパターン１０３の開口１０３ａに倣った配線形状の開口１０２ａが形成される。
【００６２】
続いて、図９（ｄ）に示すように、層間絶縁膜１０１に配線溝１０１ａを形成する。
詳細には、レジストパターン１０３及びシリコン窒化膜１０２をマスクとして、層間絶縁膜１０１をドライエッチングにより加工する。これにより、層間絶縁膜１０１には、シリコン窒化膜１０２の開口１０２ａに倣った形状の配線溝１０１ａが形成される。
レジストパターン１０３は、例えば灰化処理等により除去される。
【００６３】
続いて、図９（ｅ）に示すように、バリアメタル層１０４及びシード層１０５を順次形成する。
層間絶縁膜１０１上に配線溝１０１ａの内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層１０４と、Ｃｕめっきのためのシード層１０５とを順次堆積する。ここでは、バリアメタル層１０４を膜厚１０ｎｍ〜３０ｎｍ程度に、シード層１０５を膜厚４０ｎｍ〜８０ｎｍ程度にそれぞれ形成する。
【００６４】
続いて、図１０（ａ）に示すように、配線溝１０１ａをＣｕ１０６で埋め込む。
本実施形態では、配線導電材料であるＣｕを電解めっき法により成膜する場合において、電解めっきに用いる硫酸銅めっき液の各成分を調節すべく、上述のように試料１１又は試料１２を作製し、例えばＳＩＭＳ法により不純物濃度を測定する。その結果、例えば、上述のように塩素の濃度を増加させることにより、配線導電材料であるＣｕの不純物濃度（ここでは炭素濃度）を低下させることができる、という知見が得られる。本実施形態では、この知見を用いて、Ｃｕ１０６を電解めっき形成するための硫酸銅めっき液を調節制御（例えば塩素濃度の増加）し、当該硫酸銅めっき液を用いて電解めっきを実行する。
【００６５】
なお、電解めっき法の代わりにＣＶＤ法やＰＶＤ法を用いてＣｕ成膜する場合には、例えば上記の（１）で説明したように試料１１又は試料１２を用いてＳＩＭＳ分析を行い、その結果（成膜条件）をＣｕ成膜に反映させれば良い。
【００６６】
詳細には、上記のように成分が調節された硫酸銅めっき液を用いた電解めっき法により、シード層１０５上に、層間絶縁膜１０１の配線溝１０１ａを埋め込むように、Ｃｕ１０６を成膜する。このとき、Ｃｕ１０６の堆積によりシード層１０５とＣｕ１０６とが一体化する。
【００６７】
次に、必要に応じてＣｕ１０６をアニール処理する。このアニール処理は、Ｃｕのグレインサイズを大きくして更なる抵抗低減化を図るものであり、例えば１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で実行される。このアニール処理を行なう場合には、上記の温度及び処理時間により、例えば３５０℃に近い温度で１８０秒間に近い処理時間によりアニール処理を行なう場合には、当該アニール処理と同一のアニール処理をＳＩＭＳ分析用の試料に施すべく、試料としては、ＳｉＣやＳｉＮの保護膜５を備えた試料１２を用いることが好ましい。
【００６８】
続いて、図１０（ｂ）に示すように、Ｃｕ１０６の表層を平坦化して、下部配線１０７を形成する。
詳細には、Ｃｕ１０６の表層を、シリコン窒化膜１０２を研磨ストッパーとしてＣＭＰ法により研磨し、表面を平坦化する。これにより、配線溝１０１ａをバリアメタル層１０４を介してＣｕ１０６で埋め込んでなる下部配線１０７が形成される。
【００６９】
続いて、図１０（ｃ）に示すように、キャップ層１０８を形成する。
詳細には、絶縁膜、例えばＳｉＣ膜を、下部配線１０７を覆うようにシリコン窒化膜１０２上に、プラズマＣＶＤ法等により膜厚３０ｎｍ〜１００ｎｍ程度に堆積し、キャップ層１０８を形成する。このキャップ層１０８は、下部配線１０７の界面におけるＣｕの拡散を防止するために形成される。
【００７０】
続いて、図１０（ｄ）に示すように、内部にシリコン窒化膜１１８を有する層間絶縁膜１０９を形成する。
詳細には、キャップ層１０８上にＣＶＤ法等により、例えばシリコン酸化膜を堆積する。
次に、このシリコン酸化膜上に、シリコン酸化膜よりもエッチングレートの低い材料、例えばシリコン窒化膜１１８を堆積する。そして、このシリコン窒化膜１１８を加工し、下層に存する下部配線１０７に位置整合する部位に、ビア孔形状の開口１１８ａを形成する。
【００７１】
次に、シリコン窒化膜１１８を覆うようにシリコン酸化膜を堆積する。
以上により、内部に開口１１８ａが形成されたシリコン窒化膜１１８を有する、シリコン酸化膜からなる層間絶縁膜１０９が形成される。
【００７２】
続いて、図１１（ａ）に示すように、シリコン窒化膜１１０を形成し、レジストパターン１１１を用いてシリコン窒化膜１１０を加工する。
詳細には、ＣＶＤ法等により、層間絶縁膜１０９上にシリコン窒化膜１１０を膜厚５０ｎｍ〜１００ｎｍ程度に堆積する。
次に、シリコン窒化膜１０９上にレジストを塗布し、リソグラフィーによりレジストを加工して、配線形状の開口１１１ａを形成し、レジストパターン１１１とする。
次に、ジストパターン１１１をマスクとして、シリコン窒化膜１１０をドライエッチングにより加工する。これにより、シリコン窒化膜１１０には、レジストパターン１１１の開口１１１ａに倣った配線形状の開口１１０ａが形成される。
【００７３】
続いて、図１１（ｂ）に示すように、層間絶縁膜１０９に、配線溝１１２ａ及びビア孔１１２ｂからなる溝１１２を形成する。
詳細には、レジストパターン１１１及びシリコン窒化膜１１０をマスクとして、層間絶縁膜１０９を、下部配線１０７の表面の一部が露出するまで、ドライエッチングにより加工する。即ちこの場合、層間絶縁膜１０９の上部については、シリコン窒化膜１１８がエッチングストッパーとなり、シリコン窒化膜１１０の開口１１０ａに倣った形状の配線溝１１２ａが形成される。引き続き上記のドライエッチングを下部配線１０７の表面の一部が露出するまで実行することにより、層間絶縁膜１０９の下部には、シリコン窒化膜１１８の開口１１８ａに倣った形状のビア孔１１２ｂが形成される。このように、１回の連続したドライエッチングにより、層間絶縁膜１０９には、配線溝１１２ａとビア孔１１２ｂとが一体となった溝１１２が形成される。
【００７４】
続いて、図１１（ｃ）に示すように、下部配線１０７と電気的に接続される上部配線１１６を形成する。
詳細には、先ず、層間絶縁膜１０９上に溝１１２の内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層１２１と、Ｃｕめっきのためのシード層（不図示）とを順次堆積する。ここでは、バリアメタル層１２１を膜厚１０ｎｍ〜３０ｎｍ程度に、シード層を膜厚４０ｎｍ〜８０ｎｍ程度にそれぞれ形成する。
【００７５】
次に、配線１１２をＣｕ１０６で埋め込む。
ここでも、下部配線１０７の形成時と同様に、試料１１又は試料１２を用いたＳＩＭＳ分析で得られた知見を用いて、Ｃｕ１０６を電解めっき形成するための硫酸銅めっき液を調節制御（例えば塩素濃度の増加）し、当該硫酸銅めっき液を用いて電解めっきを実行する。上記のように成分が調節された硫酸銅めっき液を用いた電解めっき法により、シード層上に、層間絶縁膜１０９の溝１１２を埋め込むように、Ｃｕ１０６を成膜する。このとき、Ｃｕ１０６の堆積によりシード層とＣｕ１０６とが一体化する。
【００７６】
次に、必要に応じてＣｕ１０６をアニール処理する。このアニール処理は、Ｃｕのグレインサイズを大きくして更なる抵抗低減化を図るものであり、例えば１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で実行される。この場合にも、当該アニール処理を見込んで、ＳＩＭＳ分析の際に試料１２を用いても良い。
【００７７】
次に、Ｃｕ１０６の表層を、シリコン窒化膜１１０を研磨ストッパーとしてＣＭＰ法により研磨し、表面を平坦化する。これにより、溝１１２をバリアメタル層１２１を介してＣｕ１０６で埋め込んでなり、下部配線１０７と電気的に接続されてなる上部配線１１６が形成される。
そして、絶縁膜、例えばＳｉＣ膜を、上部配線１１６を覆うようにシリコン窒化膜１１０上に、プラズマＣＶＤ法等により膜厚３０ｎｍ〜１００ｎｍ程度に堆積し、キャップ層１１７を形成する。
【００７８】
上記したような、層間絶縁膜内に下部配線及び上部配線が形成されてなる配線構造を、必要に応じて複数層、積層形成し、多層配線構造を有する半導体装置を完成させる。
【００７９】
以上説明したように、本実施形態によれば、比較的簡易な構成の試料１１〜１３を用いて、実際の配線構造に近似する状況で配線導電材料３の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得た後、当該知見を用いて、下部配線１０７及び上部配線１１６中の不純物濃度を低減化し、ＥＭ耐性及びＳＩＶ耐性に優れた信頼性の高い半導体装置を製造することが可能となる。
【００８０】
以下、本発明の諸態様を付記としてまとめて記載する。
【００８１】
（付記１）シリコン基板の表面を加工して溝を形成する工程と、
前記溝内に導電材料を埋め込み、配線様構造を形成する工程と、
前記配線様構造が形成された前記シリコン基板を試料として、前記配線様構造の前記配線導電材料内に存する不純物の濃度を分析する工程と
を含むことを特徴とする配線の評価方法。
【００８２】
（付記２）前記溝内に前記導電材料を埋め込む工程は、
前記溝内に下地導電膜を形成する工程と、
前記下地導電膜上に前記導電材料を形成する工程と
を含むことを特徴とする付記１に記載の配線の評価方法。
【００８３】
（付記３）前記下地導電膜は、Ｔａ，ＴａＮ及びＴｉＮから選ばれた１種であることを特徴とする付記２に記載の配線の評価方法。
【００８４】
（付記４）前記溝の表面と前記下地導電膜との間に、ＳｉＮ膜又はＳｉＣ膜を形成することを特徴とする付記２に記載の配線の評価方法。
【００８５】
（付記５）前記配線様構造を形成した後、前記分析を行なう前に、前記シリコン基板をアニール処理する工程を更に含むことを特徴とする付記１〜４のいずれか１項に記載の配線の評価方法。
【００８６】
（付記６）前記アニール処理は、１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で行われることを特徴とする付記４に記載の配線の評価方法。
【００８７】
（付記７）前記配線導電材料は、金、銀、銅、アルミニウム、白金、及びマンガンからなる群から選ばれた１種、又は前記群から選ばれた少なくとも２種を含むことを特徴とする付記１〜６のいずれか１項に記載の配線の評価方法。
【００８８】
（付記８）前記不純物は、Ｓ，Ｃｌ，Ｏ，Ｃ，及びＮから選ばれた少なくとも１種であることを特徴とする付記１〜７のいずれか１項に記載の配線の評価方法。
【００８９】
（付記９）前記配線溝内に前記配線導電材料を埋め込むに際して、物理気相成長（ＰＶＤ）法、化学気相蒸着（ＣＶＤ）法、原子層堆積（ＡＬＤ）法、超臨界堆積法、電解めっき法、及び無電解めっき法のうちから選ばれた少なくとも１種の成膜方法を用いることを特徴とする付記１〜８のいずれか１項に記載の配線の評価方法。
【００９０】
（付記１０）前記分析は、前記配線様構造をスパッタし、前記配線様構造から飛散する元素を検出することにより行なわれることを特徴とする付記１〜９のいずれか１項に記載の配線の評価方法。
【００９１】
（付記１１）前記配線様構造の幅が前記スパッタ領域のサイズよりも小さいことを特徴とする付記１０に記載の配線の評価方法。
【００９２】
（付記１２）前記分析は、二次イオン質量分析法で行なわれることを特徴とする付記１０又は１１に記載の配線の評価方法。
【００９３】
（付記１３）前記配線様構造を形成した後、前記配線様構造の表面を研磨して平坦化する工程を更に含むことを特徴とする付記１〜１２のいずれか１項に記載の配線の評価方法。
【００９４】
（付記１４）前記分析の際に、前記シリコン基板の裏面から前記ビームを照射することを特徴とする付記１２に記載の配線の評価方法。
【００９５】
（付記１５）第１のシリコン基板の表面を加工して溝を形成する工程と、
塩素元素を含有する第１の硫酸銅めっき液を用いて、前記溝内に導電材料を埋め込み、配線様構造を形成する第１の電解めっき工程と、
前記配線様構造が形成された前記第１のシリコン基板を試料として、前記配線様構造の前記導電材料内に存する不純物の濃度を分析する工程と、
第２のシリコン基板上に形成された絶縁膜を加工して配線溝を形成する工程と、
塩素元素を含有する第２の硫酸銅めっき液を用いて、前記配線溝内に前記導電材料を埋め込み、配線構造を形成する第２の電解めっき工程と
を含み、
前記第２の硫酸銅めっき液中の塩素濃度は、前記分析結果に基づき制御されることを特徴とする半導体装置の製造方法。
【００９６】
（付記１６）前記不純物は炭素又は硫黄であり、前記分析において所定量以上の前記炭素又は硫黄が検出された場合、前記第２の硫酸銅めっき液の塩素濃度を、前記第１の硫酸銅めっき液の塩素濃度よりも高くすることを特徴とする付記１５に記載の半導体装置の製造方法。
【００９７】
（付記１７）前記溝の表面に、ＳｉＮ膜又はＳｉＣ膜を形成することを特徴とする付記１５又は１６に記載の半導体装置の製造方法。
【００９８】
（付記１８）前記配線様構造を形成した後、前記分析を行なう前に、前記シリコン基板をアニール処理する工程を更に含むことを特徴とする付記１７に記載の半導体装置の製造方法。
【００９９】
（付記１９）前記アニール処理は、１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で行われることを特徴とする付記１８に記載の半導体装置の製造方法。
【０１００】
（付記２０）前記分析は、二次イオン質量分析法で行なわれることを特徴とする付記１５〜１９のいずれか１項に記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１０１】
【図１】第１の実施形態による配線の評価方法に用いる試料の作製方法について、工程順に示す概略断面図である。
【図２】本実施形態による配線の評価方法に用いる試料の作製方法の他の例について、主要工程を示す概略断面図である。
【図３】第１の実施形態による配線の評価方法に用いる試料を用いたＳＩＭＳ分析を示す概略断面図である。
【図４】第１の実施形態による配線の評価方法に用いる試料を用いたbackside ＳＩＭＳ分析を示す概略断面図である。
【図５】backside ＳＩＭＳ法による試料の分析結果を、従来法により作製した試料との比較と共に示す図である。
【図６】各アニール条件に対する試料のＳＩＭＳ分析の可否について示す図である。
【図７】各アニール条件に対する、保護膜を有する試料のＳＩＭＳ分析の可否について示す図である。
【図８】電解めっきに用いる硫酸銅めっき液における各成分の改善条件について参照対象との比較で示す図である。
【図９】第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。
【図１０】図９に引き続き、第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。
【図１１】図１０に引き続き、第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。
【符号の説明】
【０１０２】
１ シリコン基板
１ａ，１０１ａ，１１２ａ 配線溝
２ａ，１０４，１２１ バリアメタル層
２ｂ，１０５ シード層
３ 配線導電材料
４ 配線様構造
５ 保護膜
１１，１２，１３ 試料
１０１，１０９ 層間絶縁膜
１０１ａ，１０２ａ，１０３ａ，１１０ａ，１１１ａ 開口
１０２，１１０，１１８ シリコン窒化膜
１０３，１１１ レジストパターン
１０７ 下部配線
１０８，１１７ キャップ層
１１２ｂ ビア孔
１１２ 溝
１１６ 上部配線
【技術分野】
【０００１】
本発明は、半導体装置における配線中の不純物濃度を評価する方法、及び当該評価方法を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置、例えばＣＭＯＳ−ＬＳＩに用いられる配線構造には、配線抵抗が低く、エレクトロマイグレーション(ＥＭ) 耐性及びストレスマイグレーション(ＳＩＶ)耐性が高い銅（Ｃｕ）配線が採用されている。
【０００３】
Ｃｕ配線は従来のＡｌ配線とは異なり、ドライエッチングによる加工が困難である。そこでＣｕ配線を形成するには、層間絶縁膜に、配線と接続するためのビア部を形成した後、配線を形成するための配線溝を層間絶縁膜に形成し、配線溝内にＣｕを埋め込む（シングル）ダマシン法や、ビア部を形成するためのビア孔内及び配線溝内を同時にＣｕで埋め込むデュアルダマシン法が適用されている。ここで、配線の成膜には、量産性及び製造コストの面から一般的に電解銅めっき法が採用されている。
【０００４】
ダマシン法の電解銅めっき膜には、Ｏ，Ｃ，Ｓ，Ｃｌ，Ｎ等の不純物が混入しており、これら配線中の不純物の存在が、ＥＭ耐性やＳＩＶ耐性等を低下させる主因の一つであることが知られている（例えば、非特許文献１，２を参照）。
一般的なＣｕ／Ｔａ（ＴａＮ）配線構造（Ｔａ（ＴａＮ）はＣｕの下地膜）における銅配線形成プロセスにおいては、ＥＭ耐性とＳＩＶ耐性とがトレードオフの関係にあるが、ＳＩＶの発生は主に配線を幅広に形成することに起因することが報告されている。従って、配線中の不純物濃度を把握し、更には配線幅の調節により不純物濃度を制御することが望まれる。
【０００５】
【特許文献１】特開平１１−２３４９７号公報
【非特許文献１】Influence. of. Copper Purity on Microstructure and Electromigration. B. Alers, et al. (IEEE 2004)
【非特許文献２】Design of ECP Additive for 65 nm-node Technology Cu BEOL Reliability , H. Shih, et al., (ITC 2005)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般的に、Ｃｕ配線導電材料の不純物濃度の評価は、試料として、基板の平坦部分の上や平坦な基板上にＣｕ配線に見立ててＣｕを成膜したものを用いて、二次イオン質量分析法（ＳＩＭＳ）により行われる。
【０００７】
これは以下の理由による。層間絶縁膜にダマシン法で形成した配線を有する、実際の配線構造と同等に形成された試料を用い、これをＳＩＭＳ法で分析した場合、配線幅に比べて測定のビーム径がかなり大きいために、ＳＩＭＳ法により配線導電材料以外の絶縁膜材料等が二次イオンに混入する。絶縁膜材料には、分析対象である不純物と同一の元素が含まれるため、分析結果には当該元素の影響が反映されてしまう。従って、配線中の不純物濃度を精度良く分析することが著しく困難であるため、上記の試料が用いられている。
【０００８】
しかしながら、上記のようにＣｕ配線に見立ててＣｕを成膜した試料を用いてＳＩＭＳ法で分析した場合、その不純物濃度の情報は、当該試料が実際の配線構造とは成膜様式が異なるために、実際のＣｕ配線の不純物濃度とは異なるという問題がある。現在のところ、実際のＣｕ配線の不純物濃度を可及的に正確に分析する手法は報告されておらず、暗中模索の現況にある。
【０００９】
本発明は、上記の課題に鑑みてなされたものであり、比較的簡易な構成の試料を用いて、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることを可能とし、更には当該知見を用いて、配線中の不純物濃度を低減化し、ＥＭ耐性及びＳＩＶ耐性に優れた信頼性の高い半導体装置を製造することを可能とする、配線の評価方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の配線の評価方法は、シリコン基板の表面を加工して溝を形成する工程と、前記溝内に導電材料を埋め込み、配線様構造を形成する工程と、前記配線様構造が形成された前記シリコン基板を試料として、前記配線様構造の前記配線導電材料内に存する不純物の濃度を分析する工程とを含む。
【００１１】
本発明の半導体装置の製造方法は、第１のシリコン基板の表面を加工して溝を形成する工程と、塩素元素を含有する第１の硫酸銅めっき液を用いて、前記溝内に導電材料を埋め込み、配線様構造を形成する第１の電解めっき工程と、前記配線様構造が形成された前記第１のシリコン基板を試料として、前記配線様構造の前記導電材料内に存する不純物の濃度を分析する工程と、第２のシリコン基板上に形成された絶縁膜を加工して配線溝を形成する工程と、塩素元素を含有する第２の硫酸銅めっき液を用いて、前記配線溝内に前記導電材料を埋め込み、配線構造を形成する第２の電解めっき工程とを含み、前記第２の硫酸銅めっき液中の塩素濃度は、前記分析結果に基づき制御される。
【発明の効果】
【００１２】
本発明によれば、比較的簡易な構成の試料を用いて、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることが可能となる。更には、当該知見を用いて、配線中の不純物濃度を低減化し、ＥＭ耐性及びＳＩＶ耐性に優れた信頼性の高い半導体装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００１３】
−本発明の基本骨子−
本発明者は、実際の配線構造に近似する状況で、配線導電材料の不純物濃度を精度良く測定する技術を確立すべく鋭意検討した結果、本発明に想到した。
本発明では、一般的に半導体基板として汎用されている単結晶のシリコン基板を用い、このシリコン基板を実際の配線構造の配線溝を形成する層間絶縁膜に見立て、シリコン基板に配線溝を形成し、例えば下地導電膜を介して配線導電材料を埋め込み、実際の配線構造の形態に近い配線様構造を形成する。
【００１４】
シリコン基板は、微細なエッチング加工が比較的容易であり、微細幅の配線溝でも容易且つ正確に形成することができる。しかも、層間絶縁膜と異なり、配線の不純物と同一の元素を含有しておらず、ＳＩＭＳ法による配線導電材料の分析の際に、測定される不純物濃度への影響はない。
【００１５】
従って、シリコン基板に配線溝及び配線様構造を形成してなる試料を用いて、配線様構造をスパッタし、配線様構造から飛散する元素により、配線様構造の配線導電材料内に存する不純物の濃度を分析する。例えばＳＩＭＳ法を用いて配線導電材料の分析を行なうことにより、実際の配線構造に近似する状況で配線導電材料の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることができる。
【００１６】
ここで、実際の配線構造において、層間絶縁膜の配線溝に配線を形成した後、グレインサイズを大きくして更なる抵抗低減化を図るべく、配線構造にアニール処理を施すことが多い。しかしながら、実際の配線構造と同様に、アニール処理により配線導電材料中で熱拡散した不純物の情報を得るべく、上記の配線様構造を有する試料をアニール処理すると、シリコン基板と下地導電膜とが反応して配線様構造が崩壊する懸念がある。
【００１７】
そこで本発明では、所定のアニール条件、例えば１５０℃以上３５０℃以下の範囲内の温度、及び９０秒間以上１８０秒間以下の処理時間のような比較的高温で長時間のアニール条件でアニール処理を行なう場合には、シリコン基板の配線溝の表面と下地導電膜との間に、上記の熱反応を防止するための保護膜、例えばＳｉＮ膜又はＳｉＣ膜を形成する。
但しこの場合、保護膜中で分析する不純物と同一の元素、例えばＳｉＮ膜を用いた場合にはＮを、ＳｉＣ膜を用いた場合にはＣを、分析する不純物の対象から除外する必要がある。
【００１８】
更に本発明では、上記の試料を用いた分析で得られた各種の不純物濃度の知見を、実際の配線構造の形成に適用する。即ち、上記の分析の結果に基づき、配線導電材料を調節、具体的には、配線導電材料中の前記不純物の割合を低減させる成分条件に配線導電材料を調節して、実際の配線構造を形成する。
この構成を採ることにより、配線中の不純物濃度を低減化した信頼性の高い半導体装置が実現する。
【００１９】
なお、特許文献１には、シリコン基板に形成した窪みを形成し、当該窪み内に周囲に対して凹状となるように測定対象物を設け（即ち、特許文献１の図１等に明示されているように、測定対象物は窪みを埋め込まないように、測定対象物の表面がシリコン基板の表面よりも低くされる。）、測定対象物に対して斜め方向から一次イオンを照射してＳＩＭＳ測定を行なう技術が開示されている。しかしながら、特許文献１の発明は、測定対象領域が周囲に比べて凹とされている場合に、優れた分解能でＳＩＭＳ測定を行なうべくなされたものであって、測定対象物の特定が皆無であることに加え、窪み形状も当然に一次イオンのビーム径よりも大きい矩形状のものが図示されている。本発明は、ダマシン配線の不純物を正確に特定することを目的とするものであり、スパッタ領域のサイズ、例えばＳＩＭＳ法では一次イオンのビーム径よりも著しく小さい幅の配線様構造が分析対象であり、しかもシリコン基板の配線溝を充填するように配線様構造を形成するのであって、周囲に比べて凹とされるものでもない。このように本発明は、特許文献１の発明とは目的及び構成が大きく異なる全くの別発明である。
【００２０】
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。
【００２１】
（第１の実施形態）
本実施形態では、配線の評価方法を開示する。以下、試料の作製方法、及び当該試料を用いた評価方法について順次説明する。
【００２２】
［試料の作製方法］
図１は、第１の実施形態による配線の評価方法に用いる試料の作製方法について、工程順に示す概略断面図である。
先ず図１（ａ），（ｂ）に示すように、シリコン基板１に配線溝１ａを形成する。
詳細には、単結晶のシリコン基板１の表面をパターニングし、配線形状の配線溝１ａを形成する。
【００２３】
続いて、図１（ｃ）に示すように、バリアメタル層２ａ及びシード層２ｂを順次形成する。
詳細には、シリコン基板１上に配線溝１ａの内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層２ａと、シード層２ｂとを順次堆積する。ここでは、バリアメタル層２ａを膜厚２０ｎｍ〜３０ｎｍ程度に、シード層２ｂを膜厚４０ｎｍ〜８０ｎｍ程度にそれぞれ形成する。
【００２４】
続いて、図１（ｄ）に示すように、配線溝１ａを配線導電材料３で埋め込む配線様構造４を形成する。
詳細には、シード層２ｂ上に、配線溝１ａを埋め込むように配線導電材料３を堆積する。配線導電材料３としては、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、及びマンガン（Ｍｎ）からなる群から選ばれた１種、又は前記群から選ばれた少なくとも２種の合金を含むものであり、ここでは例えばＣｕとする。この場合、シード層２ｂも同様にＣｕを材料として形成されており、Ｃｕの堆積によりシード層２ｂと配線導電材料３とが一体化する。また、配線導電材料３の堆積法としては、物理気相成長（ＰＶＤ）法、化学気相蒸着（ＣＶＤ）法、原子層堆積（ＡＬＤ)法、超臨界堆積法、電解めっき法、無電解めっき法のうちの少なくとも１種の方法で行なう。
【００２５】
そして、配線導電材料３の表層を例えば化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により研磨し、表面を平坦化する。これにより、配線溝１ａをバリアメタル層２ａを介して配線導電材料３で埋め込んでなる配線様構造４が形成され、試料１１が完成する。
【００２６】
ここで、本実施形態による配線の評価方法に用いる試料の作製方法の他の例について説明する。
実際の配線構造では、層間絶縁膜の配線溝に配線を形成した後、グレインサイズを大きくして更なる抵抗低減化を図るべく、配線構造にアニール処理を施すことが多い。本例では、このアニール処理を、配線様構造を崩壊させることなく行なうべく、保護膜を形成する。
【００２７】
図２は、本実施形態による配線の評価方法に用いる試料の作製方法の他の例について、主要工程を示す概略断面図である。
先ず、図１（ａ），（ｂ）と同様に、シリコン基板１に配線溝１ａを形成する。
詳細には、単結晶のシリコン基板１の表面をパターニングし、配線形状の配線溝１ａを形成する。
【００２８】
続いて、図２（ａ）に示すように、保護膜５を形成する。
詳細には、シリコン基板１上に配線溝１ａの内壁面を覆うように、例えばスパッタ法により、保護膜５としてＳｉＮ膜又はＳｉＣ膜を、例えば膜厚１０ｎｍ〜３０ｎｍ程度に形成する。
なお、保護膜５中で分析する不純物と同一の元素、例えばＳｉＮ膜を用いた場合にはＮを、ＳｉＣ膜を用いた場合にはＣを、後述するようにＳＩＭＳ法で分析する不純物の対象から除外する必要がある。
【００２９】
続いて、図２（ｂ）に示すように、図１（ｃ）と同様に、保護膜５上に配線溝１ａの内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層２ａと、配線導電材料３と同一の金属からなるシード層２ｂとを順次堆積する。
【００３０】
続いて、図２（ｃ）に示すように、図１（ｄ）と同様に、シード層２ｂ上に、配線溝１ａを埋め込むように配線導電材料３を堆積した後、配線導電材料３の表層をＣＭＰ法により研磨し、表面を平坦化する。これにより、配線溝１ａを保護膜５及びバリアメタル層２ａを介して配線導電材料３で埋め込んでなる配線様構造４が形成され、試料１２が完成する。
【００３１】
［試料を用いた評価方法］
以下、上記のように作製した試料１１（１２）を用いて、ここではＳＩＭＳ法により配線導電材料３の含有する不純物を分析する。
ＳＩＭＳ法は、セシウムイオン（Ｃｓ+）やリチウムイオン（Ｌｉ+）等の金属イオンを一次イオンに用いて、一次イオンをビーム状に試料に照射してスパッタし、試料の照射部位から飛散した二次イオンを高分解能質量分析計で検出して分析する手法である。
【００３２】
なお、ＳＩＭＳ法の代わりに、いわゆるＧＤＭＳ法を用いても良い場合がある。ＧＤＭＳ法では、導電性の固体試料を陰極とし、アルゴン雰囲気下で電圧を加えると正に帯電したＡｒプラズマが生成する。このＡｒプラズマにより試料の表面をスパッタし、放出された原子を放電プラズマ中でイオン化させ、そのイオンを高分解能質量分析計で検出する。
【００３３】
（１）試料表面に対するＳＩＭＳ分析
図３に示すように、Ｃｓ+を一次イオンに用いて、これをビーム状に試料１１の表面に照射し、当該表面から飛散した二次イオンを検出し、配線導電材料３中の不純物を分析する。
【００３４】
（２）試料裏面に対するＳＩＭＳ（backside ＳＩＭＳ）分析
この場合、試料１１のように配線導電材料３の表面を平坦化する必要はない。従って、図４（ａ）に示すように、図１（ｄ）で配線導電材料３の表面研磨を施さない状態で試料１３とする。
そして、図４（ｂ）に示すように、Ｃｓ+を一次イオンに用いて、これをビーム状に試料１１の裏面に、配線導電材料３の底部を削り取るまで照射し、当該表面から飛散した二次イオンを検出し、配線導電材料３中の不純物を分析する。
【００３５】
backside ＳＩＭＳ法による試料１３の分析結果を、従来法により作製した試料との比較と共に図５に示す。
ここでは、以下の３種類の試料を用意した。
サンプル１：平坦な基板上にＣｕ配線に見立ててＣｕを成膜したもの
サンプル２：層間絶縁膜の配線溝に配線溝が形成された、実際の配線構造基板
サンプル３：試料１３（幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線）
【００３６】
各サンプル１〜３では、半導体の配線導電材料として現在のところ最も主流であるＣｕを電解めっき法で成膜した。めっき液は、所定量の添加剤を含む一般的なものを用い、所定の電流密度・回転条件で成膜した。
図５に示すように、不純物として酸素（Ｏ）、炭素（Ｃ）、塩素（Ｃｌ）、硫黄（Ｓ）について各サンプル１〜３について分析したところ、サンプル２では層間絶縁膜に含有された酸素（Ｏ）及びＣ（Ｃ）が測定に影響を与えて正確な分析結果が得られないことが判る。サンプル１ではその形態が実際の配線構造と異なるために十分な結果とは言えない。これに対してサンプル３では、その形態がサンプル１に比べて実際の配線構造に可及的に近似したものであり、各不純物濃度についての悪影響は見られず、実際の配線構造の不純物濃度に極めて近いと見なせる結果が得られたものと考えられる。
【００３７】
（３）保護膜５を有しない試料１１を用いた場合のアニール処理の制限
上述したように、試料１１をアニール処理すると、処理条件によってはシリコン基板１とバリアメタル層２ａとが熱反応し、配線様構造４が崩壊してＳＩＭＳ分析が困難になる場合がある。
ＳＩＭＳ分析の可否は、バリアメタル層２ａの成膜条件、配線様構造４の形成後のアニール温度条件、分析対象の配線幅により状況は異なる。ここでは、バリアメタル層２ａを膜厚３０ｎｍのＴａ膜とし、配線導電材料３としてＣｕを用い、配線幅の異なる３種類の試料１１について、各アニール条件に対するＳＩＭＳ分析の可否について調べた。３種類の配線様構造４については、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線、幅１００ｎｍ／１００ｎｍの１：１のＬ＆Ｓ配線、幅５００ｎｍ／５００ｎｍの１：１のＬ＆Ｓ配線とした。
【００３８】
実験結果を図６に示す。
最も幅狭の７０ｎｍ／７０ｎｍでは、２５０℃で９０秒間の処理条件によるアニール処理までは、許容範囲であると見なせる結果が得られた。１００ｎｍ／１００ｎｍでは、２５０℃で９０秒間の処理条件によるアニール処理までは十分に分析可能であったが、２７５℃で９０秒間の処理条件では十分な分析は困難となる。最も幅広の５００ｎｍ／５００ｎｍでは、３００℃で９０秒間の処理条件によるアニール処理までは十分に分析可能であったが、３５０℃で９０秒間の処理条件では配線様構造４が崩壊し、分析不可となった。
以上より、保護膜５を有しない試料１１であっても、アニールの処理条件を限定すれば、実際の配線構造を形成する際のアニール処理による不純物の熱拡散について、正確な情報が得られることが確認された。
【００３９】
（４）保護膜５を有する試料１２を用いた場合のアニール処理の制限
続いて、保護膜５として、膜厚が２０ｎｍ程度のＳｉＮ膜を有する試料１２について、上記と同様にバリアメタル層２ａを膜厚３０ｎｍのＴａ膜とし、配線導電材料３としてＣｕを用い、配線幅の異なる３種類の試料１１について、アニール処理に対するＳＩＭＳ分析の可否について調べた。３種類の配線様構造４については、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線、幅１００ｎｍ／１００ｎｍの１：１のＬ＆Ｓ配線、幅５００ｎｍ／５００ｎｍの１：１のＬ＆Ｓ配線とした。
【００４０】
実験結果を図７に示す。
この試料１２では、３種類のＬ＆Ｓ配線の全てについて、３５０℃で１８０秒間とした高温・長時間の処理条件でアニール処理を行なっても、配線様構造４には全く崩壊が確認されず、十分に分析可能であるという結果が得られた。
以上より、保護膜５を形成することにより、高温・長時間のアニール処理にも十分耐えることが判った。試料１２を用いることにより、実際の配線構造を形成する際の幅広い温度範囲のアニール処理による不純物の熱拡散について、正確な情報が得られることが確認された。
【００４１】
以上説明したように、本実施形態によれば、比較的簡易な構成の試料１１〜１３を用いて、実際の配線構造に近似する状況で配線導電材料３の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得ることが可能となる。
【００４２】
（第２の実施形態）
本実施形態では、第１の実施形態で説明した配線の評価方法を適用した、半導体装置の製造方法を開示する。
本実施形態では、半導体装置を製造するに際して、第１の実施形態による配線の評価方法で得られた知見に基づき、配線導電材料の不純物濃度を制御して、配線構造を形成する。
【００４３】
本実施形態における半導体装置の製造方法を説明するにあたり、当該製造方法に適用される配線導電材料の一例について説明する。
先ず、配線の評価方法で得られた、配線導電材料の各種成膜方法毎の知見について説明する。
【００４４】
（１）電解めっき法により配線導電材料（Ｃｕ）を成膜した場合
ここでは、第１の実施形態で説明した作製方法で作製した試料１１における配線導電材料３の各不純物濃度の値について、配線導電材料３を電解めっき法により成膜する場合において、電解めっきに用いる硫酸銅めっき液における各成分の改善条件を探索した。
【００４５】
試料１１としては、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線として作製したものを用いた。測定対象の不純物は、酸素（Ｏ）、炭素（Ｃ）、塩素（Ｃｌ）、硫黄（Ｓ）である。
【００４６】
実験結果を図８に示す。
ここでは先ず、第１の実施形態で説明した作製方法により、参照対象となる試料１１（図８中、ＲＥＦで示す。）を作製し、これを用いてＳＩＭＳ法により各不純物濃度を分析した。この結果を踏まえて、硫酸銅めっき液における各成分のうち、無機成分である塩素の濃度を増加させ（５０ｍｇ／ｌ→７５ｍｇ／ｌ）、他の成分条件は変えずにＣｕめっき液を調節し、同様に試料１１（図８中、改善条件で示す。）を作製した。この試料１１を用いてＳＩＭＳ法により各不純物濃度を分析したところ、不純物のうち、炭素の濃度が減少（３．０×１０19atoms／ｃｍ3→２．３×１０19atoms／ｃｍ3）することが確認された。また、硫黄（Ｓ）の濃度も減少（３．４×１０19atoms／ｃｍ3→２．３×１０19atoms／ｃｍ3）することが判った。
【００４７】
（２）化学気相蒸着（ＣＶＤ）法により配線導電材料（Ｃｕ）を成膜した場合
ここでは、ここでは、第１の実施形態で説明した作製方法で作製した試料１１における配線導電材料３の各不純物濃度の値について、配線導電材料３をＣＶＤ法により成膜する場合において、成膜の改善条件を探索した。
【００４８】
試料１１としては、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線として作製したものを用いた。ここでは、スパッタ法によりシリコン基板１の配線溝１ａにＴａ及びＴａＮからなるバリアメタル層２ａを膜厚５ｎｍ程度に形成し、引き続き同一のスパッタ装置内で、スパッタ法によりＣｕからなるシード層２ｂを膜厚５０ｎｍ程度に形成した。その後、配線導電材料３をＣｕとし、シリコン基板１をＣｕ−ＣＶＤ装置に導入して、Ｃｕ−ＣＶＤにより配線溝１ａ内をバリアメタル層２ａ及びシード層２ｂを介してＣｕで埋め込んだ。
【００４９】
Ｃｕ−ＣＶＤの成膜条件は、Cu(hfac)tmvs（Trimethylvinylsilyl hexafluoroacetylacetonate Cu(I) を主原料として用い、流量０．３ｇ／min、基板温度を１８０℃、成膜圧力を１００Ｐａとし、キャリアガスとしてＨ2／Ｈｅの混合ガスを用いて６００ｓｃｃｍの流量でＣｕ−ＣＶＤ装置に供給した。
【００５０】
上記のように作製した試料１１を用いてＳＩＭＳ法により各不純物濃度を分析した。測定対象の不純物は、炭素（Ｃ）及び酸素（Ｏ）である。その結果、各不純物濃度は、炭素については、１×１０18atoms／ｃｍ3（Ｄ．Ｌ．）よりも小値であり、酸素については、３×１０18atoms／ｃｍ3であった。この知見に基づき、Ｃｕ−ＣＶＤの原料純度を高く設定し、低圧でＨ2／Ｈｅの混合ガスをキャリアガスとして用い、後述する製造方法により、高純度の微細配線を形成することができた。Ｃｕ−ＣＶＤの場合、電解めっきと異なり、配線導電材料内の不純物は配線幅によらず一定であった。
【００５１】
なおここでは、バリアメタル層としてＴａ／ＴａＮの積層膜を用いたが、Ｔｉ又はＺｒ、或いはこれらの窒素化合物等を用いても良い。また、シード層には純Ｃｕを用いたが、配線導電材料のＣＶＤ成膜時における凝集を抑えるために、Ａｌ，Ｍｎ，Ｓｎ，Ｔｉ等の不純物を微量加した合金層を用いても良い。この構成を採ることにより、Ｃｕ−ＣＶＤによるＣｕの埋め込み性を向上させることができる。
【００５２】
（３）物理気相成長（ＰＶＤ）法により配線導電材料（Ｃｕ）を成膜した場合
ここでは、、第１の実施形態で説明した作製方法で作製した試料１１における配線導電材料３の各不純物濃度の値について、配線導電材料３をＰＶＤ法により成膜する場合において、成膜の改善条件を探索した。
【００５３】
試料１１としては、幅７０ｎｍ／７０ｎｍの１：１のＬ＆Ｓ配線として作製したものを用いた。ここでは、スパッタ法によりシリコン基板１の配線溝１ａにＴａ及びＴａＮからなるバリアメタル層２ａを膜厚１０ｎｍ程度に形成し、引き続き同一のスパッタ装置内で、スパッタ法によりＣｕ層を膜厚３０ｎｍ程度に形成し、同装置内において２５０℃で３０秒間のアニール処理を行なった。このＣｕ層の成膜及びアニール処理からなる一連工程を５回繰り返し行い、配線溝１ａ内をバリアメタル層２ａを介してＣｕで埋め込んだ。
【００５４】
Ｃｕ−ＰＶＤの成膜条件としては、シリコン基板−ターゲット間距離を４５０ｍｍ、成膜圧力を１×１０-3Ｐａとした低圧ロングスロー方式のマグネトロンスパッタで行い、ターゲット電圧を１５ｋＷ、基板バイアスを６０Ｗにして、配線溝１ａ内に到達するＣｕイオンの指向性が十分に高い条件で行なった。成膜後のアニール処理により、成膜されたＣｕ表面が平滑化される。この一連工程を繰り返すことにより、Ｃｕの埋め込み性を向上させることができる。
【００５５】
上記のように作製した試料１１を用いてＳＩＭＳ法により各不純物濃度を分析した。測定対象の不純物は、炭素（Ｃ）及び酸素（Ｏ）である。その結果、各不純物濃度は、炭素については、１．１×１０18atoms／ｃｍ3（Ｄ．Ｌ．）よりも小値であり、酸素については、２．２×１０18atoms／ｃｍ3（Ｄ．Ｌ．）よりも小値であった。この知見に基づき、後述する製造方法を実行することにより、高純度の微細配線を形成することができた。Ｃｕ−ＰＶＤの場合も、電解めっきと異なり、配線導電材料内の不純物は配線幅によらず一定であった。
【００５６】
通常、ＰＶＤ法で微細配線内を埋め込むことは困難であるが、今回の事例のように指向性を高めたイオンを用いたり、Ｃｕ成膜中にシリコン基板を１５０℃〜３００℃に加熱したり、イオン衝撃の運動量を利用して成膜中に表面のＣｕ拡散を増殖させたり、成膜とエッチングを交互に繰り返す等の手法を採用することにより、良好な埋め込みが可能となる。
なおここでは、バリアメタル層としてＴａ／ＴａＮの積層膜を用いたが、Ｔｉ又はＺｒ、或いはこれらの窒素化合物等を用いても良い。
【００５７】
以下、本実施形態における半導体装置の製造方法について説明する。ここでは、例えば上記の（１）で説明した電解めっき法により配線導電材料（Ｃｕ）を成膜する場合について例示する。
図９〜図１１は、第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。図示の便宜上、図９〜図１１では、シリコン基板及び半導体素子を省略し、半導体素子を覆う層間絶縁膜から上層部位のみを示す。
【００５８】
先ず、シリコン基板上にＳＴＩ等の素子分離構造で画定された活性領域に、所定の半導体素子を形成する。半導体素子としては、例えばシリコン基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート電極の両側における活性領域の表層部位に不純物を導入してなるソース／ドレインとを備えた、ＭＯＳトランジスタ等が挙げられる。
【００５９】
続いて、図９（ａ）に示すように、層間絶縁膜１０１及びシリコン窒化膜１０２を順次形成する。
詳細には、半導体素子を覆うように、ＣＶＤ法等により、例えばシリコン酸化膜からなる層間絶縁膜１０１を膜厚２００ｎｍ〜３００ｎｍ程度に堆積する。
次に、ＣＶＤ法等により、層間絶縁膜１０１上にシリコン窒化膜１０２を膜厚５０ｎｍ〜１００ｎｍ程度に堆積する。
【００６０】
続いて、図９（ｂ）に示すように、レジストパターン１０３を形成する。
詳細には、シリコン窒化膜１０２上にレジストを塗布し、リソグラフィーによりレジストを加工して、配線形状の開口１０３ａを形成し、レジストパターン１０３とする。
【００６１】
続いて、図９（ｃ）に示すように、シリコン窒化膜１０２を加工する。
詳細には、レジストパターン１０３をマスクとして、シリコン窒化膜１０２をドライエッチングにより加工する。これにより、シリコン窒化膜１０２には、レジストパターン１０３の開口１０３ａに倣った配線形状の開口１０２ａが形成される。
【００６２】
続いて、図９（ｄ）に示すように、層間絶縁膜１０１に配線溝１０１ａを形成する。
詳細には、レジストパターン１０３及びシリコン窒化膜１０２をマスクとして、層間絶縁膜１０１をドライエッチングにより加工する。これにより、層間絶縁膜１０１には、シリコン窒化膜１０２の開口１０２ａに倣った形状の配線溝１０１ａが形成される。
レジストパターン１０３は、例えば灰化処理等により除去される。
【００６３】
続いて、図９（ｅ）に示すように、バリアメタル層１０４及びシード層１０５を順次形成する。
層間絶縁膜１０１上に配線溝１０１ａの内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層１０４と、Ｃｕめっきのためのシード層１０５とを順次堆積する。ここでは、バリアメタル層１０４を膜厚１０ｎｍ〜３０ｎｍ程度に、シード層１０５を膜厚４０ｎｍ〜８０ｎｍ程度にそれぞれ形成する。
【００６４】
続いて、図１０（ａ）に示すように、配線溝１０１ａをＣｕ１０６で埋め込む。
本実施形態では、配線導電材料であるＣｕを電解めっき法により成膜する場合において、電解めっきに用いる硫酸銅めっき液の各成分を調節すべく、上述のように試料１１又は試料１２を作製し、例えばＳＩＭＳ法により不純物濃度を測定する。その結果、例えば、上述のように塩素の濃度を増加させることにより、配線導電材料であるＣｕの不純物濃度（ここでは炭素濃度）を低下させることができる、という知見が得られる。本実施形態では、この知見を用いて、Ｃｕ１０６を電解めっき形成するための硫酸銅めっき液を調節制御（例えば塩素濃度の増加）し、当該硫酸銅めっき液を用いて電解めっきを実行する。
【００６５】
なお、電解めっき法の代わりにＣＶＤ法やＰＶＤ法を用いてＣｕ成膜する場合には、例えば上記の（１）で説明したように試料１１又は試料１２を用いてＳＩＭＳ分析を行い、その結果（成膜条件）をＣｕ成膜に反映させれば良い。
【００６６】
詳細には、上記のように成分が調節された硫酸銅めっき液を用いた電解めっき法により、シード層１０５上に、層間絶縁膜１０１の配線溝１０１ａを埋め込むように、Ｃｕ１０６を成膜する。このとき、Ｃｕ１０６の堆積によりシード層１０５とＣｕ１０６とが一体化する。
【００６７】
次に、必要に応じてＣｕ１０６をアニール処理する。このアニール処理は、Ｃｕのグレインサイズを大きくして更なる抵抗低減化を図るものであり、例えば１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で実行される。このアニール処理を行なう場合には、上記の温度及び処理時間により、例えば３５０℃に近い温度で１８０秒間に近い処理時間によりアニール処理を行なう場合には、当該アニール処理と同一のアニール処理をＳＩＭＳ分析用の試料に施すべく、試料としては、ＳｉＣやＳｉＮの保護膜５を備えた試料１２を用いることが好ましい。
【００６８】
続いて、図１０（ｂ）に示すように、Ｃｕ１０６の表層を平坦化して、下部配線１０７を形成する。
詳細には、Ｃｕ１０６の表層を、シリコン窒化膜１０２を研磨ストッパーとしてＣＭＰ法により研磨し、表面を平坦化する。これにより、配線溝１０１ａをバリアメタル層１０４を介してＣｕ１０６で埋め込んでなる下部配線１０７が形成される。
【００６９】
続いて、図１０（ｃ）に示すように、キャップ層１０８を形成する。
詳細には、絶縁膜、例えばＳｉＣ膜を、下部配線１０７を覆うようにシリコン窒化膜１０２上に、プラズマＣＶＤ法等により膜厚３０ｎｍ〜１００ｎｍ程度に堆積し、キャップ層１０８を形成する。このキャップ層１０８は、下部配線１０７の界面におけるＣｕの拡散を防止するために形成される。
【００７０】
続いて、図１０（ｄ）に示すように、内部にシリコン窒化膜１１８を有する層間絶縁膜１０９を形成する。
詳細には、キャップ層１０８上にＣＶＤ法等により、例えばシリコン酸化膜を堆積する。
次に、このシリコン酸化膜上に、シリコン酸化膜よりもエッチングレートの低い材料、例えばシリコン窒化膜１１８を堆積する。そして、このシリコン窒化膜１１８を加工し、下層に存する下部配線１０７に位置整合する部位に、ビア孔形状の開口１１８ａを形成する。
【００７１】
次に、シリコン窒化膜１１８を覆うようにシリコン酸化膜を堆積する。
以上により、内部に開口１１８ａが形成されたシリコン窒化膜１１８を有する、シリコン酸化膜からなる層間絶縁膜１０９が形成される。
【００７２】
続いて、図１１（ａ）に示すように、シリコン窒化膜１１０を形成し、レジストパターン１１１を用いてシリコン窒化膜１１０を加工する。
詳細には、ＣＶＤ法等により、層間絶縁膜１０９上にシリコン窒化膜１１０を膜厚５０ｎｍ〜１００ｎｍ程度に堆積する。
次に、シリコン窒化膜１０９上にレジストを塗布し、リソグラフィーによりレジストを加工して、配線形状の開口１１１ａを形成し、レジストパターン１１１とする。
次に、ジストパターン１１１をマスクとして、シリコン窒化膜１１０をドライエッチングにより加工する。これにより、シリコン窒化膜１１０には、レジストパターン１１１の開口１１１ａに倣った配線形状の開口１１０ａが形成される。
【００７３】
続いて、図１１（ｂ）に示すように、層間絶縁膜１０９に、配線溝１１２ａ及びビア孔１１２ｂからなる溝１１２を形成する。
詳細には、レジストパターン１１１及びシリコン窒化膜１１０をマスクとして、層間絶縁膜１０９を、下部配線１０７の表面の一部が露出するまで、ドライエッチングにより加工する。即ちこの場合、層間絶縁膜１０９の上部については、シリコン窒化膜１１８がエッチングストッパーとなり、シリコン窒化膜１１０の開口１１０ａに倣った形状の配線溝１１２ａが形成される。引き続き上記のドライエッチングを下部配線１０７の表面の一部が露出するまで実行することにより、層間絶縁膜１０９の下部には、シリコン窒化膜１１８の開口１１８ａに倣った形状のビア孔１１２ｂが形成される。このように、１回の連続したドライエッチングにより、層間絶縁膜１０９には、配線溝１１２ａとビア孔１１２ｂとが一体となった溝１１２が形成される。
【００７４】
続いて、図１１（ｃ）に示すように、下部配線１０７と電気的に接続される上部配線１１６を形成する。
詳細には、先ず、層間絶縁膜１０９上に溝１１２の内壁面を覆うように、例えばスパッタ法により、下地導電膜としてＴａからなるバリアメタル層１２１と、Ｃｕめっきのためのシード層（不図示）とを順次堆積する。ここでは、バリアメタル層１２１を膜厚１０ｎｍ〜３０ｎｍ程度に、シード層を膜厚４０ｎｍ〜８０ｎｍ程度にそれぞれ形成する。
【００７５】
次に、配線１１２をＣｕ１０６で埋め込む。
ここでも、下部配線１０７の形成時と同様に、試料１１又は試料１２を用いたＳＩＭＳ分析で得られた知見を用いて、Ｃｕ１０６を電解めっき形成するための硫酸銅めっき液を調節制御（例えば塩素濃度の増加）し、当該硫酸銅めっき液を用いて電解めっきを実行する。上記のように成分が調節された硫酸銅めっき液を用いた電解めっき法により、シード層上に、層間絶縁膜１０９の溝１１２を埋め込むように、Ｃｕ１０６を成膜する。このとき、Ｃｕ１０６の堆積によりシード層とＣｕ１０６とが一体化する。
【００７６】
次に、必要に応じてＣｕ１０６をアニール処理する。このアニール処理は、Ｃｕのグレインサイズを大きくして更なる抵抗低減化を図るものであり、例えば１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で実行される。この場合にも、当該アニール処理を見込んで、ＳＩＭＳ分析の際に試料１２を用いても良い。
【００７７】
次に、Ｃｕ１０６の表層を、シリコン窒化膜１１０を研磨ストッパーとしてＣＭＰ法により研磨し、表面を平坦化する。これにより、溝１１２をバリアメタル層１２１を介してＣｕ１０６で埋め込んでなり、下部配線１０７と電気的に接続されてなる上部配線１１６が形成される。
そして、絶縁膜、例えばＳｉＣ膜を、上部配線１１６を覆うようにシリコン窒化膜１１０上に、プラズマＣＶＤ法等により膜厚３０ｎｍ〜１００ｎｍ程度に堆積し、キャップ層１１７を形成する。
【００７８】
上記したような、層間絶縁膜内に下部配線及び上部配線が形成されてなる配線構造を、必要に応じて複数層、積層形成し、多層配線構造を有する半導体装置を完成させる。
【００７９】
以上説明したように、本実施形態によれば、比較的簡易な構成の試料１１〜１３を用いて、実際の配線構造に近似する状況で配線導電材料３の不純物濃度を精度良く測定し、実際の配線構造に極めて近い不純物濃度の知見を得た後、当該知見を用いて、下部配線１０７及び上部配線１１６中の不純物濃度を低減化し、ＥＭ耐性及びＳＩＶ耐性に優れた信頼性の高い半導体装置を製造することが可能となる。
【００８０】
以下、本発明の諸態様を付記としてまとめて記載する。
【００８１】
（付記１）シリコン基板の表面を加工して溝を形成する工程と、
前記溝内に導電材料を埋め込み、配線様構造を形成する工程と、
前記配線様構造が形成された前記シリコン基板を試料として、前記配線様構造の前記配線導電材料内に存する不純物の濃度を分析する工程と
を含むことを特徴とする配線の評価方法。
【００８２】
（付記２）前記溝内に前記導電材料を埋め込む工程は、
前記溝内に下地導電膜を形成する工程と、
前記下地導電膜上に前記導電材料を形成する工程と
を含むことを特徴とする付記１に記載の配線の評価方法。
【００８３】
（付記３）前記下地導電膜は、Ｔａ，ＴａＮ及びＴｉＮから選ばれた１種であることを特徴とする付記２に記載の配線の評価方法。
【００８４】
（付記４）前記溝の表面と前記下地導電膜との間に、ＳｉＮ膜又はＳｉＣ膜を形成することを特徴とする付記２に記載の配線の評価方法。
【００８５】
（付記５）前記配線様構造を形成した後、前記分析を行なう前に、前記シリコン基板をアニール処理する工程を更に含むことを特徴とする付記１〜４のいずれか１項に記載の配線の評価方法。
【００８６】
（付記６）前記アニール処理は、１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で行われることを特徴とする付記４に記載の配線の評価方法。
【００８７】
（付記７）前記配線導電材料は、金、銀、銅、アルミニウム、白金、及びマンガンからなる群から選ばれた１種、又は前記群から選ばれた少なくとも２種を含むことを特徴とする付記１〜６のいずれか１項に記載の配線の評価方法。
【００８８】
（付記８）前記不純物は、Ｓ，Ｃｌ，Ｏ，Ｃ，及びＮから選ばれた少なくとも１種であることを特徴とする付記１〜７のいずれか１項に記載の配線の評価方法。
【００８９】
（付記９）前記配線溝内に前記配線導電材料を埋め込むに際して、物理気相成長（ＰＶＤ）法、化学気相蒸着（ＣＶＤ）法、原子層堆積（ＡＬＤ）法、超臨界堆積法、電解めっき法、及び無電解めっき法のうちから選ばれた少なくとも１種の成膜方法を用いることを特徴とする付記１〜８のいずれか１項に記載の配線の評価方法。
【００９０】
（付記１０）前記分析は、前記配線様構造をスパッタし、前記配線様構造から飛散する元素を検出することにより行なわれることを特徴とする付記１〜９のいずれか１項に記載の配線の評価方法。
【００９１】
（付記１１）前記配線様構造の幅が前記スパッタ領域のサイズよりも小さいことを特徴とする付記１０に記載の配線の評価方法。
【００９２】
（付記１２）前記分析は、二次イオン質量分析法で行なわれることを特徴とする付記１０又は１１に記載の配線の評価方法。
【００９３】
（付記１３）前記配線様構造を形成した後、前記配線様構造の表面を研磨して平坦化する工程を更に含むことを特徴とする付記１〜１２のいずれか１項に記載の配線の評価方法。
【００９４】
（付記１４）前記分析の際に、前記シリコン基板の裏面から前記ビームを照射することを特徴とする付記１２に記載の配線の評価方法。
【００９５】
（付記１５）第１のシリコン基板の表面を加工して溝を形成する工程と、
塩素元素を含有する第１の硫酸銅めっき液を用いて、前記溝内に導電材料を埋め込み、配線様構造を形成する第１の電解めっき工程と、
前記配線様構造が形成された前記第１のシリコン基板を試料として、前記配線様構造の前記導電材料内に存する不純物の濃度を分析する工程と、
第２のシリコン基板上に形成された絶縁膜を加工して配線溝を形成する工程と、
塩素元素を含有する第２の硫酸銅めっき液を用いて、前記配線溝内に前記導電材料を埋め込み、配線構造を形成する第２の電解めっき工程と
を含み、
前記第２の硫酸銅めっき液中の塩素濃度は、前記分析結果に基づき制御されることを特徴とする半導体装置の製造方法。
【００９６】
（付記１６）前記不純物は炭素又は硫黄であり、前記分析において所定量以上の前記炭素又は硫黄が検出された場合、前記第２の硫酸銅めっき液の塩素濃度を、前記第１の硫酸銅めっき液の塩素濃度よりも高くすることを特徴とする付記１５に記載の半導体装置の製造方法。
【００９７】
（付記１７）前記溝の表面に、ＳｉＮ膜又はＳｉＣ膜を形成することを特徴とする付記１５又は１６に記載の半導体装置の製造方法。
【００９８】
（付記１８）前記配線様構造を形成した後、前記分析を行なう前に、前記シリコン基板をアニール処理する工程を更に含むことを特徴とする付記１７に記載の半導体装置の製造方法。
【００９９】
（付記１９）前記アニール処理は、１５０℃以上３５０℃以下の範囲内の温度、９０秒間以上１８０秒間以下の処理時間で行われることを特徴とする付記１８に記載の半導体装置の製造方法。
【０１００】
（付記２０）前記分析は、二次イオン質量分析法で行なわれることを特徴とする付記１５〜１９のいずれか１項に記載の半導体装置の製造方法。
【図面の簡単な説明】
【０１０１】
【図１】第１の実施形態による配線の評価方法に用いる試料の作製方法について、工程順に示す概略断面図である。
【図２】本実施形態による配線の評価方法に用いる試料の作製方法の他の例について、主要工程を示す概略断面図である。
【図３】第１の実施形態による配線の評価方法に用いる試料を用いたＳＩＭＳ分析を示す概略断面図である。
【図４】第１の実施形態による配線の評価方法に用いる試料を用いたbackside ＳＩＭＳ分析を示す概略断面図である。
【図５】backside ＳＩＭＳ法による試料の分析結果を、従来法により作製した試料との比較と共に示す図である。
【図６】各アニール条件に対する試料のＳＩＭＳ分析の可否について示す図である。
【図７】各アニール条件に対する、保護膜を有する試料のＳＩＭＳ分析の可否について示す図である。
【図８】電解めっきに用いる硫酸銅めっき液における各成分の改善条件について参照対象との比較で示す図である。
【図９】第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。
【図１０】図９に引き続き、第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。
【図１１】図１０に引き続き、第２の実施形態による半導体装置の製造方法について、工程順に示す概略断面図である。
【符号の説明】
【０１０２】
１ シリコン基板
１ａ，１０１ａ，１１２ａ 配線溝
２ａ，１０４，１２１ バリアメタル層
２ｂ，１０５ シード層
３ 配線導電材料
４ 配線様構造
５ 保護膜
１１，１２，１３ 試料
１０１，１０９ 層間絶縁膜
１０１ａ，１０２ａ，１０３ａ，１１０ａ，１１１ａ 開口
１０２，１１０，１１８ シリコン窒化膜
１０３，１１１ レジストパターン
１０７ 下部配線
１０８，１１７ キャップ層
１１２ｂ ビア孔
１１２ 溝
１１６ 上部配線
【特許請求の範囲】
【請求項１】
シリコン基板の表面を加工して溝を形成する工程と、
前記溝内に導電材料を埋め込み、配線様構造を形成する工程と、
前記配線様構造が形成された前記シリコン基板を試料として、前記配線様構造の前記配線導電材料内に存する不純物の濃度を分析する工程と
を含むことを特徴とする配線の評価方法。
【請求項２】
前記溝内に前記導電材料を埋め込む工程は、
前記溝内に下地導電膜を形成する工程と、
前記下地導電膜上に前記導電材料を形成する工程と
を含むことを特徴とする請求項１に記載の配線の評価方法。
【請求項３】
前記溝の表面と前記下地導電膜との間に、ＳｉＮ膜又はＳｉＣ膜を形成することを特徴とする請求項２に記載の配線の評価方法。
【請求項４】
前記分析は、二次イオン質量分析法で行なわれることを特徴とする請求項１〜３のいずれか１項に記載の配線の評価方法。
【請求項５】
第１のシリコン基板の表面を加工して溝を形成する工程と、
塩素元素を含有する第１の硫酸銅めっき液を用いて、前記溝内に導電材料を埋め込み、配線様構造を形成する第１の電解めっき工程と、
前記配線様構造が形成された前記第１のシリコン基板を試料として、前記配線様構造の前記導電材料内に存する不純物の濃度を分析する工程と、
第２のシリコン基板上に形成された絶縁膜を加工して配線溝を形成する工程と、
塩素元素を含有する第２の硫酸銅めっき液を用いて、前記配線溝内に前記導電材料を埋め込み、配線構造を形成する第２の電解めっき工程と
を含み、
前記第２の硫酸銅めっき液中の塩素濃度は、前記分析結果に基づき制御されることを特徴とする半導体装置の製造方法。
【請求項１】
シリコン基板の表面を加工して溝を形成する工程と、
前記溝内に導電材料を埋め込み、配線様構造を形成する工程と、
前記配線様構造が形成された前記シリコン基板を試料として、前記配線様構造の前記配線導電材料内に存する不純物の濃度を分析する工程と
を含むことを特徴とする配線の評価方法。
【請求項２】
前記溝内に前記導電材料を埋め込む工程は、
前記溝内に下地導電膜を形成する工程と、
前記下地導電膜上に前記導電材料を形成する工程と
を含むことを特徴とする請求項１に記載の配線の評価方法。
【請求項３】
前記溝の表面と前記下地導電膜との間に、ＳｉＮ膜又はＳｉＣ膜を形成することを特徴とする請求項２に記載の配線の評価方法。
【請求項４】
前記分析は、二次イオン質量分析法で行なわれることを特徴とする請求項１〜３のいずれか１項に記載の配線の評価方法。
【請求項５】
第１のシリコン基板の表面を加工して溝を形成する工程と、
塩素元素を含有する第１の硫酸銅めっき液を用いて、前記溝内に導電材料を埋め込み、配線様構造を形成する第１の電解めっき工程と、
前記配線様構造が形成された前記第１のシリコン基板を試料として、前記配線様構造の前記導電材料内に存する不純物の濃度を分析する工程と、
第２のシリコン基板上に形成された絶縁膜を加工して配線溝を形成する工程と、
塩素元素を含有する第２の硫酸銅めっき液を用いて、前記配線溝内に前記導電材料を埋め込み、配線構造を形成する第２の電解めっき工程と
を含み、
前記第２の硫酸銅めっき液中の塩素濃度は、前記分析結果に基づき制御されることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００８−２４９６３２（Ｐ２００８−２４９６３２Ａ）
【公開日】平成２０年１０月１６日（２００８．１０．１６）
【国際特許分類】
【出願番号】特願２００７−９４０２２（Ｐ２００７−９４０２２）
【出願日】平成１９年３月３０日（２００７．３．３０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２０年１０月１６日（２００８．１０．１６）
【国際特許分類】
【出願日】平成１９年３月３０日（２００７．３．３０）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]