【課題】硬化性に優れ、かつ、低誘電率を有する絶縁膜を製造することができる絶縁膜の製造方法、及び、前記製造方法により得られる絶縁膜を提供すること。
【解決手段】膜形成用組成物を塗布する工程と、塗布した膜形成用組成物に紫外線を照射する工程とを含み、前記膜形成用組成物が、ラジカル重合開始剤と、式（１）で表される化合物及び／又は少なくともこれを用いて重合した重合体を含むことを特徴とする絶縁膜の製造方法。
（もっと読む）

【課題】シリカ系絶縁膜を用いた半導体装置の製造方法に関し、ドライエッチングのダメージに起因する誘電率増加を回復するとともに、大気放置による誘電率の増加を防止できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１００上に、シリカ系の絶縁材料の絶縁膜１０２を形成し、絶縁膜１０２をドライエッチングにより加工し、加工した絶縁膜１０２にシラン化合物を作用させることにより、ドライエッチングのダメージによって絶縁膜１０２内に導入されたＳｉ−ＯＨ結合にシラン化合物を反応させて疎水化し、絶縁膜１０２に光照射又は電子線照射を行うことにより、シラン化合物と反応していないＳｉ−ＯＨ結合を縮合させる。 （もっと読む）

【課題】誘電率及び機械強度に優れる電子デバイス用絶縁膜の製造方法、前記製造方法により得られる電子デバイス用絶縁膜、並びに、前記電子デバイス用絶縁膜を有する電子デバイスを提供すること。
【解決手段】非ダイヤモンドイド構造を有する化合物を加熱して重合体を得る工程、前記重合体及び有機溶剤を含む塗布液をシリコンウェハー上に塗布及び乾燥し乾燥膜を形成する工程、並びに、前記乾燥膜を加熱し三次元架橋構造を有する膜を得る工程を含むことを特徴とする電子デバイス用絶縁膜の製造方法、前記製造方法により得られる電子デバイス用絶縁膜、並びに、前記電子デバイス用絶縁膜を有する電子デバイス。 （もっと読む）

【課題】絶縁樹脂層を介して第一配線と第二配線とが重ねて配され、局所的にそれらの重なり方向から見て交差部が存在する構造とした半導体パッケージにおいて、交差部の前後でビアやパッドを必要とせず、ひいては省スペース化が図れる構造とした半導体パッケージを提供することを第一の目的とする。
【解決手段】基板１の一面に配した絶縁樹脂層３内にあり、絶縁樹脂層３を介して下から順に配される第一配線２ｂと第二配線２ａは、その重なり方向から見て交差部を形成する半導体パッケージであって、前記交差部を除いた第一配線２ｂの上面と、第二配線２ａの上面とは、絶縁樹脂層３から露呈し、かつ、第一配線２ｂは、その厚み方向にシード層を２つ以上有することを特徴とする。 （もっと読む）

【課題】ウェーハ内のチップ間ばらつきを解決してチップ歩留まりの向上を図る。
【解決手段】プロセスばらつきのデータベースを作成するステップ（Ｓ８，Ｓ９）と、前記作成されたデータベースからウェーハ上のプロセスばらつきを算出するステップ（Ｓ３Ａ）と、前記算出されたプロセスばらつきから、配線抵抗および配線容量のＲＣ定数を算出するステップ（Ｓ３Ｂ）と、前記ウェーハ上のプロセスばらつきに応じた配線幅を算出して配置するステップ（Ｓ３Ｃ）と、を備えるように構成する。 （もっと読む）

【課題】フラッシュメモリ素子の製造方法に関するものであり、ワードライン間の干渉効果を改善し、ロバスト(robust)なハイスピード(high speed)素子を具現する。
【解決手段】オーバーハング形状を有する絶縁膜１１８を用いて後続のワードライン１１０ａ間の酸化膜１２０の内部にエアーギャップ(air-gap)１２２を形成する。コントロールゲート用タングステン膜(W)１１０ａの側壁にタングステン窒化膜(WN)１１４を形成し、後続のアニーリング工程時にタングステン膜１１０ａの異常酸化(abnormal oxidation)を防止しながらタングステン膜１１０ａの断面積を増加させる。 （もっと読む）

【課題】半導体の製造に有用な高い耐熱性及び極めて低い比誘電率を有するとともに、比誘電率のばらつきの少ない絶縁膜を形成しうる重合性化合物、該化合物を含む絶縁膜形成材料、該絶縁膜形成材料を重合反応に付して得られる空孔構造を有するポリマーからなる絶縁膜の提供。
【解決手段】絶縁膜を形成しうる重合性化合物として、下記式（１）


（式中、Ｚは有橋脂環骨格を示し、Ｘは複素環又はその前駆構造を含む２価以上の有機基を示し、Ｙは置換基を有していてもよいエチニル基を含む基を示す。Ｒは水素原子又は炭化水素基を示す。ｍは１〜５の整数、ｎは２〜７の整数、ｋは０〜５の整数を示す。ｎ＋ｋ＝２〜７である。分子内の複数のＸ、Ｙ、及び複数存在する場合のＲは、それぞれ同一であっても異なっていてもよい）で表されるエチニル基含有有橋脂環式化合物。特に、Ｚとしてアダマンタン骨格、Ｘとしてベンズイミダゾリル基を有する化合物が好ましい。 （もっと読む）

【課題】本発明は、ＮＯＲフラッシュデバイス及びその製造方法を提供する。
【解決手段】バックエンドオブライン（ＢＥＯＬ）構造を有するＮＯＲフラッシュデバイスにおいて、ＢＥＯＬ構造は導電領域を有する基板と、基板上に形成された第１層間絶縁膜と、導電領域に形成される第１金属ラインと、該第１金属ラインと第１層間絶縁膜を覆う第２層間絶縁膜と、第２層間絶縁膜を貫通する第１コンタクト及び第１コンタクトを通じて第１金属ラインと連結される第２金属ラインを具備して、第１コンタクト、第１及び第２金属ラインのうちで少なくとも一つは銅であり、第１及び第２層間絶縁膜のうちで少なくとも一つは、低誘電物質を含む。 （もっと読む）

【課題】コンタクトプラグと配線ラインとの正確なアラインを確保しうる半導体素子及びその製造方法を提供する。
【解決手段】配線ライン１６８を基板１０に接続するためのコンタクトホールが形成されている絶縁膜１２０に、ラウンド形状コーナー部Ａと垂直側壁とが形成されている半導体素子。複数のコンタクトプラグが絶縁膜内のコンタクトホールを貫通して導電領域に連結されており、絶縁膜１２０のラウンド形状のコーナー部Ａによりその幅が基板からの距離によって変化する。複数の配線ライン１６８がコンタクトプラグ１６２の上部から延びて一体型構造となる。コンタクトプラグ１６２と配線ライン１６８とを一体型に形成するためにダブルパターニング工程を用いる。 （もっと読む）

【課題】良好な信号伝送特性を有する積層デバイスを提供する。
【解決手段】この積層デバイスは、下側基板１の上面に溝３を形成し、上側基板２の下面に溝３に対向する溝７を形成するとともに溝７の底に貫通孔８を形成し、溝３，７および貫通孔８の内壁に導電層４，９を形成し、溝３，７間の空間の長さ方向の中心線に沿って信号線５を設けるとともに貫通孔８の中心線に沿って信号線１０を設け、信号線１０の一方端を信号線５に接続したものである。したがって、積層デバイスの配線を同軸線路で構成できる。 （もっと読む）

【課題】 半導体装置の製造方法に関し、界面活性剤を含んだ洗浄液による洗浄後の低誘電率膜のｋ値の変動を回復する。
【解決手段】 基板上にｋ値が３．０以下の低誘電率膜１を成膜したのち、低誘電率膜１に凹部を形成し、次いで、凹部及び低誘電率膜１上に導電体膜を堆積したのち、低誘電率膜１が露出するまで導電体膜を研磨し、次いで、低誘電率膜１の表面を界面活性剤３を含む洗浄剤で洗浄したのち、低誘電率膜１の表面に残存する界面活性剤３を、界面活性剤３が表面に残存した状態における低誘電率膜１の比誘電率の増大分を６０％以下に低減できる界面活性剤除去方法で除去する。 （もっと読む）

【課題】低誘電率絶縁材料を含む層間絶縁膜において、層間絶縁膜の機械的強度や耐圧を維持しつつ配線間容量を低減した配線構造を提供する。
【解決手段】層間絶縁膜に配線層が埋め込まれた配線構造において、配線層に隣接する層間絶縁膜が、拡散防止膜、多孔質絶縁膜、およびキャップ膜の３層構造からなり、キャップ膜がＳｉＯＣまたはＳｉＯ_２からなる。また、かかる配線構造の製造方法が、第１キャップ膜を選択的にエッチングするエッチング工程と、半導体基板の上面を覆うように、ＳｉＯＣまたはＳｉＯ_２からなる第２キャップ膜を形成する工程とを含む。 （もっと読む）

【課題】歩留りが高く、且つエアギャップにより配線間の容量を十分に低減できる半導体装置の製造方法を提供する。
【解決手段】半導体基板１０１上に配線間絶縁膜１０３を堆積した後、配線間絶縁膜１０３に配線溝１０４を形成し、その後、配線溝１０４の内部に下部配線１０７を形成する。配線間絶縁膜１０３の上及び下部配線１０７の上に保護膜１０９を形成した後、保護膜１０９上にハードマスク膜１１０を形成し、その後、ハードマスク膜１１０をパターン化する。パターン化されたハードマスク膜１１０を用いて、保護膜１０９及び配線間絶縁膜１０３を部分的に除去することにより、エアギャップ溝１１２を形成し、その後、エアギャップ溝１１２の上部を塞ぐように層間絶縁膜１１３を形成することにより、エアギャップ１１４を形成する。 （もっと読む）

【課題】本発明は、高速スイッチング駆動可能な出力段トランジスタ及び駆動回路を備える半導体装置を提供することを目的とする。
【解決手段】基板上に平行に配列された複数のゲート配線１１と、該ゲート配線に対して並列接続されたトランジスタセルと、前記ゲート配線の一端にのみ接続されたゲート高電位供給配線１２と、前記ゲート配線の他端にのみ接続されたゲート低電位供給配線１３とを含む出力段トランジスタＱ１と、
高電位出力トランジスタＱ２と低電位出力トランジスタＱ３とを備え、前記出力段トランジスタの前記ゲート配線に信号を供給することにより、前記出力段トランジスタの前記トランジスタセルをスイッチング駆動する駆動回路２０とを有し、
前記高電位出力トランジスタの出力端子２２は前記ゲート高電位供給配線に接続され、前記低電位出力トランジスタの出力端子２３は前記ゲート低電位供給配線に接続されたことを特徴とする。 （もっと読む）

【課題】写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供する。
【解決手段】隣り合う配線用導電層５はエアギャップ８を挟んでおり、材質に銅を含んでいる。導電性のキャップ層６は、配線用導電層５上に選択的に形成され、かつ配線用導電層５中の銅の拡散のバリアとして機能する。絶縁膜７は、配線用導電層５、キャップ層６およびエアギャップ８の上に延在し、かつキャップ層６の上面および側面を覆っている。上層配線用のビアホールはキャップ層６に達し、かつ絶縁膜７を貫通していない。 （もっと読む）

【課題】半導体装置の層間絶縁膜などに有用な誘電率が低く、かつ機械的強度が高い絶縁膜を得る。
【解決手段】絶縁膜材料として、ジイソプロピルジビニルシラン、ジアリルジビニルシランなどを用い、プラズマＣＶＤ法によって成膜する。Ｈｅ、Ａｒ、Ｋｒ、Ｘｅ、水素、炭素数２〜６の炭化水素などの水素を含まない同伴ガスを成膜時に同伴させてもよい。１−メチル−４−イソピル−１，３−シクロヘキサジエンなどのポロジエンを添加して成膜してもよく、プラズマ発生用高周波電力、成膜用ガスの流量あるいは成膜圧力を変化させて成膜してもよい。 （もっと読む）

【課題】膜中の空孔の孔径及び空孔率を正確に制御することができ、かつ良好なスループットで多孔質膜を形成する.
【解決手段】第１工程において、下地１１の上側表面１１ａに、ＳｉＯ₂ＧｅＯ₂膜１５を形成する。次いで、第２工程において、ＳｉＯ₂ＧｅＯ₂膜１５を水洗することによって、ＳｉＯ₂ＧｅＯ₂膜に含まれるＧｅＯ₂を溶解する。この溶解によって、ＳｉＯ₂ＧｅＯ₂膜からＧｅＯ₂が除去されるため、ＳｉＯ₂ＧｅＯ₂膜においてＧｅＯ₂に相当する部分が、空孔１９となる。そして、ＧｅＯ₂が除去されることによって残存したＳｉＯ₂は、膜中に空孔を有する多孔質ＳｉＯ₂膜１７となる。 （もっと読む）

【課題】従来の半導体装置においては、配線の伝送特性が不安定となってしまう。
【解決手段】半導体装置１は、高周波配線１０、ダミー導体パターン２０、配線３０、およびダミー導体パターン４０を備えている。高周波配線１０の近傍には、ダミー導体パターン２０が配置されている。配線３０の近傍には、ダミー導体パターン４０が配置されている。高周波配線１０とダミー導体パターン２０との間の距離の最小値ｄ１は、配線３０とダミー導体パターン４０との間の距離の最小値ｄ２よりも大きい。 （もっと読む）

【課題】セルベース設計において、スペアセルを使用した回路の修正を行なう際に、可及的に配線長を短くしつつ、修正により影響される配線層数を減らす。
【解決手段】スペアセルの信号入力端子および信号出力端子の形状を表現するマスクパターンデータを、第2配線層以上の配線層のマスクパターンデータとする。この解決手段により、マスク製造のやり直しを最小限に抑えつつ、スペアセルに接続される配線の長さを可及的に短くすることができる。 （もっと読む）

【課題】検査時におけるプロービングや組立のワイヤ・ボンディングによる機械的な力学的ストレスによって発生する応力を緩和できる構成を有し、微細プロセスでの大チップ化に対応できるウェハ検査として必須になりつつある、プローブ検査時の低温検査、室温検査、高温検査、ウェハ・バーンイン検査等のスクリーニングや保証検査等における複数回のプローブ検査にも対応できる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置は、能動素子(100A)と、層間絶縁膜と、能動素子(100A)の直上に形成された第１の金属層からなる第１の金属パターン及び第２の金属パターンと、第１の金属層の直上に形成された第２の金属層からなる第１のバス(140)及び第２のバス(150)と、第１のバス(140)及び第２のバス(150)上に設けられたコンタクト・パッド(304)とを備える。コンタクト・パッド(304)は、プローブ検査用領域(200a)とボンディング用領域(304a)とを有する。 （もっと読む）