半導体装置およびその製造方法
【課題】写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供する。
【解決手段】隣り合う配線用導電層5はエアギャップ8を挟んでおり、材質に銅を含んでいる。導電性のキャップ層6は、配線用導電層5上に選択的に形成され、かつ配線用導電層5中の銅の拡散のバリアとして機能する。絶縁膜7は、配線用導電層5、キャップ層6およびエアギャップ8の上に延在し、かつキャップ層6の上面および側面を覆っている。上層配線用のビアホールはキャップ層6に達し、かつ絶縁膜7を貫通していない。
【解決手段】隣り合う配線用導電層5はエアギャップ8を挟んでおり、材質に銅を含んでいる。導電性のキャップ層6は、配線用導電層5上に選択的に形成され、かつ配線用導電層5中の銅の拡散のバリアとして機能する。絶縁膜7は、配線用導電層5、キャップ層6およびエアギャップ8の上に延在し、かつキャップ層6の上面および側面を覆っている。上層配線用のビアホールはキャップ層6に達し、かつ絶縁膜7を貫通していない。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、エアギャップを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
半導体装置は集積性や高速性を追い求め、微細化が進んでいる。その一部である配線工程においても微細化が進んでいる。従来は微細化を押し進めることによって、高速化を同時に達成することができた。ところが以前は問題にならなかった配線の遅延の比重が大きくなり問題となってきた。
【0003】
配線が要因の遅延は配線抵抗Rと容量Cとの積に比例し、RC遅延と呼ばれている。配線抵抗Rを低下させるには、配線材料に比抵抗の低いCu(銅)を導入することが考えられ、Cu配線は130nmノード世代から徐々に導入され始めた。一方、容量Cの対策としては、配線層間材料として低誘電率膜、いわゆるLow-k膜の導入が実施されている。しかしながらさらなる微細化に伴い、ますますRC遅延の比重が大きくなるため、各世代で層間膜材料の低誘電率化が押し進められている。
【0004】
この究極に位置するものが、層間絶縁膜に相当する領域が真空であったり、または気体が封入された構造で、エアギャップ構造、エアブリッジ構造、空中配線などと呼ばれている。以下ではこの構造をエアギャップと呼ぶ。エアギャップに関しては、いくつかの製造方法が提案されている。以下に代表的な形成方法を2例示す。
【0005】
1例目は、ドライエッチング法にて配線をマスクに層間絶縁膜をエッチングし、できた溝に空孔が出来るように絶縁膜を成膜することでエアギャップを形成する方法である。従来、このような製造方法は、たとえば米国特許第6,159,845号、特開2001−085519号公報などに提案されている。
【0006】
たとえば米国特許第6,159,845号では、以下のようにエアギャップが形成される。
【0007】
半導体基板上に、第1の誘電体層と、エッチングストッパ層と、第2の誘電体層と、ハードマスク層とが積層して形成された後、ハードマスク層と第2の誘電体層とに溝が形成され、その溝に連通するようにエッチングストッパ層と第1の誘電体層とにビアホールが形成される。この溝とビアホールとを埋め込むようにバリア層と導電層とがハードマスク層上に形成される。この後、第2の誘電体層の表面が露出するまでバリア層と導電層とハードマスク層とに化学的機械的研磨法(Chemical Mechanical Polishing:CMP法)が施され、バリア層と導電層とはビアホールおよび溝内にのみ残存する。この後、エッチングストッパ層の表面が露出するまで第2の誘電体層が除去される。露出したエッチングストッパ層、バリア層および導電層の表面を覆うようにバリアキャップ層が形成された後、このバリアキャップ層上に相対的に低誘電率の第3の誘電体層がステップカバレッジ(段差被覆性)の低い条件で成膜されることで、導電層間にエアギャップが形成される。
【0008】
この後、第3の誘電体層上に第4の誘電体層が形成され、その上面がCMPにより平坦化される。この後、多層金属配線を形成するために、デュアルダマシン構造を製造するための別シリーズのプロセスが行なわれる。
【0009】
2例目は、犠牲膜を気化させることによりエアギャップを形成する方法である。例えば配線層間にカーボン膜を用い、通常のダマシン法にて配線を形成した後、配線およびカーボン膜上にSiN膜を成膜し、その後酸素プラズマ処理にさらすことで、配線層間にあったカーボン膜を気化させてエアギャップを形成する方法が知られている。
【特許文献1】米国特許第6,159,845号明細書
【特許文献2】特開2001−085519号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
上記のいずれの従来例においても、下層の配線(導電層)とその配線横のエアギャップとの距離が短かった。このため、配線に上層配線接続用のビアホールが接続される場合に重ね合わせズレが生じると、ビアホールがエアギャップに接続し、双方が連通してしまうことがあった。この状態でビアホール内に上層配線用のバリアメタルを成膜すると、このバリアメタルは通常スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル上に上層配線用の導電層を形成すると、バリアメタルの不連続点(途切れ部)から導電層のCuが拡散してしまったり、不連続点を起点に導電層のCuのエレクトロマイグレーション不良などが発生するという問題があった。
【0011】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0012】
本実施の形態における半導体装置は、多層配線構造を有する半導体装置であって、複数の配線用導電層と、導電性のキャップ層と、絶縁膜とを備えている。複数の配線用導電層は、それぞれがエアギャップを挟んで互いに隣り合うように配置されており、材質に銅を含んでいる。導電性のキャップ層は、配線用導電層上に選択的に形成され、かつ配線用導電層中の銅の拡散のバリアとして機能する。絶縁膜は、配線用導電層、キャップ層およびエアギャップの上に延在し、かつキャップ層の上面および側面を覆っている。絶縁膜は、その絶縁膜の上面からキャップ層に達する上層配線用ビアを有し、その上層配線用ビアは絶縁膜を貫通していない。
【発明の効果】
【0013】
本実施の形態における半導体装置によれば、導電性のキャップ層が配線用導電層上に形成されており、このキャップ層に達するように上層配線用ビアが絶縁膜に形成されている。このため、上層配線用ビアが絶縁膜を貫通していなくても、上層配線をキャップ層を介して配線用導電層に電気的に接続することが可能となる。上層配線用ビアが絶縁膜を貫通していないため、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアとの接続を防止することができる。これにより配線用導電層中の銅の拡散を防止することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態について図に基いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板1の表面上に、エッチングストッパーとなる絶縁膜2が形成されている。この絶縁膜2には、たとえばSiN(窒化シリコン)、SiON(酸窒化シリコン)、SiCN(炭窒化シリコン)、SiCO(炭化酸化シリコン)などの材質を用いることができる。この絶縁膜2上に、絶縁膜3が形成されている。この絶縁膜3には、たとえばSiO2(酸化シリコン)、SiOF(フッ素化酸化シリコン)、SiOC(炭素含有酸化シリコン)などの材質を用いることができる。なお絶縁膜2の下層に下層配線層がある場合には、絶縁膜2に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0015】
この絶縁膜3上に、複数の配線用導電層5がエアギャップ8を挟んで互いに隣り合うように配置されている。配線用導電層5は、バリアメタル層5aと、配線層5bとを有している。バリアメタル層5aの材質には、たとえばCuの拡散のバリアとなるTa(タンタル)、TaN(窒化タンタル)などを用いることができる。また配線層5bの材質には、たとえばCuなどを用いることができる。
【0016】
複数の配線用導電層5の各々の上にのみ選択的に導電性のキャップ層6が形成されている。このキャップ層6は、Cuの拡散のバリアとして機能する。このキャップ層6の材質には、たとえばCoWP、CoWBなどを用いることができる。
【0017】
配線用導電層5、キャップ層6およびエアギャップ8の上に延在するように絶縁膜7が形成されている。この絶縁膜7は、キャップ層6の上面および側面を覆うように形成されている。この絶縁膜7は、Cu拡散のバリアとなるキャップ層6が下層にあるため、Cuの拡散バリアとしての機能を必要としない。また絶縁膜7は上層のビアホールを形成する際にエッチングストップ膜としての機能を有することが好ましい。またキャップ層6によって生じた段差を、絶縁膜7を形成する際に緩和する必要がある。それには、絶縁膜7をスピン塗布法で形成する方法や、CVD(Chemical Vapor Deposition)法で形成した後にCMP法を用いて上面を平坦化する方法がある。
【0018】
絶縁膜7をCVD法で形成する場合、絶縁膜の材質には、たとえば従来からエッチングストップ膜としてよく用いられるSiN、SiCN、SiCOなどを用いることができる。また絶縁膜7をスピン塗布法で形成する場合、絶縁膜7の材質には、たとえば有機膜を用いることもできる。
【0019】
絶縁膜7上に、絶縁膜9が形成されている。この絶縁膜9の材質には、たとえばSiOCやTEOS(Tetra Ethyl Ortho Silicate)酸化膜を用いることができる。このような材質を絶縁膜9に用いた場合には、下層の絶縁膜7に用いる有機膜との間に大きなエッチング選択比を確保することができる。特に絶縁膜7に低誘電率の有機膜(ポリアリールエーテルなど)を用い、絶縁膜9にポーラスSiOC膜などを用いれば、エアギャップ8以外の部分での実効誘電率の上昇を避けることができる。
【0020】
この絶縁膜9上に、複数の配線用導電層11がエアギャップ14を挟んで互いに隣り合うように配置されている。配線用導電層11は、バリアメタル層11aと、配線層11bとを有している。バリアメタル層11aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層11bの材質には、たとえばCuなどを用いることができる。
【0021】
配線用導電層11は、絶縁膜7、9に形成されたビアホールを通じてキャップ層6に接続するように形成されている。これにより配線用導電層11は下層の配線用導電層5に電気的に接続されている。このビアホールは、絶縁膜9の上面から絶縁膜7に達し、さらに絶縁膜の上面からキャップ層6の少なくとも上面に達するように形成されており、かつ絶縁膜7を貫通しないように形成されている。つまり、このビアホールの底面は、絶縁膜7中に位置している。
【0022】
複数の配線用導電層11の各々の上にのみ選択的に導電性のキャップ層12が形成されている。このキャップ層12は、Cuの拡散のバリアとして機能する。このキャップ層12の材質には、たとえばCoWP、CoWBなどを用いることができる。
【0023】
キャップ層12およびエアギャップ14の上に延在するように絶縁膜13が形成されている。この絶縁膜13は、キャップ層12の上面および側面を覆うように形成されている。この絶縁膜13は、Cu拡散のバリアとなるキャップ層12が下層にあるため、Cuの拡散バリアとしての機能を必要としない。また絶縁膜13は上層のビアホールを形成する際にエッチングストップ膜としての機能を有することが好ましい。またキャップ層12によって生じた段差を、絶縁膜13を形成する際に緩和する必要がある。それには絶縁膜13を、スピン塗布法で形成する方法や、CVD法で形成した後にCMP法を用いて上面を平坦化する方法がある。
【0024】
絶縁膜13をCVD法で形成する場合、絶縁膜の材質には、たとえば従来からエッチングストップ膜としてよく用いられるSiN、SiCN、SiCOなどを用いることができる。また絶縁膜13をスピン塗布法で形成する場合、絶縁膜7の材質には、たとえば有機膜を用いることもできる。
【0025】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではレジストパターンをマスクに用いて、ビアファーストのデュアルダマシン法で形成する方法を例に説明する。他にもシングルダマシン法やトレンチファーストのデュアルダマシン法など様々な作成方法があるが、本発明はこれらの手法によらず用いることができる。また配線材料としては通常用いられるCuを例にあげて説明する。
【0026】
図2〜図8は、本発明の実施の形態1における半導体装置の製造方法を工程順に示す概略断面図である。図2を参照して、まず第1の配線用導電層5がダマシン法により形成される。半導体基板1上に、エッチングストッパーとなる絶縁膜2が形成される。この絶縁膜2は、絶縁膜2の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜2の材質としては、SiN、SiON、SiCN、SiCOなどを用いることができる。この絶縁膜2上に絶縁膜3が形成される。絶縁膜3の材質としては、SiO2、SiOF、SiOCなどが用いられる。この絶縁膜3上に絶縁膜4が形成される。絶縁膜4は犠牲膜となり、エアギャップを形成する際に除去される膜である。また絶縁膜3と絶縁膜4との間に配線用溝形成時のエッチングストッパーとなる層を形成する場合もある。
【0027】
その後、通常のデュアルダマシン形成フローにしたがい、ビアおよび配線となる溝(貫通孔)が複数個、絶縁膜4に形成される。複数の溝の各々を埋め込むように、バリアメタル層5aと配線層5bとが絶縁膜4上に形成される。この後、絶縁膜4の上面が露出するまでCMP法が施されることにより、絶縁膜4上のバリアメタル層5aと配線層5bとが除去されて、ビアおよび配線となる溝内にのみバリアメタル層5aと配線層5bとが残存する。これにより、バリアメタル層5aおよび配線層5bよりなる第1の配線用導電層5が形成される。
【0028】
図3を参照して、第1の配線用導電層5上にのみ選択的にメタル膜よりなるキャップ層6が形成される。選択的にメタル膜を形成する方法として、たとえば無電解メッキ法を用いてCoWP、CoWBなどをCu膜上にのみ成膜する技術が知られている。これらの膜はCuの拡散バリア性を有し、また信頼性を向上させることが知られている。
【0029】
図4を参照して、第1の配線用導電層5、絶縁膜4およびキャップ層6上に延在するように、絶縁膜7が形成される。この絶縁膜7は、キャップ層6の上面および側面を覆うように形成される。この際、キャップ層6があるため、絶縁膜7はCuの拡散バリアとしての機能を必要としない。また絶縁膜7は上層のビアを形成する際にエッチングストッパー膜としての機能を有することが好ましい。またキャップ層6によって生じた段差を、絶縁膜7を形成する際に緩和する必要がある。それにはスピン塗布法で絶縁膜7を形成する方法や、CVD法で絶縁膜7を形成した後にCMP法を用いて上面を平坦化する方法がある。
【0030】
絶縁膜7をCVD法で形成するならば、従来からエッチングストップ膜としてよく用いられるSiN膜、SiCN膜、SiCO膜などを用いることができる。この場合、上層のビアをエッチングする際、従来のプロセスからの変更が少なくてすむ。また絶縁膜7をスピン塗布法で形成するならば、有機膜を用いることができる。
【0031】
この後、絶縁膜4が気化される。たとえば絶縁膜4としてカーボン膜を用いれば、絶縁膜7を形成した後に酸素プラズマ処理を行うことで絶縁膜4を気化させることができる。また絶縁膜4にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜7の形成後に高温の熱処理を行うことで絶縁膜4を気化させることができる。
【0032】
図5を参照して、上記の気化により、隣り合う配線用導電層5の間にエアギャップ8が形成される。
【0033】
図6を参照して、絶縁膜7上に、絶縁膜9が形成される。この絶縁膜9にたとえばSiOC膜やTEOS酸化膜を用いれば、有機膜よりなる絶縁膜7との間にエッチング選択比を大きく確保することができる。特に絶縁膜7に低誘電率の有機膜(ポリアリールエーテルなど)を用い、絶縁膜9にポーラスSiOC膜などを用いれば、エアギャップ8以外の部分での実効誘電率の上昇を避けることができる。
【0034】
この絶縁膜9上に、絶縁膜10が形成される。上記の絶縁膜9は絶縁膜2に相当し、絶縁膜10は絶縁膜3に相当する。
【0035】
図7を参照して、絶縁膜7、9にビアホールが、絶縁膜10に配線用溝が形成される。ビアホールと配線用溝との形成においては、まず絶縁膜10上にフォトレジストパターンが形成された後にそのレジストパターンをマスクとして絶縁膜10がたとえばドライエッチング法により選択的に除去されて絶縁膜10に配線用溝が形成される。この際、絶縁膜9がエッチングストッパーとして機能する。この後、レジストパターンがアッシング、ウエットエッチングなどにより除去される。
【0036】
この後、絶縁膜9、10上にフォトレジストパターンが新たに形成され、そのレジストパターンをマスクとして絶縁膜9、7がたとえばドライエッチング法により選択的に除去されて絶縁膜9、7にビアホールが形成される。この際、エッチング時間を調整することにより、ビアホールがその底面においてキャップ層6の少なくとも上面を露出するとともに、絶縁膜7を貫通しないレベル(エアギャップ8に達しない高さ)にエッチングが行なわれる。これはたとえばキャップ層6を20nmの厚みで形成し、絶縁膜7を50nmの厚みで形成したとすれば、キャップ層6が露出するまで絶縁膜7を30nmの厚み分だけエッチングを行う必要がある。通常、面内の均一性を考慮してオーバーエッチが行なわれるが、たとえ10nmオーバーエッチが行なわれたとしても絶縁膜7は10nmの厚み分だけ残ることになる。30nmのエッチングに対し10nmのオーバーエッチを行うことは30%以上のオーバーエッチを行うこととなり、このオーバーエッチング量は通常の成膜やエッチングの面内均一性を考えると十分であるといえる。
【0037】
図8を参照して、第1の配線用導電層5と同様に、バリアメタル層11aと配線層11bとが絶縁膜10上に形成される。この後、絶縁膜10の上面が露出するまでCMP法が施されることにより、絶縁膜10上のバリアメタル層11aと配線層11bとが除去されて、ビアホールおよび配線用溝内にのみバリアメタル層11aと配線層11bとが残存する。これにより、バリアメタル層11aおよび配線層11bよりなる第2の配線用導電層11が形成される。
【0038】
図1を参照して、後工程として所望の配線用導電層分だけ上記と同じ処理が繰り返されることにより、第2の配線用導電層11上にキャップ層6が形成され、このキャップ層6の上面および側面を覆うように絶縁膜13が形成され、絶縁膜10が気化されることでエアギャップ14が形成されるなどして、本実施の形態の半導体装置が完成する。
【0039】
本実施の形態によれば、図1に示すように導電性のキャップ層6が第1の配線用導電層5上に形成されており、このキャップ層6に達するように第2の配線用導電層11用のビアホールが絶縁膜7、9に形成されている。このため、第2の配線用導電層11用のビアホールが絶縁膜7を貫通していなくても、第2の配線用導電層11をキャップ層6を介して第1の配線用導電層5に電気的に接続することが可能となる。第2の配線用導電層11用のビアホールが絶縁膜7を貫通していないため、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップ8と第2の配線用導電層11用のビアホールとの接続を防止することができる。これにより第2の配線用導電層11の配線層5b中の銅の拡散を防止することができる。
【0040】
(実施の形態2)
図9は、本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。図9を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板21の表面上に、エッチングストッパーとなる絶縁膜22が形成されている。この絶縁膜22には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜22上に、絶縁膜23が形成されている。この絶縁膜23には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。なお絶縁膜22の下層に下層配線層がある場合には、絶縁膜22に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0041】
これらの絶縁膜22、23には、絶縁膜22、23を貫通して半導体基板21の表面に達するビアホールが形成されている。このビアホール内には、導電性の充填層24が形成されている。この充填層24は、ビアホールの壁面に沿って形成されたバリアメタル層24aと、ビアホール内を埋め込む埋め込み導電層24bとを有している。バリアメタル層24aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また埋め込み導電層24bの材質には、たとえばCuなどを用いることができる。
【0042】
この充填層24に電気的に接続するように、配線用導電層28が絶縁膜23上に形成されている。この配線用導電層28は、配線層28bと、配線層28bの底面および側面を覆うバリアメタル層28aとを有している。バリアメタル層28aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層28bの材質には、たとえばCuなどを用いることができる。
【0043】
配線用導電層28の側壁を覆うように側壁絶縁膜27が形成されている。この側壁絶縁膜27には、たとえば有機膜、SiN膜、SiCN膜などを用いることができる。絶縁膜23の上面であって、配線用導電層28および側壁絶縁膜27が形成されていない部分には絶縁膜25が形成されている。この絶縁膜25には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜25の上面は配線用導電層28および側壁絶縁膜27の上面よりも低くなっており、それによりエアギャップ形成用の凹部が形成されている。
【0044】
上記の配線用導電層28、側壁絶縁膜27および絶縁膜25上を覆うように絶縁膜30が形成されている。この絶縁膜30は、Cuに対するバリア性を有する材質よりなっている。絶縁膜30上には、層間膜として絶縁膜31が形成されている。この絶縁膜31にはステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、絶縁膜31の成膜時にエアギャップ形成用の凹部を絶縁膜31が埋め込む前に空孔の上部が閉じることでエアギャップ32が形成されている。
【0045】
絶縁膜31、30には、絶縁膜31、30を貫通して配線用導電層28の上面に達するビアホールが形成されている。このビアホール内には、導電性の充填層34が形成されている。この充填層34は、ビアホールの壁面に沿って形成されたバリアメタル層34aと、ビアホール内を埋め込む埋め込み導電層34bとを有している。バリアメタル層34aおよび埋め込み導電層34bの各々は、バリアメタル層24aおよび埋め込み導電層24bの各々と同様の材質よりなっている。
【0046】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではシングルダマシン法で形成する方法を例に説明する。またエアギャップの形成に関しては、配線をマスクにエッチングし、空孔ができるように絶縁膜を成膜する方法で説明する。また配線材料としては通常用いられるCuを例にあげて説明する。
【0047】
図10〜図18は、本発明の実施の形態2における半導体装置の製造方法を工程順に示す概略断面図である。図10を参照して、まず第1のビア層がダマシン法で形成される。半導体基板21上に、エッチングストッパーとなる絶縁膜22が形成される。この絶縁膜22は、絶縁膜22の下層に下層配線層がある場合には、下層配線層のバリアとなるように形成される。絶縁膜22の材質には、SiN、SiON、SiCN、SiCOなどを用いることができる。絶縁膜22上に絶縁膜23が形成される。絶縁膜23の材質には、SiO2、SiOF、SiOCなどを用いることができる。
【0048】
通常の写真製版プロセスにより、ビアホール形成用のレジストパターンが絶縁膜23上に形成される。このレジストパターンをマスクとして絶縁膜23、22が選択的に除去されることにより絶縁膜23、22にビアホール(ビア用貫通孔)が形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0049】
その後、通常のダマシンプロセスにしたがって、ビアホール内に導電性の充填層(ビア用導電層)24が形成される。充填層24の形成においては、まず拡散バリアとなるバリアメタル層24a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層24a上にたとえばCuよりなる導電層24bが形成され、この導電層がビアホール内を埋め込む。続いてCMP法により絶縁膜23の表面が少なくとも露出するまで余分な導電層24bおよびバリアメタル層24aが除去される。これにより、ビアホール内にのみバリアメタル層24aおよび埋め込み導電層24bが残存され、バリアメタル層24aおよび埋め込み導電層24bから導電性の充填層24が形成される。
【0050】
図11を参照して、充填層24および絶縁膜23上に絶縁膜25が形成される。絶縁膜25の材質には、たとえばSiN、SiON、SiCN、SiCOなどを用いることができる。この絶縁膜25上に絶縁膜26が形成される。絶縁膜26の材質には、たとえばSiO2、SiOF、SiOCなどを用いることができる。
【0051】
図12を参照して、通常の写真製版プロセスにより、配線用溝形成用のレジストパターンが絶縁膜26上に形成される。このレジストパターンをマスクとして絶縁膜26、25を選択的に除去することにより配線用溝26aが絶縁膜25、26に形成される。この際、配線用溝26aの幅寸法が配線層の狙い幅寸法よりも大きくなるように配線用溝26aが形成される。このように配線用溝26aを形成する方法には、たとえばレジストパターンの寸法を調整する、あるいはドライエッチングの条件の調整してエッチング中に溝の寸法を太らせるなどの方法がある。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0052】
図13を参照して、配線用溝の壁面を被覆するように絶縁膜26上に絶縁膜27が形成される。その後、ドライエッチング法を用いて絶縁膜27の全面が絶縁膜26の少なくとも上面が露出するまでエッチバックされる。
【0053】
図14を参照して、上記のエッチバックにより、配線用溝の側壁にのみ絶縁膜27が残存される。この残存された絶縁膜27により、配線用溝の側壁を覆い、かつ配線用溝の底面の一部を露出する側壁絶縁膜27が形成される。この側壁絶縁膜27形成後の配線用溝内の空間の幅寸法が配線の幅寸法になる。
【0054】
図15を参照して、この後、通常のダマシンプロセスにしたがって、配線用溝内に配線用導電層28が形成される。配線用導電層28の形成においては、まず拡散バリアとなるバリアメタル層28a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層28a上にたとえばCuよりなる導電層28bが形成され、この導電層が配線用溝内を埋め込む。続いてCMP法により絶縁膜26の表面が少なくとも露出するまで余分な導電層28bおよびバリアメタル層28aが除去される。これにより、配線用溝内にのみバリアメタル層28aおよび配線層28bが残存され、バリアメタル層28aおよび配線層28bから配線用導電層28が形成される。これにより配線用溝内を埋め込む配線用導電層28が形成される。
【0055】
この後、隣り合う配線用導電層28間にエアギャップを形成するために、配線用導電層28および側壁絶縁膜27をマスクとして(つまり配線用導電層28および側壁絶縁膜27を残しながら)絶縁膜26がドライエッチング法またはウエットエッチング法を用いて除去される。側壁絶縁膜27をマスクに絶縁膜26を除去する必要があるため、それぞれの絶縁膜26、27にはエッチング選択比を確保できる材質の組み合わせを用いることが望ましい。たとえば絶縁膜26としてSiOC、絶縁膜27として有機膜、SiN膜、SiCN膜などを用いる方法がある。
【0056】
図16を参照して、上記の絶縁膜26の除去により、隣り合う配線用導電層28間にエアギャップ形成用の凹部29が形成される。
【0057】
図17を参照して、絶縁膜25、側壁絶縁膜27および配線用導電層28を覆うように、Cuに対するバリア性を有する絶縁膜30が形成される。この絶縁膜30上に、第2のビア層の層間膜となる絶縁膜31が形成される。絶縁膜31としてステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、エアギャップ形成用の凹部29が絶縁膜31で埋め込まれる前に空孔の上部が閉じてしまい、閉塞された空孔(エアギャップ)32が形成される。
【0058】
このステップカバレージ(段差被覆性)の低い絶縁膜を用いたエアギャップの形成法は、特開2001−085519号公報や米国特許第6159845号明細書などに記述されている。ここでエアギャップ32のために絶縁膜31の上面が十分に平坦に形成されない場合には、CMP法により絶縁膜31の上面の平坦化が行なわれてもよい。
【0059】
図18を参照して、通常の写真製版プロセスにより、ビアホール形成用のフォトレジストパターンが絶縁膜31上に形成される。このレジストパターンをマスクとして絶縁膜31、30を選択的に除去することにより、絶縁膜31、30に配線用導電層28に達するビアホール33が形成される。
【0060】
図9を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール内に導電性の充填層34が形成される。充填層34の形成においては、まず拡散バリアとなるバリアメタル層34a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層34a上にたとえばCuよりなる導電層34bが形成され、この導電層がビアホール内を埋め込む。続いてCMP法により絶縁膜31の表面が少なくとも露出するまで余分な導電層34bおよびバリアメタル層34aが除去される。これにより、ビアホール内にのみバリアメタル層34aおよび埋め込み導電層34bが残存され、バリアメタル層34aおよび埋め込み導電層34bから導電性の充填層34が形成される。
【0061】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0062】
次に、本実施の形態の作用効果について説明する。
図19は、図9に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図20は、図9に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0063】
図19を参照して、図9に示す構成から側壁絶縁膜27を省略した場合、配線用導電層28とエアギャップ32との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合には、充填層34が埋め込まれるビアホールがエアギャップ32に通じ易くなる。このビアホールがエアギャップ32に通じた状態でビアホール内に充填層34用のバリアメタル層34aを成膜すると、このバリアメタル層34aは通常、スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル層34a上に埋め込み導電層34bを形成すると、バリアメタル層34aの不連続点(途切れ部)から埋め込み導電層34b中のCuが拡散してしまったり、不連続点を起点に埋め込み導電層34bのCuのエレクトロマイグレーション不良などが発生する。
【0064】
図20を参照して、本実施の形態によれば、エアギャップ32と配線用導電層28との間に側壁絶縁膜27が形成されているため、エアギャップ32と配線用導電層28との平面視における距離を側壁絶縁膜27の分だけ図19の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合でも、充填層34が埋め込まれるビアホールがエアギャップ32に通じ難くなる。よって、ビアホールとエアギャップ32とが接続されることに起因する不良の発生を抑制することができる。
【0065】
(実施の形態3)
図21は、本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。図21を参照して、本実施の形態の半導体装置は、多層配線構造を有するものであり、犠牲膜である絶縁膜を気化して除去することによりエアギャップを形成する点で実施の形態2と異なっている。半導体基板21、絶縁膜22、23、25、側壁絶縁膜27、充填層24および配線用導電層28の構成および材質は、実施の形態2のそれぞれ対応する要素とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【0066】
上記の配線用導電層28、側壁絶縁膜27および絶縁膜25上を覆うように絶縁膜36が形成されている。この絶縁膜36は、Cuに対するバリア性を有する材質よりなっている。この絶縁膜36と絶縁膜25との間にエアギャップ35が形成されている。これにより、隣り合う配線用導電層28の間にエアギャップ35が位置することになる。
【0067】
絶縁膜36上には、層間膜として絶縁膜37が形成されている。この絶縁膜37には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。これらの絶縁膜36、37には、絶縁膜36、37を貫通して配線用導電層28の上面に達するビアホールが形成されている。このビアホール内には、導電性の充填層34が形成されている。この充填層34は、実施の形態2の充填層34と同様の構成、材質を有している。
【0068】
次に、本実施の形態の半導体装置の製造方法について説明する。
図22〜図25は、本発明の実施の形態3における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、まず図10〜図15に示す実施の形態1と同様の工程を経る。ただし、絶縁膜26は、後工程の高温での熱処理により気化させる必要から、たとえばカーボン膜、鎖式ポリマー膜などから形成される。
【0069】
図22を参照して、この後、配線用導電層28、側壁絶縁膜27および絶縁膜26上を覆うように絶縁膜36が形成される。この後、隣り合う配線用導電層28間にエアギャップを形成するために、配線用導電層28および側壁絶縁膜27を残しながら、絶縁膜26だけが気化されて除去される。たとえば絶縁膜26としてカーボン膜を用いれば、絶縁膜36を形成した後に酸素プラズマ処理を行うことで絶縁膜26を気化させることができる。また絶縁膜26にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜36の形成後に高温の熱処理を行うことで絶縁膜26を気化させることができる。
【0070】
図23を参照して、上記の気化により、配線用導電層28の間にエアギャップ35が形成される。
【0071】
図24を参照して、絶縁膜36上に、絶縁膜37が形成される。
図25を参照して、配線用導電層28に達するビアホールが絶縁膜36、37に形成される。ビアホールの形成においては、まず絶縁膜37上にフォトレジストパターンが形成された後にそのレジストパターンをマスクとして絶縁膜37、36がたとえばドライエッチング法により選択的に除去されて絶縁膜37、36にビアホールが形成される。この後、レジストパターンがアッシング、ウエットエッチングなどにより除去される。
【0072】
図21を参照して、実施の形態2と同様にして、ビアホールの内壁に沿うバリアメタル層34aとビアホール内を埋め込む埋め込み導電層34bとからなる充填層34が形成される。
【0073】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0074】
次に、本実施の形態の作用効果について説明する。
図26は、図21に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図27は、図21に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0075】
図26を参照して、図21に示す構成から側壁絶縁膜27を省略した場合、配線用導電層28とエアギャップ35との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合には、充填層34が埋め込まれるビアホールがエアギャップ35に通じ易くなる。このビアホールがエアギャップ35に通じた状態でビアホール内に充填層34用のバリアメタル層34aを成膜すると、このバリアメタル層34aは通常、スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル層34a上に埋め込み導電層34bを形成すると、バリアメタル層34aの不連続点(途切れ部)から埋め込み導電層34b中のCuが拡散してしまったり、不連続点を起点に埋め込み導電層34bのCuのエレクトロマイグレーション不良などが発生する。
【0076】
図27を参照して、本実施の形態によれば、エアギャップ35と配線用導電層28との間に側壁絶縁膜27が形成されているため、エアギャップ35と配線用導電層28との平面視における距離を側壁絶縁膜27の分だけ図26の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合でも、充填層34が埋め込まれるビアホールがエアギャップ35に通じ難くなる。よって、ビアホールとエアギャップ35とが接続されることに起因する不良の発生を抑制することができる。
【0077】
(実施の形態4)
図28は、本発明の実施の形態4における半導体装置の構成を概略的に示す断面図である。図28を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板41の表面上に、エッチングストッパーとなる絶縁膜42が形成されている。この絶縁膜42には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜42上に、絶縁膜43が形成されている。この絶縁膜43には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。なお絶縁膜42の下層に下層配線層がある場合には、絶縁膜42に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0078】
絶縁膜43上に絶縁膜44が形成されている。この絶縁膜44は、配線用導電層45の上端の側壁を覆う側壁絶縁膜である。この側壁絶縁膜44には、たとえば有機膜、SiN膜、SiCN膜などを用いることができる。
【0079】
これらの絶縁膜42、43には、絶縁膜43の上面から絶縁膜42に達する配線用溝43cが形成されている。絶縁膜42には、この配線用溝43cの底面から半導体基板21の表面に達するビアホール43bが形成されている。このビアホール43bおよび配線用溝43c内には、導電性の配線用導電層45が形成されている。この配線用導電層45は、ビアホール43bおよび配線用溝43cの壁面に沿って形成されたバリアメタル層45aと、ビアホール43bおよび配線用溝43c内を埋め込む配線層45bとを有している。バリアメタル層45aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層45bの材質には、たとえばCuなどを用いることができる。
【0080】
絶縁膜43、44には、絶縁膜44の上面から絶縁膜43に達し、底面が絶縁膜43よりなるエアギャップ形成用の溝43dが形成されている。この溝43dは、隣り合う配線用導電層45の間に形成されている。
【0081】
上記の配線用導電層45、側壁絶縁膜44および絶縁膜43上を覆うように絶縁膜47が形成されている。この絶縁膜47は、Cuに対するバリア性を有する材質よりなっている。絶縁膜47上には、層間膜として絶縁膜48が形成されている。この絶縁膜48にはステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、絶縁膜48の成膜時にエアギャップ形成用の凹部43dを絶縁膜48が埋め込む前に空孔の上部が閉じることでエアギャップ51が形成されている。
【0082】
絶縁膜48の上面には、溝48aが形成されており、この溝48a内には側壁絶縁膜49が埋め込まれている。これらの絶縁膜49、48には、絶縁膜49の上面から絶縁膜48に達する配線用溝48cが形成されている。絶縁膜48、49には、この配線用溝48cの底面から配線用導電層45の表面に達するビアホール48bが形成されている。このビアホール48bおよび配線用溝48c内には、導電性の配線用導電層50が形成されている。この配線用導電層50は、ビアホール48bおよび配線用溝48cの壁面に沿って形成されたバリアメタル層50aと、ビアホール48bおよび配線用溝48c内を埋め込む配線層50bとを有している。バリアメタル層50aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層50bの材質には、たとえばCuなどを用いることができる。
【0083】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではトレンチファーストのデュアルダマシン法で形成する方法を例に説明する。またエアギャップの形成に関しては、配線をマスクにエッチングし、空孔ができるように絶縁膜を成膜する方法で説明する。また配線材料としては通常用いられるCuを例にあげて説明する。
【0084】
図29〜図40は、本発明の実施の形態4における半導体装置の製造方法を工程順に示す概略断面図である。図29を参照して、まず第1の配線用導電層がダマシン法で形成される。半導体基板41上に、エッチングストッパーとなる絶縁膜42が形成される。この絶縁膜42は、絶縁膜42の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜42の材質には、SiN、SiON、SiCN、SiCOなどを用いることができる。絶縁膜42上に絶縁膜43が形成される。絶縁膜43の材質には、SiO2、SiOF、SiOCなどを用いることができる。また絶縁膜43の中間部に配線のエッチングストッパーとなる層を形成する場合もある。
【0085】
図30を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜43上に形成される。このレジストパターンをマスクとして絶縁膜43が選択的に除去されることにより絶縁膜43に溝43aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0086】
図31を参照して、絶縁膜44が溝43aを含む絶縁膜43上に形成される。この絶縁膜44の全面に絶縁膜43の上面が露出するまでエッチバックが施される。これにより、絶縁膜44は溝43aの側壁にのみ残存され、側壁絶縁膜44が形成される。
【0087】
図32を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン100が絶縁膜43、44上に形成される。このレジストパターン100をマスクとして絶縁膜43が選択的に除去される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0088】
図33を参照して、上記の絶縁膜43の選択的な除去により、絶縁膜44に溝43aの底面から絶縁膜42に達する貫通孔43bが形成される。この後、絶縁膜43と、貫通孔43bから露出した絶縁膜42とにエッチングが施される。
【0089】
図34を参照して、上記のエッチングにより、半導体基板41の表面に達するビアホール43bと、配線用溝43cとが絶縁膜42、43に形成される。このビアホール43bは配線用溝43cの底面から下方に延びるように絶縁膜42、43に形成される。
【0090】
図35を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール43bおよび配線用溝43c内に配線用導電層45が形成される。配線用導電層45の形成においては、まず拡散バリアとなるバリアメタル層45a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層45a上にたとえばCuよりなる導電層45bが形成され、この導電層45bがビアホール内を埋め込む。続いてCMP法により絶縁膜23の表面が少なくとも露出するまで余分な導電層45bおよびバリアメタル層45aが除去される。これにより、ビアホール43bおよび配線用溝43c内にのみバリアメタル層45aおよび配線層45bが残存され、バリアメタル層45aおよび配線層45bから配線用導電層45が形成される。つまり、配線用導電層45の形成により、ビアホール43b内を埋め込むビア用導電層部分と、配線用溝43c内を埋め込む配線用導電層部分とが同時に形成される。
【0091】
図36を参照して、隣り合う配線用導電層45間にエアギャップを形成するために、配線用導電層45および側壁絶縁膜44をマスクとして(つまり配線用導電層45および側壁絶縁膜44を残しながら)絶縁膜43がドライエッチング法を用いて除去される。これにより絶縁膜43にエアギャップ用の溝43dが形成される。この際、溝43dの深さがなるべく深くなるように溝43dを形成することが好ましい。この溝43dが最終的にはエアギャップの形成される領域となるため、この溝43dが浅いと配線間容量の増大を招くことになるからである。
【0092】
図37を参照して、絶縁膜43、側壁絶縁膜44および配線用導電層45を覆うように、Cuに対するバリア性を有する絶縁膜47が形成される。この絶縁膜47は、第2の配線用導電層にとって、第1の配線用導電層45についての絶縁膜42に相当する膜となり、絶縁膜42と同様の材質を用いることができる。
【0093】
第2の配線用導電層の層間膜となる絶縁膜48が形成される。絶縁膜48としてステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、エアギャップ形成用の凹部43dが絶縁膜48で埋め込まれる前に空孔の上部が閉じてしまい、閉塞された空孔(エアギャップ)51が形成される。
【0094】
エアギャップ51のために絶縁膜48の上面が十分に平坦に形成されない場合には、CMP法により絶縁膜48の上面の平坦化が行なわれてもよい。
【0095】
図38を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜48上に形成される。このレジストパターンをマスクとして絶縁膜48が選択的に除去されることにより絶縁膜48に溝48aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0096】
図39を参照して、絶縁膜49が溝48aを含む絶縁膜48上に形成される。この絶縁膜49の全面に絶縁膜48の上面が露出するまでエッチバックが施される。これにより、絶縁膜49は溝48aの側壁にのみ残存され、側壁絶縁膜49が形成される。
【0097】
図40を参照して、上記のビアホール43bおよび配線用溝43cと同様にして、絶縁膜47、48にビアホール48bおよび配線用溝48cが形成される。
【0098】
図28を参照して、ビアホール48bおよび配線用溝48c内に、配線用導電層50が形成される。配線用導電層50の形成においては、まず拡散バリアとなるバリアメタル層50a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層50a上にたとえばCuよりなる導電層50bが形成され、この導電層がビアホール内を埋め込む。続いてCMP法により絶縁膜48の表面が少なくとも露出するまで余分な導電層50bおよびバリアメタル層50aが除去される。これにより、ビアホール48bおよび配線用溝48c内にのみバリアメタル層50aおよび配線層50bが残存され、バリアメタル層50aおよび配線層50bから配線用導電層50が形成される。
【0099】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0100】
次に、本実施の形態の作用効果について説明する。
図41は、実施の形態4の構成から側壁絶縁膜44を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図42は、実施の形態4の構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0101】
図41を参照して、本実施の形態の構成から側壁絶縁膜44を省略した場合、配線用導電層45とエアギャップ51との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合には、配線用導電層50が埋め込まれるビアホール48bがエアギャップ51に通じ易くなる。このビアホール48bがエアギャップ51に通じた状態でビアホール48b内に配線用導電層50用のバリアメタル層50aを成膜すると、このバリアメタル層50aは通常、スパッタ法で成膜されるためビアホール48b内で一部途切れを生じ不連続に成膜される。このバリアメタル層50a上に配線層50bを形成すると、バリアメタル層50aの不連続点(途切れ部)から配線層50b中のCuが拡散してしまったり、不連続点を起点に配線層50bのCuのエレクトロマイグレーション不良などが発生する。
【0102】
図42を参照して、本実施の形態によれば、エアギャップ51と配線用導電層45との間に側壁絶縁膜44が形成されているため、エアギャップ51と配線用導電層45との平面視における距離を側壁絶縁膜44の分だけ図41の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合でも、配線用導電層50が埋め込まれるビアホール48bがエアギャップ51に通じ難くなる。よって、ビアホール48bとエアギャップ51とが接続されることに起因する不良の発生を抑制することができる。
【0103】
(実施の形態5)
図43は、本発明の実施の形態5における半導体装置の構成を概略的に示す断面図である。図43を参照して、本実施の形態の半導体装置は、多層配線構造を有するものであり、犠牲膜である絶縁膜を気化して除去することによりエアギャップを形成する点で実施の形態4と異なっている。
【0104】
半導体基板41の表面上に、エッチングストッパーとなる絶縁膜42が形成されている。この絶縁膜42には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜42上に、絶縁膜61が形成されている。この絶縁膜61には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。なお絶縁膜42の下層に下層配線層がある場合には、絶縁膜42に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0105】
これらの絶縁膜42、61には、絶縁膜61の上面から半導体基板41の表面に達するビアホール61aが形成されている。絶縁膜61上には、配線用導電層45が形成されている。この配線用導電層45はビアホール61a内を埋め込んでいる。この配線用導電層45は実施の形態4の配線用導電層45と同じ構成を有しており、バリアメタル層45aと配線層45bとを有している。
【0106】
隣り合う配線用導電層45の間には、エアギャップ64が位置している。また配線用導電層45の上端の側部を覆うように側壁絶縁膜44が形成されている。この側壁絶縁膜44の下部にもエアギャップ64が位置している。
【0107】
配線用導電層45、側壁絶縁膜44およびエアギャップ64上に延在するように絶縁膜63が形成されている。この絶縁膜63上には絶縁膜65が形成されている。上記の絶縁膜63は絶縁膜42に相当し、絶縁膜65は絶縁膜61に相当する。
【0108】
これらの絶縁膜63、65には、絶縁膜65の上面から配線用導電層45の表面に達するビアホール65aが形成されている。絶縁膜65上には、配線用導電層50が形成されている。この配線用導電層50はビアホール65a内を埋め込んでいる。この配線用導電層50は実施の形態4の配線用導電層50と同じ構成を有しており、バリアメタル層50aと配線層50bとを有している。
【0109】
隣り合う配線用導電層50の間には、エアギャップ69が位置している。また配線用導電層50の上端の側部を覆うように側壁絶縁膜67が形成されている。この側壁絶縁膜67の下部にもエアギャップ69が位置している。
【0110】
配線用導電層50、側壁絶縁膜67およびエアギャップ69上に延在するように絶縁膜68が形成されている。上記の絶縁膜68は絶縁膜42または63に相当する。
【0111】
次に、本実施の形態の半導体装置の製造方法について説明する。
図44〜図57は、本発明の実施の形態5における半導体装置の製造方法を工程順に示す概略断面図である。図44を参照して、まず第1の配線用導電層がダマシン法で形成される。半導体基板41上に、エッチングストッパーとなる絶縁膜42が形成される。この絶縁膜42は、絶縁膜42の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜42の材質には、SiN、SiON、SiCN、SiCOなどを用いることができる。絶縁膜42上に絶縁膜61、62が形成される。
【0112】
図45を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜62上に形成される。このレジストパターンをマスクとして絶縁膜62が選択的に除去されることにより絶縁膜62に溝62aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0113】
図46を参照して、絶縁膜44が溝62aを含む絶縁膜62上に形成される。この絶縁膜44の全面に絶縁膜62の上面が露出するまでエッチバックが施される。これにより、絶縁膜44は溝62aの側壁にのみ残存され、側壁絶縁膜44が形成される。
【0114】
図47を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン100が絶縁膜62、44上に形成される。このレジストパターン100をマスクとして絶縁膜62、61が選択的に除去される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0115】
図48を参照して、上記の絶縁膜62、61の選択的な除去により、溝62aの底面から絶縁膜42に達する貫通孔61aが絶縁膜62、61に形成される。この後、絶縁膜62と、貫通孔61aから露出した絶縁膜42とにエッチングが施される。
【0116】
図49を参照して、上記のエッチングにより、半導体基板41の表面に達するビアホール61aと、配線用溝62bとが絶縁膜42、61、62に形成される。このビアホール61aは配線用溝62bの底面から下方に延びるように絶縁膜42、61に形成される。
【0117】
図50を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール61aおよび配線用溝62b内に配線用導電層45が形成される。この配線用導電層45は実施の形態4の配線用導電層45と同様の方法により形成される。
【0118】
図51を参照して、この後、配線用導電層45、側壁絶縁膜44および絶縁膜62上を覆うように絶縁膜63が形成される。この後、隣り合う配線用導電層45間にエアギャップを形成するために、配線用導電層45および側壁絶縁膜44を残しながら、絶縁膜63だけが気化されて除去される。たとえば絶縁膜62としてカーボン膜を用いれば、絶縁膜63を形成した後に酸素プラズマ処理を行うことで絶縁膜62を気化させることができる。また絶縁膜62にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜63の形成後に高温の熱処理を行うことで絶縁膜62を気化させることができる。
【0119】
図52を参照して、上記の気化により、配線用導電層45の間にエアギャップ64が形成される。
【0120】
図53を参照して、第2の配線用導電層がダマシン法で形成される。絶縁膜63上に絶縁膜65、66が形成される。この絶縁膜65は絶縁膜61に相当し、絶縁膜66は絶縁膜62に相当する。
【0121】
図54を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜66上に形成される。このレジストパターンをマスクとして絶縁膜66が選択的に除去されることにより絶縁膜66に溝66aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0122】
図55を参照して、絶縁膜67が溝66aを含む絶縁膜66上に形成される。この絶縁膜67の全面に絶縁膜66の上面が露出するまでエッチバックが施される。これにより、絶縁膜67は溝66aの側壁にのみ残存され、側壁絶縁膜67が形成される。
【0123】
図56を参照して、配線用導電層45の表面に達するビアホール65aと、配線用溝66bとが絶縁膜63、65、66、67に形成される。
【0124】
図57を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール65aおよび配線用溝66b内に配線用導電層50が形成される。この配線用導電層50は実施の形態3の配線用導電層45と同様の方法により形成される。
【0125】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0126】
次に、本実施の形態の作用効果について説明する。
図58は、図43に示す構成から側壁絶縁膜44、67を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図59は、図43に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0127】
図58を参照して、図43に示す構成から側壁絶縁膜44、67を省略した場合、配線用導電層45とエアギャップ64との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合には、配線用導電層50が埋め込まれるビアホール65aがエアギャップ64に通じ易くなる。このビアホール65aがエアギャップ64に通じた状態でビアホール65a内に配線用導電層50用のバリアメタル層50aを成膜すると、このバリアメタル層50aは通常、スパッタ法で成膜されるためビアホール65a内で一部途切れを生じ不連続に成膜される。このバリアメタル層50a上に配線層50bを形成すると、バリアメタル層50aの不連続点(途切れ部)から配線層50b中のCuが拡散してしまったり、不連続点を起点に配線層50bのCuのエレクトロマイグレーション不良などが発生する。
【0128】
図59を参照して、本実施の形態によれば、エアギャップ64と配線用導電層45との間に側壁絶縁膜44が形成されているため、エアギャップ64と配線用導電層45との平面視における距離を側壁絶縁膜44の分だけ図58の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合でも、配線用導電層50が埋め込まれるビアホール65aがエアギャップ64に通じ難くなる。よって、ビアホール65aとエアギャップ64とが接続されることに起因する不良の発生を抑制することができる。
【0129】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0130】
本発明は、エアギャップを有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【0131】
【図1】本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。
【図2】本発明の実施の形態1における半導体装置の製造方法の第1工程を示す概略断面図である。
【図3】本発明の実施の形態1における半導体装置の製造方法の第2工程を示す概略断面図である。
【図4】本発明の実施の形態1における半導体装置の製造方法の第3工程を示す概略断面図である。
【図5】本発明の実施の形態1における半導体装置の製造方法の第4工程を示す概略断面図である。
【図6】本発明の実施の形態1における半導体装置の製造方法の第5工程を示す概略断面図である。
【図7】本発明の実施の形態1における半導体装置の製造方法の第6工程を示す概略断面図である。
【図8】本発明の実施の形態1における半導体装置の製造方法の第7工程を示す概略断面図である。
【図9】本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。
【図10】本発明の実施の形態2における半導体装置の製造方法の第1工程を示す概略断面図である。
【図11】本発明の実施の形態2における半導体装置の製造方法の第2工程を示す概略断面図である。
【図12】本発明の実施の形態2における半導体装置の製造方法の第3工程を示す概略断面図である。
【図13】本発明の実施の形態2における半導体装置の製造方法の第4工程を示す概略断面図である。
【図14】本発明の実施の形態2における半導体装置の製造方法の第5工程を示す概略断面図である。
【図15】本発明の実施の形態2における半導体装置の製造方法の第6工程を示す概略断面図である。
【図16】本発明の実施の形態2における半導体装置の製造方法の第7工程を示す概略断面図である。
【図17】本発明の実施の形態2における半導体装置の製造方法の第8工程を示す概略断面図である。
【図18】本発明の実施の形態2における半導体装置の製造方法の第9工程を示す概略断面図である。
【図19】図9に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図20】図9に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図21】本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。
【図22】本発明の実施の形態3における半導体装置の製造方法の第1工程を示す概略断面図である。
【図23】本発明の実施の形態3における半導体装置の製造方法の第2工程を示す概略断面図である。
【図24】本発明の実施の形態3における半導体装置の製造方法の第3工程を示す概略断面図である。
【図25】本発明の実施の形態3における半導体装置の製造方法の第4工程を示す概略断面図である。
【図26】図21に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図27】図21に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図28】本発明の実施の形態4における半導体装置の構成を概略的に示す断面図である。
【図29】本発明の実施の形態4における半導体装置の製造方法の第1工程を示す概略断面図である。
【図30】本発明の実施の形態4における半導体装置の製造方法の第2工程を示す概略断面図である。
【図31】本発明の実施の形態4における半導体装置の製造方法の第3工程を示す概略断面図である。
【図32】本発明の実施の形態4における半導体装置の製造方法の第4工程を示す概略断面図である。
【図33】本発明の実施の形態4における半導体装置の製造方法の第5工程を示す概略断面図である。
【図34】本発明の実施の形態4における半導体装置の製造方法の第6工程を示す概略断面図である。
【図35】本発明の実施の形態4における半導体装置の製造方法の第7工程を示す概略断面図である。
【図36】本発明の実施の形態4における半導体装置の製造方法の第8工程を示す概略断面図である。
【図37】本発明の実施の形態4における半導体装置の製造方法の第9工程を示す概略断面図である。
【図38】本発明の実施の形態4における半導体装置の製造方法の第10工程を示す概略断面図である。
【図39】本発明の実施の形態4における半導体装置の製造方法の第11工程を示す概略断面図である。
【図40】本発明の実施の形態4における半導体装置の製造方法の第12工程を示す概略断面図である。
【図41】実施の形態4の構成から側壁絶縁膜44を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図42】実施の形態4の構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図43】本発明の実施の形態5における半導体装置の構成を概略的に示す断面図である。
【図44】本発明の実施の形態5における半導体装置の製造方法の第1工程を示す概略断面図である。
【図45】本発明の実施の形態5における半導体装置の製造方法の第2工程を示す概略断面図である。
【図46】本発明の実施の形態5における半導体装置の製造方法の第3工程を示す概略断面図である。
【図47】本発明の実施の形態5における半導体装置の製造方法の第4工程を示す概略断面図である。
【図48】本発明の実施の形態5における半導体装置の製造方法の第5工程を示す概略断面図である。
【図49】本発明の実施の形態5における半導体装置の製造方法の第6工程を示す概略断面図である。
【図50】本発明の実施の形態5における半導体装置の製造方法の第7工程を示す概略断面図である。
【図51】本発明の実施の形態5における半導体装置の製造方法の第8工程を示す概略断面図である。
【図52】本発明の実施の形態5における半導体装置の製造方法の第9工程を示す概略断面図である。
【図53】本発明の実施の形態5における半導体装置の製造方法の第10工程を示す概略断面図である。
【図54】本発明の実施の形態5における半導体装置の製造方法の第11工程を示す概略断面図である。
【図55】本発明の実施の形態5における半導体装置の製造方法の第12工程を示す概略断面図である。
【図56】本発明の実施の形態5における半導体装置の製造方法の第13工程を示す概略断面図である。
【図57】本発明の実施の形態5における半導体装置の製造方法の第14工程を示す概略断面図である。
【図58】図43に示す構成から側壁絶縁膜44、67を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図59】図43に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【符号の説明】
【0132】
1,21,41 半導体基板、2〜4,7,9,10,13,22,23,25,26,30,31,36,37,42,43,47,48,61〜63,65,66,68 絶縁膜、5a,11a,24a,28a,34a,45a,50a バリアメタル層、5b,11b,28b,45b,50b 配線層、5,11,28,45,50 配線用導電層、6 キャップ層、8,14,32,35,51,64,69 エアギャップ、24,34 充填層、24b,34b 導電層、27,44,49,67 側壁絶縁膜、29,43d 凹部、43b,48b,61a,65b ビアホール、43b,61a 貫通孔、43c,48c,62b,66b 配線用溝、43a,43d,48a,62a,66a 溝、100 レジストパターン。
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、エアギャップを有する半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
半導体装置は集積性や高速性を追い求め、微細化が進んでいる。その一部である配線工程においても微細化が進んでいる。従来は微細化を押し進めることによって、高速化を同時に達成することができた。ところが以前は問題にならなかった配線の遅延の比重が大きくなり問題となってきた。
【0003】
配線が要因の遅延は配線抵抗Rと容量Cとの積に比例し、RC遅延と呼ばれている。配線抵抗Rを低下させるには、配線材料に比抵抗の低いCu(銅)を導入することが考えられ、Cu配線は130nmノード世代から徐々に導入され始めた。一方、容量Cの対策としては、配線層間材料として低誘電率膜、いわゆるLow-k膜の導入が実施されている。しかしながらさらなる微細化に伴い、ますますRC遅延の比重が大きくなるため、各世代で層間膜材料の低誘電率化が押し進められている。
【0004】
この究極に位置するものが、層間絶縁膜に相当する領域が真空であったり、または気体が封入された構造で、エアギャップ構造、エアブリッジ構造、空中配線などと呼ばれている。以下ではこの構造をエアギャップと呼ぶ。エアギャップに関しては、いくつかの製造方法が提案されている。以下に代表的な形成方法を2例示す。
【0005】
1例目は、ドライエッチング法にて配線をマスクに層間絶縁膜をエッチングし、できた溝に空孔が出来るように絶縁膜を成膜することでエアギャップを形成する方法である。従来、このような製造方法は、たとえば米国特許第6,159,845号、特開2001−085519号公報などに提案されている。
【0006】
たとえば米国特許第6,159,845号では、以下のようにエアギャップが形成される。
【0007】
半導体基板上に、第1の誘電体層と、エッチングストッパ層と、第2の誘電体層と、ハードマスク層とが積層して形成された後、ハードマスク層と第2の誘電体層とに溝が形成され、その溝に連通するようにエッチングストッパ層と第1の誘電体層とにビアホールが形成される。この溝とビアホールとを埋め込むようにバリア層と導電層とがハードマスク層上に形成される。この後、第2の誘電体層の表面が露出するまでバリア層と導電層とハードマスク層とに化学的機械的研磨法(Chemical Mechanical Polishing:CMP法)が施され、バリア層と導電層とはビアホールおよび溝内にのみ残存する。この後、エッチングストッパ層の表面が露出するまで第2の誘電体層が除去される。露出したエッチングストッパ層、バリア層および導電層の表面を覆うようにバリアキャップ層が形成された後、このバリアキャップ層上に相対的に低誘電率の第3の誘電体層がステップカバレッジ(段差被覆性)の低い条件で成膜されることで、導電層間にエアギャップが形成される。
【0008】
この後、第3の誘電体層上に第4の誘電体層が形成され、その上面がCMPにより平坦化される。この後、多層金属配線を形成するために、デュアルダマシン構造を製造するための別シリーズのプロセスが行なわれる。
【0009】
2例目は、犠牲膜を気化させることによりエアギャップを形成する方法である。例えば配線層間にカーボン膜を用い、通常のダマシン法にて配線を形成した後、配線およびカーボン膜上にSiN膜を成膜し、その後酸素プラズマ処理にさらすことで、配線層間にあったカーボン膜を気化させてエアギャップを形成する方法が知られている。
【特許文献1】米国特許第6,159,845号明細書
【特許文献2】特開2001−085519号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
上記のいずれの従来例においても、下層の配線(導電層)とその配線横のエアギャップとの距離が短かった。このため、配線に上層配線接続用のビアホールが接続される場合に重ね合わせズレが生じると、ビアホールがエアギャップに接続し、双方が連通してしまうことがあった。この状態でビアホール内に上層配線用のバリアメタルを成膜すると、このバリアメタルは通常スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル上に上層配線用の導電層を形成すると、バリアメタルの不連続点(途切れ部)から導電層のCuが拡散してしまったり、不連続点を起点に導電層のCuのエレクトロマイグレーション不良などが発生するという問題があった。
【0011】
本発明は、上記の問題に鑑みてなされたものであり、その目的は、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアホールとが接続することを防止できる半導体装置およびその製造方法を提供することである。
【課題を解決するための手段】
【0012】
本実施の形態における半導体装置は、多層配線構造を有する半導体装置であって、複数の配線用導電層と、導電性のキャップ層と、絶縁膜とを備えている。複数の配線用導電層は、それぞれがエアギャップを挟んで互いに隣り合うように配置されており、材質に銅を含んでいる。導電性のキャップ層は、配線用導電層上に選択的に形成され、かつ配線用導電層中の銅の拡散のバリアとして機能する。絶縁膜は、配線用導電層、キャップ層およびエアギャップの上に延在し、かつキャップ層の上面および側面を覆っている。絶縁膜は、その絶縁膜の上面からキャップ層に達する上層配線用ビアを有し、その上層配線用ビアは絶縁膜を貫通していない。
【発明の効果】
【0013】
本実施の形態における半導体装置によれば、導電性のキャップ層が配線用導電層上に形成されており、このキャップ層に達するように上層配線用ビアが絶縁膜に形成されている。このため、上層配線用ビアが絶縁膜を貫通していなくても、上層配線をキャップ層を介して配線用導電層に電気的に接続することが可能となる。上層配線用ビアが絶縁膜を貫通していないため、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップと上層配線層のビアとの接続を防止することができる。これにより配線用導電層中の銅の拡散を防止することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態について図に基いて説明する。
(実施の形態1)
図1は、本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板1の表面上に、エッチングストッパーとなる絶縁膜2が形成されている。この絶縁膜2には、たとえばSiN(窒化シリコン)、SiON(酸窒化シリコン)、SiCN(炭窒化シリコン)、SiCO(炭化酸化シリコン)などの材質を用いることができる。この絶縁膜2上に、絶縁膜3が形成されている。この絶縁膜3には、たとえばSiO2(酸化シリコン)、SiOF(フッ素化酸化シリコン)、SiOC(炭素含有酸化シリコン)などの材質を用いることができる。なお絶縁膜2の下層に下層配線層がある場合には、絶縁膜2に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0015】
この絶縁膜3上に、複数の配線用導電層5がエアギャップ8を挟んで互いに隣り合うように配置されている。配線用導電層5は、バリアメタル層5aと、配線層5bとを有している。バリアメタル層5aの材質には、たとえばCuの拡散のバリアとなるTa(タンタル)、TaN(窒化タンタル)などを用いることができる。また配線層5bの材質には、たとえばCuなどを用いることができる。
【0016】
複数の配線用導電層5の各々の上にのみ選択的に導電性のキャップ層6が形成されている。このキャップ層6は、Cuの拡散のバリアとして機能する。このキャップ層6の材質には、たとえばCoWP、CoWBなどを用いることができる。
【0017】
配線用導電層5、キャップ層6およびエアギャップ8の上に延在するように絶縁膜7が形成されている。この絶縁膜7は、キャップ層6の上面および側面を覆うように形成されている。この絶縁膜7は、Cu拡散のバリアとなるキャップ層6が下層にあるため、Cuの拡散バリアとしての機能を必要としない。また絶縁膜7は上層のビアホールを形成する際にエッチングストップ膜としての機能を有することが好ましい。またキャップ層6によって生じた段差を、絶縁膜7を形成する際に緩和する必要がある。それには、絶縁膜7をスピン塗布法で形成する方法や、CVD(Chemical Vapor Deposition)法で形成した後にCMP法を用いて上面を平坦化する方法がある。
【0018】
絶縁膜7をCVD法で形成する場合、絶縁膜の材質には、たとえば従来からエッチングストップ膜としてよく用いられるSiN、SiCN、SiCOなどを用いることができる。また絶縁膜7をスピン塗布法で形成する場合、絶縁膜7の材質には、たとえば有機膜を用いることもできる。
【0019】
絶縁膜7上に、絶縁膜9が形成されている。この絶縁膜9の材質には、たとえばSiOCやTEOS(Tetra Ethyl Ortho Silicate)酸化膜を用いることができる。このような材質を絶縁膜9に用いた場合には、下層の絶縁膜7に用いる有機膜との間に大きなエッチング選択比を確保することができる。特に絶縁膜7に低誘電率の有機膜(ポリアリールエーテルなど)を用い、絶縁膜9にポーラスSiOC膜などを用いれば、エアギャップ8以外の部分での実効誘電率の上昇を避けることができる。
【0020】
この絶縁膜9上に、複数の配線用導電層11がエアギャップ14を挟んで互いに隣り合うように配置されている。配線用導電層11は、バリアメタル層11aと、配線層11bとを有している。バリアメタル層11aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層11bの材質には、たとえばCuなどを用いることができる。
【0021】
配線用導電層11は、絶縁膜7、9に形成されたビアホールを通じてキャップ層6に接続するように形成されている。これにより配線用導電層11は下層の配線用導電層5に電気的に接続されている。このビアホールは、絶縁膜9の上面から絶縁膜7に達し、さらに絶縁膜の上面からキャップ層6の少なくとも上面に達するように形成されており、かつ絶縁膜7を貫通しないように形成されている。つまり、このビアホールの底面は、絶縁膜7中に位置している。
【0022】
複数の配線用導電層11の各々の上にのみ選択的に導電性のキャップ層12が形成されている。このキャップ層12は、Cuの拡散のバリアとして機能する。このキャップ層12の材質には、たとえばCoWP、CoWBなどを用いることができる。
【0023】
キャップ層12およびエアギャップ14の上に延在するように絶縁膜13が形成されている。この絶縁膜13は、キャップ層12の上面および側面を覆うように形成されている。この絶縁膜13は、Cu拡散のバリアとなるキャップ層12が下層にあるため、Cuの拡散バリアとしての機能を必要としない。また絶縁膜13は上層のビアホールを形成する際にエッチングストップ膜としての機能を有することが好ましい。またキャップ層12によって生じた段差を、絶縁膜13を形成する際に緩和する必要がある。それには絶縁膜13を、スピン塗布法で形成する方法や、CVD法で形成した後にCMP法を用いて上面を平坦化する方法がある。
【0024】
絶縁膜13をCVD法で形成する場合、絶縁膜の材質には、たとえば従来からエッチングストップ膜としてよく用いられるSiN、SiCN、SiCOなどを用いることができる。また絶縁膜13をスピン塗布法で形成する場合、絶縁膜7の材質には、たとえば有機膜を用いることもできる。
【0025】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではレジストパターンをマスクに用いて、ビアファーストのデュアルダマシン法で形成する方法を例に説明する。他にもシングルダマシン法やトレンチファーストのデュアルダマシン法など様々な作成方法があるが、本発明はこれらの手法によらず用いることができる。また配線材料としては通常用いられるCuを例にあげて説明する。
【0026】
図2〜図8は、本発明の実施の形態1における半導体装置の製造方法を工程順に示す概略断面図である。図2を参照して、まず第1の配線用導電層5がダマシン法により形成される。半導体基板1上に、エッチングストッパーとなる絶縁膜2が形成される。この絶縁膜2は、絶縁膜2の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜2の材質としては、SiN、SiON、SiCN、SiCOなどを用いることができる。この絶縁膜2上に絶縁膜3が形成される。絶縁膜3の材質としては、SiO2、SiOF、SiOCなどが用いられる。この絶縁膜3上に絶縁膜4が形成される。絶縁膜4は犠牲膜となり、エアギャップを形成する際に除去される膜である。また絶縁膜3と絶縁膜4との間に配線用溝形成時のエッチングストッパーとなる層を形成する場合もある。
【0027】
その後、通常のデュアルダマシン形成フローにしたがい、ビアおよび配線となる溝(貫通孔)が複数個、絶縁膜4に形成される。複数の溝の各々を埋め込むように、バリアメタル層5aと配線層5bとが絶縁膜4上に形成される。この後、絶縁膜4の上面が露出するまでCMP法が施されることにより、絶縁膜4上のバリアメタル層5aと配線層5bとが除去されて、ビアおよび配線となる溝内にのみバリアメタル層5aと配線層5bとが残存する。これにより、バリアメタル層5aおよび配線層5bよりなる第1の配線用導電層5が形成される。
【0028】
図3を参照して、第1の配線用導電層5上にのみ選択的にメタル膜よりなるキャップ層6が形成される。選択的にメタル膜を形成する方法として、たとえば無電解メッキ法を用いてCoWP、CoWBなどをCu膜上にのみ成膜する技術が知られている。これらの膜はCuの拡散バリア性を有し、また信頼性を向上させることが知られている。
【0029】
図4を参照して、第1の配線用導電層5、絶縁膜4およびキャップ層6上に延在するように、絶縁膜7が形成される。この絶縁膜7は、キャップ層6の上面および側面を覆うように形成される。この際、キャップ層6があるため、絶縁膜7はCuの拡散バリアとしての機能を必要としない。また絶縁膜7は上層のビアを形成する際にエッチングストッパー膜としての機能を有することが好ましい。またキャップ層6によって生じた段差を、絶縁膜7を形成する際に緩和する必要がある。それにはスピン塗布法で絶縁膜7を形成する方法や、CVD法で絶縁膜7を形成した後にCMP法を用いて上面を平坦化する方法がある。
【0030】
絶縁膜7をCVD法で形成するならば、従来からエッチングストップ膜としてよく用いられるSiN膜、SiCN膜、SiCO膜などを用いることができる。この場合、上層のビアをエッチングする際、従来のプロセスからの変更が少なくてすむ。また絶縁膜7をスピン塗布法で形成するならば、有機膜を用いることができる。
【0031】
この後、絶縁膜4が気化される。たとえば絶縁膜4としてカーボン膜を用いれば、絶縁膜7を形成した後に酸素プラズマ処理を行うことで絶縁膜4を気化させることができる。また絶縁膜4にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜7の形成後に高温の熱処理を行うことで絶縁膜4を気化させることができる。
【0032】
図5を参照して、上記の気化により、隣り合う配線用導電層5の間にエアギャップ8が形成される。
【0033】
図6を参照して、絶縁膜7上に、絶縁膜9が形成される。この絶縁膜9にたとえばSiOC膜やTEOS酸化膜を用いれば、有機膜よりなる絶縁膜7との間にエッチング選択比を大きく確保することができる。特に絶縁膜7に低誘電率の有機膜(ポリアリールエーテルなど)を用い、絶縁膜9にポーラスSiOC膜などを用いれば、エアギャップ8以外の部分での実効誘電率の上昇を避けることができる。
【0034】
この絶縁膜9上に、絶縁膜10が形成される。上記の絶縁膜9は絶縁膜2に相当し、絶縁膜10は絶縁膜3に相当する。
【0035】
図7を参照して、絶縁膜7、9にビアホールが、絶縁膜10に配線用溝が形成される。ビアホールと配線用溝との形成においては、まず絶縁膜10上にフォトレジストパターンが形成された後にそのレジストパターンをマスクとして絶縁膜10がたとえばドライエッチング法により選択的に除去されて絶縁膜10に配線用溝が形成される。この際、絶縁膜9がエッチングストッパーとして機能する。この後、レジストパターンがアッシング、ウエットエッチングなどにより除去される。
【0036】
この後、絶縁膜9、10上にフォトレジストパターンが新たに形成され、そのレジストパターンをマスクとして絶縁膜9、7がたとえばドライエッチング法により選択的に除去されて絶縁膜9、7にビアホールが形成される。この際、エッチング時間を調整することにより、ビアホールがその底面においてキャップ層6の少なくとも上面を露出するとともに、絶縁膜7を貫通しないレベル(エアギャップ8に達しない高さ)にエッチングが行なわれる。これはたとえばキャップ層6を20nmの厚みで形成し、絶縁膜7を50nmの厚みで形成したとすれば、キャップ層6が露出するまで絶縁膜7を30nmの厚み分だけエッチングを行う必要がある。通常、面内の均一性を考慮してオーバーエッチが行なわれるが、たとえ10nmオーバーエッチが行なわれたとしても絶縁膜7は10nmの厚み分だけ残ることになる。30nmのエッチングに対し10nmのオーバーエッチを行うことは30%以上のオーバーエッチを行うこととなり、このオーバーエッチング量は通常の成膜やエッチングの面内均一性を考えると十分であるといえる。
【0037】
図8を参照して、第1の配線用導電層5と同様に、バリアメタル層11aと配線層11bとが絶縁膜10上に形成される。この後、絶縁膜10の上面が露出するまでCMP法が施されることにより、絶縁膜10上のバリアメタル層11aと配線層11bとが除去されて、ビアホールおよび配線用溝内にのみバリアメタル層11aと配線層11bとが残存する。これにより、バリアメタル層11aおよび配線層11bよりなる第2の配線用導電層11が形成される。
【0038】
図1を参照して、後工程として所望の配線用導電層分だけ上記と同じ処理が繰り返されることにより、第2の配線用導電層11上にキャップ層6が形成され、このキャップ層6の上面および側面を覆うように絶縁膜13が形成され、絶縁膜10が気化されることでエアギャップ14が形成されるなどして、本実施の形態の半導体装置が完成する。
【0039】
本実施の形態によれば、図1に示すように導電性のキャップ層6が第1の配線用導電層5上に形成されており、このキャップ層6に達するように第2の配線用導電層11用のビアホールが絶縁膜7、9に形成されている。このため、第2の配線用導電層11用のビアホールが絶縁膜7を貫通していなくても、第2の配線用導電層11をキャップ層6を介して第1の配線用導電層5に電気的に接続することが可能となる。第2の配線用導電層11用のビアホールが絶縁膜7を貫通していないため、写真製版におけるフォトマスクの重ね合わせズレが生じた場合にもエアギャップ8と第2の配線用導電層11用のビアホールとの接続を防止することができる。これにより第2の配線用導電層11の配線層5b中の銅の拡散を防止することができる。
【0040】
(実施の形態2)
図9は、本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。図9を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板21の表面上に、エッチングストッパーとなる絶縁膜22が形成されている。この絶縁膜22には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜22上に、絶縁膜23が形成されている。この絶縁膜23には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。なお絶縁膜22の下層に下層配線層がある場合には、絶縁膜22に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0041】
これらの絶縁膜22、23には、絶縁膜22、23を貫通して半導体基板21の表面に達するビアホールが形成されている。このビアホール内には、導電性の充填層24が形成されている。この充填層24は、ビアホールの壁面に沿って形成されたバリアメタル層24aと、ビアホール内を埋め込む埋め込み導電層24bとを有している。バリアメタル層24aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また埋め込み導電層24bの材質には、たとえばCuなどを用いることができる。
【0042】
この充填層24に電気的に接続するように、配線用導電層28が絶縁膜23上に形成されている。この配線用導電層28は、配線層28bと、配線層28bの底面および側面を覆うバリアメタル層28aとを有している。バリアメタル層28aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層28bの材質には、たとえばCuなどを用いることができる。
【0043】
配線用導電層28の側壁を覆うように側壁絶縁膜27が形成されている。この側壁絶縁膜27には、たとえば有機膜、SiN膜、SiCN膜などを用いることができる。絶縁膜23の上面であって、配線用導電層28および側壁絶縁膜27が形成されていない部分には絶縁膜25が形成されている。この絶縁膜25には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜25の上面は配線用導電層28および側壁絶縁膜27の上面よりも低くなっており、それによりエアギャップ形成用の凹部が形成されている。
【0044】
上記の配線用導電層28、側壁絶縁膜27および絶縁膜25上を覆うように絶縁膜30が形成されている。この絶縁膜30は、Cuに対するバリア性を有する材質よりなっている。絶縁膜30上には、層間膜として絶縁膜31が形成されている。この絶縁膜31にはステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、絶縁膜31の成膜時にエアギャップ形成用の凹部を絶縁膜31が埋め込む前に空孔の上部が閉じることでエアギャップ32が形成されている。
【0045】
絶縁膜31、30には、絶縁膜31、30を貫通して配線用導電層28の上面に達するビアホールが形成されている。このビアホール内には、導電性の充填層34が形成されている。この充填層34は、ビアホールの壁面に沿って形成されたバリアメタル層34aと、ビアホール内を埋め込む埋め込み導電層34bとを有している。バリアメタル層34aおよび埋め込み導電層34bの各々は、バリアメタル層24aおよび埋め込み導電層24bの各々と同様の材質よりなっている。
【0046】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではシングルダマシン法で形成する方法を例に説明する。またエアギャップの形成に関しては、配線をマスクにエッチングし、空孔ができるように絶縁膜を成膜する方法で説明する。また配線材料としては通常用いられるCuを例にあげて説明する。
【0047】
図10〜図18は、本発明の実施の形態2における半導体装置の製造方法を工程順に示す概略断面図である。図10を参照して、まず第1のビア層がダマシン法で形成される。半導体基板21上に、エッチングストッパーとなる絶縁膜22が形成される。この絶縁膜22は、絶縁膜22の下層に下層配線層がある場合には、下層配線層のバリアとなるように形成される。絶縁膜22の材質には、SiN、SiON、SiCN、SiCOなどを用いることができる。絶縁膜22上に絶縁膜23が形成される。絶縁膜23の材質には、SiO2、SiOF、SiOCなどを用いることができる。
【0048】
通常の写真製版プロセスにより、ビアホール形成用のレジストパターンが絶縁膜23上に形成される。このレジストパターンをマスクとして絶縁膜23、22が選択的に除去されることにより絶縁膜23、22にビアホール(ビア用貫通孔)が形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0049】
その後、通常のダマシンプロセスにしたがって、ビアホール内に導電性の充填層(ビア用導電層)24が形成される。充填層24の形成においては、まず拡散バリアとなるバリアメタル層24a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層24a上にたとえばCuよりなる導電層24bが形成され、この導電層がビアホール内を埋め込む。続いてCMP法により絶縁膜23の表面が少なくとも露出するまで余分な導電層24bおよびバリアメタル層24aが除去される。これにより、ビアホール内にのみバリアメタル層24aおよび埋め込み導電層24bが残存され、バリアメタル層24aおよび埋め込み導電層24bから導電性の充填層24が形成される。
【0050】
図11を参照して、充填層24および絶縁膜23上に絶縁膜25が形成される。絶縁膜25の材質には、たとえばSiN、SiON、SiCN、SiCOなどを用いることができる。この絶縁膜25上に絶縁膜26が形成される。絶縁膜26の材質には、たとえばSiO2、SiOF、SiOCなどを用いることができる。
【0051】
図12を参照して、通常の写真製版プロセスにより、配線用溝形成用のレジストパターンが絶縁膜26上に形成される。このレジストパターンをマスクとして絶縁膜26、25を選択的に除去することにより配線用溝26aが絶縁膜25、26に形成される。この際、配線用溝26aの幅寸法が配線層の狙い幅寸法よりも大きくなるように配線用溝26aが形成される。このように配線用溝26aを形成する方法には、たとえばレジストパターンの寸法を調整する、あるいはドライエッチングの条件の調整してエッチング中に溝の寸法を太らせるなどの方法がある。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0052】
図13を参照して、配線用溝の壁面を被覆するように絶縁膜26上に絶縁膜27が形成される。その後、ドライエッチング法を用いて絶縁膜27の全面が絶縁膜26の少なくとも上面が露出するまでエッチバックされる。
【0053】
図14を参照して、上記のエッチバックにより、配線用溝の側壁にのみ絶縁膜27が残存される。この残存された絶縁膜27により、配線用溝の側壁を覆い、かつ配線用溝の底面の一部を露出する側壁絶縁膜27が形成される。この側壁絶縁膜27形成後の配線用溝内の空間の幅寸法が配線の幅寸法になる。
【0054】
図15を参照して、この後、通常のダマシンプロセスにしたがって、配線用溝内に配線用導電層28が形成される。配線用導電層28の形成においては、まず拡散バリアとなるバリアメタル層28a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層28a上にたとえばCuよりなる導電層28bが形成され、この導電層が配線用溝内を埋め込む。続いてCMP法により絶縁膜26の表面が少なくとも露出するまで余分な導電層28bおよびバリアメタル層28aが除去される。これにより、配線用溝内にのみバリアメタル層28aおよび配線層28bが残存され、バリアメタル層28aおよび配線層28bから配線用導電層28が形成される。これにより配線用溝内を埋め込む配線用導電層28が形成される。
【0055】
この後、隣り合う配線用導電層28間にエアギャップを形成するために、配線用導電層28および側壁絶縁膜27をマスクとして(つまり配線用導電層28および側壁絶縁膜27を残しながら)絶縁膜26がドライエッチング法またはウエットエッチング法を用いて除去される。側壁絶縁膜27をマスクに絶縁膜26を除去する必要があるため、それぞれの絶縁膜26、27にはエッチング選択比を確保できる材質の組み合わせを用いることが望ましい。たとえば絶縁膜26としてSiOC、絶縁膜27として有機膜、SiN膜、SiCN膜などを用いる方法がある。
【0056】
図16を参照して、上記の絶縁膜26の除去により、隣り合う配線用導電層28間にエアギャップ形成用の凹部29が形成される。
【0057】
図17を参照して、絶縁膜25、側壁絶縁膜27および配線用導電層28を覆うように、Cuに対するバリア性を有する絶縁膜30が形成される。この絶縁膜30上に、第2のビア層の層間膜となる絶縁膜31が形成される。絶縁膜31としてステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、エアギャップ形成用の凹部29が絶縁膜31で埋め込まれる前に空孔の上部が閉じてしまい、閉塞された空孔(エアギャップ)32が形成される。
【0058】
このステップカバレージ(段差被覆性)の低い絶縁膜を用いたエアギャップの形成法は、特開2001−085519号公報や米国特許第6159845号明細書などに記述されている。ここでエアギャップ32のために絶縁膜31の上面が十分に平坦に形成されない場合には、CMP法により絶縁膜31の上面の平坦化が行なわれてもよい。
【0059】
図18を参照して、通常の写真製版プロセスにより、ビアホール形成用のフォトレジストパターンが絶縁膜31上に形成される。このレジストパターンをマスクとして絶縁膜31、30を選択的に除去することにより、絶縁膜31、30に配線用導電層28に達するビアホール33が形成される。
【0060】
図9を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール内に導電性の充填層34が形成される。充填層34の形成においては、まず拡散バリアとなるバリアメタル層34a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層34a上にたとえばCuよりなる導電層34bが形成され、この導電層がビアホール内を埋め込む。続いてCMP法により絶縁膜31の表面が少なくとも露出するまで余分な導電層34bおよびバリアメタル層34aが除去される。これにより、ビアホール内にのみバリアメタル層34aおよび埋め込み導電層34bが残存され、バリアメタル層34aおよび埋め込み導電層34bから導電性の充填層34が形成される。
【0061】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0062】
次に、本実施の形態の作用効果について説明する。
図19は、図9に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図20は、図9に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0063】
図19を参照して、図9に示す構成から側壁絶縁膜27を省略した場合、配線用導電層28とエアギャップ32との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合には、充填層34が埋め込まれるビアホールがエアギャップ32に通じ易くなる。このビアホールがエアギャップ32に通じた状態でビアホール内に充填層34用のバリアメタル層34aを成膜すると、このバリアメタル層34aは通常、スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル層34a上に埋め込み導電層34bを形成すると、バリアメタル層34aの不連続点(途切れ部)から埋め込み導電層34b中のCuが拡散してしまったり、不連続点を起点に埋め込み導電層34bのCuのエレクトロマイグレーション不良などが発生する。
【0064】
図20を参照して、本実施の形態によれば、エアギャップ32と配線用導電層28との間に側壁絶縁膜27が形成されているため、エアギャップ32と配線用導電層28との平面視における距離を側壁絶縁膜27の分だけ図19の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合でも、充填層34が埋め込まれるビアホールがエアギャップ32に通じ難くなる。よって、ビアホールとエアギャップ32とが接続されることに起因する不良の発生を抑制することができる。
【0065】
(実施の形態3)
図21は、本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。図21を参照して、本実施の形態の半導体装置は、多層配線構造を有するものであり、犠牲膜である絶縁膜を気化して除去することによりエアギャップを形成する点で実施の形態2と異なっている。半導体基板21、絶縁膜22、23、25、側壁絶縁膜27、充填層24および配線用導電層28の構成および材質は、実施の形態2のそれぞれ対応する要素とほぼ同じであるため、同一の要素については同一の符号を付し、その説明を省略する。
【0066】
上記の配線用導電層28、側壁絶縁膜27および絶縁膜25上を覆うように絶縁膜36が形成されている。この絶縁膜36は、Cuに対するバリア性を有する材質よりなっている。この絶縁膜36と絶縁膜25との間にエアギャップ35が形成されている。これにより、隣り合う配線用導電層28の間にエアギャップ35が位置することになる。
【0067】
絶縁膜36上には、層間膜として絶縁膜37が形成されている。この絶縁膜37には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。これらの絶縁膜36、37には、絶縁膜36、37を貫通して配線用導電層28の上面に達するビアホールが形成されている。このビアホール内には、導電性の充填層34が形成されている。この充填層34は、実施の形態2の充填層34と同様の構成、材質を有している。
【0068】
次に、本実施の形態の半導体装置の製造方法について説明する。
図22〜図25は、本発明の実施の形態3における半導体装置の製造方法を工程順に示す概略断面図である。本実施の形態の製造方法は、まず図10〜図15に示す実施の形態1と同様の工程を経る。ただし、絶縁膜26は、後工程の高温での熱処理により気化させる必要から、たとえばカーボン膜、鎖式ポリマー膜などから形成される。
【0069】
図22を参照して、この後、配線用導電層28、側壁絶縁膜27および絶縁膜26上を覆うように絶縁膜36が形成される。この後、隣り合う配線用導電層28間にエアギャップを形成するために、配線用導電層28および側壁絶縁膜27を残しながら、絶縁膜26だけが気化されて除去される。たとえば絶縁膜26としてカーボン膜を用いれば、絶縁膜36を形成した後に酸素プラズマ処理を行うことで絶縁膜26を気化させることができる。また絶縁膜26にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜36の形成後に高温の熱処理を行うことで絶縁膜26を気化させることができる。
【0070】
図23を参照して、上記の気化により、配線用導電層28の間にエアギャップ35が形成される。
【0071】
図24を参照して、絶縁膜36上に、絶縁膜37が形成される。
図25を参照して、配線用導電層28に達するビアホールが絶縁膜36、37に形成される。ビアホールの形成においては、まず絶縁膜37上にフォトレジストパターンが形成された後にそのレジストパターンをマスクとして絶縁膜37、36がたとえばドライエッチング法により選択的に除去されて絶縁膜37、36にビアホールが形成される。この後、レジストパターンがアッシング、ウエットエッチングなどにより除去される。
【0072】
図21を参照して、実施の形態2と同様にして、ビアホールの内壁に沿うバリアメタル層34aとビアホール内を埋め込む埋め込み導電層34bとからなる充填層34が形成される。
【0073】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0074】
次に、本実施の形態の作用効果について説明する。
図26は、図21に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図27は、図21に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0075】
図26を参照して、図21に示す構成から側壁絶縁膜27を省略した場合、配線用導電層28とエアギャップ35との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合には、充填層34が埋め込まれるビアホールがエアギャップ35に通じ易くなる。このビアホールがエアギャップ35に通じた状態でビアホール内に充填層34用のバリアメタル層34aを成膜すると、このバリアメタル層34aは通常、スパッタ法で成膜されるためビアホール内で一部途切れを生じ不連続に成膜される。このバリアメタル層34a上に埋め込み導電層34bを形成すると、バリアメタル層34aの不連続点(途切れ部)から埋め込み導電層34b中のCuが拡散してしまったり、不連続点を起点に埋め込み導電層34bのCuのエレクトロマイグレーション不良などが発生する。
【0076】
図27を参照して、本実施の形態によれば、エアギャップ35と配線用導電層28との間に側壁絶縁膜27が形成されているため、エアギャップ35と配線用導電層28との平面視における距離を側壁絶縁膜27の分だけ図26の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層28に対して充填層34が平面視において位置ずれを生じた場合でも、充填層34が埋め込まれるビアホールがエアギャップ35に通じ難くなる。よって、ビアホールとエアギャップ35とが接続されることに起因する不良の発生を抑制することができる。
【0077】
(実施の形態4)
図28は、本発明の実施の形態4における半導体装置の構成を概略的に示す断面図である。図28を参照して、本実施の形態の半導体装置は、多層配線構造を有するものである。半導体基板41の表面上に、エッチングストッパーとなる絶縁膜42が形成されている。この絶縁膜42には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜42上に、絶縁膜43が形成されている。この絶縁膜43には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。なお絶縁膜42の下層に下層配線層がある場合には、絶縁膜42に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0078】
絶縁膜43上に絶縁膜44が形成されている。この絶縁膜44は、配線用導電層45の上端の側壁を覆う側壁絶縁膜である。この側壁絶縁膜44には、たとえば有機膜、SiN膜、SiCN膜などを用いることができる。
【0079】
これらの絶縁膜42、43には、絶縁膜43の上面から絶縁膜42に達する配線用溝43cが形成されている。絶縁膜42には、この配線用溝43cの底面から半導体基板21の表面に達するビアホール43bが形成されている。このビアホール43bおよび配線用溝43c内には、導電性の配線用導電層45が形成されている。この配線用導電層45は、ビアホール43bおよび配線用溝43cの壁面に沿って形成されたバリアメタル層45aと、ビアホール43bおよび配線用溝43c内を埋め込む配線層45bとを有している。バリアメタル層45aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層45bの材質には、たとえばCuなどを用いることができる。
【0080】
絶縁膜43、44には、絶縁膜44の上面から絶縁膜43に達し、底面が絶縁膜43よりなるエアギャップ形成用の溝43dが形成されている。この溝43dは、隣り合う配線用導電層45の間に形成されている。
【0081】
上記の配線用導電層45、側壁絶縁膜44および絶縁膜43上を覆うように絶縁膜47が形成されている。この絶縁膜47は、Cuに対するバリア性を有する材質よりなっている。絶縁膜47上には、層間膜として絶縁膜48が形成されている。この絶縁膜48にはステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、絶縁膜48の成膜時にエアギャップ形成用の凹部43dを絶縁膜48が埋め込む前に空孔の上部が閉じることでエアギャップ51が形成されている。
【0082】
絶縁膜48の上面には、溝48aが形成されており、この溝48a内には側壁絶縁膜49が埋め込まれている。これらの絶縁膜49、48には、絶縁膜49の上面から絶縁膜48に達する配線用溝48cが形成されている。絶縁膜48、49には、この配線用溝48cの底面から配線用導電層45の表面に達するビアホール48bが形成されている。このビアホール48bおよび配線用溝48c内には、導電性の配線用導電層50が形成されている。この配線用導電層50は、ビアホール48bおよび配線用溝48cの壁面に沿って形成されたバリアメタル層50aと、ビアホール48bおよび配線用溝48c内を埋め込む配線層50bとを有している。バリアメタル層50aの材質には、たとえばCuの拡散のバリアとなるTa、TaNなどを用いることができる。また配線層50bの材質には、たとえばCuなどを用いることができる。
【0083】
次に、本実施の形態の半導体装置の製造方法について説明する。
本実施の形態の製造方法においてはダマシン法を用いた場合について説明するが、ダマシン法には様々な方法がある。ここではトレンチファーストのデュアルダマシン法で形成する方法を例に説明する。またエアギャップの形成に関しては、配線をマスクにエッチングし、空孔ができるように絶縁膜を成膜する方法で説明する。また配線材料としては通常用いられるCuを例にあげて説明する。
【0084】
図29〜図40は、本発明の実施の形態4における半導体装置の製造方法を工程順に示す概略断面図である。図29を参照して、まず第1の配線用導電層がダマシン法で形成される。半導体基板41上に、エッチングストッパーとなる絶縁膜42が形成される。この絶縁膜42は、絶縁膜42の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜42の材質には、SiN、SiON、SiCN、SiCOなどを用いることができる。絶縁膜42上に絶縁膜43が形成される。絶縁膜43の材質には、SiO2、SiOF、SiOCなどを用いることができる。また絶縁膜43の中間部に配線のエッチングストッパーとなる層を形成する場合もある。
【0085】
図30を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜43上に形成される。このレジストパターンをマスクとして絶縁膜43が選択的に除去されることにより絶縁膜43に溝43aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0086】
図31を参照して、絶縁膜44が溝43aを含む絶縁膜43上に形成される。この絶縁膜44の全面に絶縁膜43の上面が露出するまでエッチバックが施される。これにより、絶縁膜44は溝43aの側壁にのみ残存され、側壁絶縁膜44が形成される。
【0087】
図32を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン100が絶縁膜43、44上に形成される。このレジストパターン100をマスクとして絶縁膜43が選択的に除去される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0088】
図33を参照して、上記の絶縁膜43の選択的な除去により、絶縁膜44に溝43aの底面から絶縁膜42に達する貫通孔43bが形成される。この後、絶縁膜43と、貫通孔43bから露出した絶縁膜42とにエッチングが施される。
【0089】
図34を参照して、上記のエッチングにより、半導体基板41の表面に達するビアホール43bと、配線用溝43cとが絶縁膜42、43に形成される。このビアホール43bは配線用溝43cの底面から下方に延びるように絶縁膜42、43に形成される。
【0090】
図35を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール43bおよび配線用溝43c内に配線用導電層45が形成される。配線用導電層45の形成においては、まず拡散バリアとなるバリアメタル層45a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層45a上にたとえばCuよりなる導電層45bが形成され、この導電層45bがビアホール内を埋め込む。続いてCMP法により絶縁膜23の表面が少なくとも露出するまで余分な導電層45bおよびバリアメタル層45aが除去される。これにより、ビアホール43bおよび配線用溝43c内にのみバリアメタル層45aおよび配線層45bが残存され、バリアメタル層45aおよび配線層45bから配線用導電層45が形成される。つまり、配線用導電層45の形成により、ビアホール43b内を埋め込むビア用導電層部分と、配線用溝43c内を埋め込む配線用導電層部分とが同時に形成される。
【0091】
図36を参照して、隣り合う配線用導電層45間にエアギャップを形成するために、配線用導電層45および側壁絶縁膜44をマスクとして(つまり配線用導電層45および側壁絶縁膜44を残しながら)絶縁膜43がドライエッチング法を用いて除去される。これにより絶縁膜43にエアギャップ用の溝43dが形成される。この際、溝43dの深さがなるべく深くなるように溝43dを形成することが好ましい。この溝43dが最終的にはエアギャップの形成される領域となるため、この溝43dが浅いと配線間容量の増大を招くことになるからである。
【0092】
図37を参照して、絶縁膜43、側壁絶縁膜44および配線用導電層45を覆うように、Cuに対するバリア性を有する絶縁膜47が形成される。この絶縁膜47は、第2の配線用導電層にとって、第1の配線用導電層45についての絶縁膜42に相当する膜となり、絶縁膜42と同様の材質を用いることができる。
【0093】
第2の配線用導電層の層間膜となる絶縁膜48が形成される。絶縁膜48としてステップカバレージ(段差被覆性)の低い絶縁膜を用いることで、エアギャップ形成用の凹部43dが絶縁膜48で埋め込まれる前に空孔の上部が閉じてしまい、閉塞された空孔(エアギャップ)51が形成される。
【0094】
エアギャップ51のために絶縁膜48の上面が十分に平坦に形成されない場合には、CMP法により絶縁膜48の上面の平坦化が行なわれてもよい。
【0095】
図38を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜48上に形成される。このレジストパターンをマスクとして絶縁膜48が選択的に除去されることにより絶縁膜48に溝48aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0096】
図39を参照して、絶縁膜49が溝48aを含む絶縁膜48上に形成される。この絶縁膜49の全面に絶縁膜48の上面が露出するまでエッチバックが施される。これにより、絶縁膜49は溝48aの側壁にのみ残存され、側壁絶縁膜49が形成される。
【0097】
図40を参照して、上記のビアホール43bおよび配線用溝43cと同様にして、絶縁膜47、48にビアホール48bおよび配線用溝48cが形成される。
【0098】
図28を参照して、ビアホール48bおよび配線用溝48c内に、配線用導電層50が形成される。配線用導電層50の形成においては、まず拡散バリアとなるバリアメタル層50a(たとえばTa、TaN)およびメッキ法でのシードとなるシード層がスパッタ法により表面全面に形成される。続いてメッキ法によりバリアメタル層50a上にたとえばCuよりなる導電層50bが形成され、この導電層がビアホール内を埋め込む。続いてCMP法により絶縁膜48の表面が少なくとも露出するまで余分な導電層50bおよびバリアメタル層50aが除去される。これにより、ビアホール48bおよび配線用溝48c内にのみバリアメタル層50aおよび配線層50bが残存され、バリアメタル層50aおよび配線層50bから配線用導電層50が形成される。
【0099】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0100】
次に、本実施の形態の作用効果について説明する。
図41は、実施の形態4の構成から側壁絶縁膜44を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図42は、実施の形態4の構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0101】
図41を参照して、本実施の形態の構成から側壁絶縁膜44を省略した場合、配線用導電層45とエアギャップ51との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合には、配線用導電層50が埋め込まれるビアホール48bがエアギャップ51に通じ易くなる。このビアホール48bがエアギャップ51に通じた状態でビアホール48b内に配線用導電層50用のバリアメタル層50aを成膜すると、このバリアメタル層50aは通常、スパッタ法で成膜されるためビアホール48b内で一部途切れを生じ不連続に成膜される。このバリアメタル層50a上に配線層50bを形成すると、バリアメタル層50aの不連続点(途切れ部)から配線層50b中のCuが拡散してしまったり、不連続点を起点に配線層50bのCuのエレクトロマイグレーション不良などが発生する。
【0102】
図42を参照して、本実施の形態によれば、エアギャップ51と配線用導電層45との間に側壁絶縁膜44が形成されているため、エアギャップ51と配線用導電層45との平面視における距離を側壁絶縁膜44の分だけ図41の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合でも、配線用導電層50が埋め込まれるビアホール48bがエアギャップ51に通じ難くなる。よって、ビアホール48bとエアギャップ51とが接続されることに起因する不良の発生を抑制することができる。
【0103】
(実施の形態5)
図43は、本発明の実施の形態5における半導体装置の構成を概略的に示す断面図である。図43を参照して、本実施の形態の半導体装置は、多層配線構造を有するものであり、犠牲膜である絶縁膜を気化して除去することによりエアギャップを形成する点で実施の形態4と異なっている。
【0104】
半導体基板41の表面上に、エッチングストッパーとなる絶縁膜42が形成されている。この絶縁膜42には、たとえばSiN、SiON、SiCN、SiCOなどの材質を用いることができる。この絶縁膜42上に、絶縁膜61が形成されている。この絶縁膜61には、たとえばSiO2、SiOF、SiOCなどの材質を用いることができる。なお絶縁膜42の下層に下層配線層がある場合には、絶縁膜42に下層配線層のバリアとしての機能を持たせることが好ましいが、上記の材質を選択することで、その機能を持たせることができる。
【0105】
これらの絶縁膜42、61には、絶縁膜61の上面から半導体基板41の表面に達するビアホール61aが形成されている。絶縁膜61上には、配線用導電層45が形成されている。この配線用導電層45はビアホール61a内を埋め込んでいる。この配線用導電層45は実施の形態4の配線用導電層45と同じ構成を有しており、バリアメタル層45aと配線層45bとを有している。
【0106】
隣り合う配線用導電層45の間には、エアギャップ64が位置している。また配線用導電層45の上端の側部を覆うように側壁絶縁膜44が形成されている。この側壁絶縁膜44の下部にもエアギャップ64が位置している。
【0107】
配線用導電層45、側壁絶縁膜44およびエアギャップ64上に延在するように絶縁膜63が形成されている。この絶縁膜63上には絶縁膜65が形成されている。上記の絶縁膜63は絶縁膜42に相当し、絶縁膜65は絶縁膜61に相当する。
【0108】
これらの絶縁膜63、65には、絶縁膜65の上面から配線用導電層45の表面に達するビアホール65aが形成されている。絶縁膜65上には、配線用導電層50が形成されている。この配線用導電層50はビアホール65a内を埋め込んでいる。この配線用導電層50は実施の形態4の配線用導電層50と同じ構成を有しており、バリアメタル層50aと配線層50bとを有している。
【0109】
隣り合う配線用導電層50の間には、エアギャップ69が位置している。また配線用導電層50の上端の側部を覆うように側壁絶縁膜67が形成されている。この側壁絶縁膜67の下部にもエアギャップ69が位置している。
【0110】
配線用導電層50、側壁絶縁膜67およびエアギャップ69上に延在するように絶縁膜68が形成されている。上記の絶縁膜68は絶縁膜42または63に相当する。
【0111】
次に、本実施の形態の半導体装置の製造方法について説明する。
図44〜図57は、本発明の実施の形態5における半導体装置の製造方法を工程順に示す概略断面図である。図44を参照して、まず第1の配線用導電層がダマシン法で形成される。半導体基板41上に、エッチングストッパーとなる絶縁膜42が形成される。この絶縁膜42は、絶縁膜42の下層に下層配線層がある場合には、下層配線のバリアとなるように形成される。絶縁膜42の材質には、SiN、SiON、SiCN、SiCOなどを用いることができる。絶縁膜42上に絶縁膜61、62が形成される。
【0112】
図45を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜62上に形成される。このレジストパターンをマスクとして絶縁膜62が選択的に除去されることにより絶縁膜62に溝62aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0113】
図46を参照して、絶縁膜44が溝62aを含む絶縁膜62上に形成される。この絶縁膜44の全面に絶縁膜62の上面が露出するまでエッチバックが施される。これにより、絶縁膜44は溝62aの側壁にのみ残存され、側壁絶縁膜44が形成される。
【0114】
図47を参照して、通常の写真製版プロセスにより、ビアホール形成用のレジストパターン100が絶縁膜62、44上に形成される。このレジストパターン100をマスクとして絶縁膜62、61が選択的に除去される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0115】
図48を参照して、上記の絶縁膜62、61の選択的な除去により、溝62aの底面から絶縁膜42に達する貫通孔61aが絶縁膜62、61に形成される。この後、絶縁膜62と、貫通孔61aから露出した絶縁膜42とにエッチングが施される。
【0116】
図49を参照して、上記のエッチングにより、半導体基板41の表面に達するビアホール61aと、配線用溝62bとが絶縁膜42、61、62に形成される。このビアホール61aは配線用溝62bの底面から下方に延びるように絶縁膜42、61に形成される。
【0117】
図50を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール61aおよび配線用溝62b内に配線用導電層45が形成される。この配線用導電層45は実施の形態4の配線用導電層45と同様の方法により形成される。
【0118】
図51を参照して、この後、配線用導電層45、側壁絶縁膜44および絶縁膜62上を覆うように絶縁膜63が形成される。この後、隣り合う配線用導電層45間にエアギャップを形成するために、配線用導電層45および側壁絶縁膜44を残しながら、絶縁膜63だけが気化されて除去される。たとえば絶縁膜62としてカーボン膜を用いれば、絶縁膜63を形成した後に酸素プラズマ処理を行うことで絶縁膜62を気化させることができる。また絶縁膜62にたとえば鎖式ポリマー膜などの高温で気化する膜を用いれば、絶縁膜63の形成後に高温の熱処理を行うことで絶縁膜62を気化させることができる。
【0119】
図52を参照して、上記の気化により、配線用導電層45の間にエアギャップ64が形成される。
【0120】
図53を参照して、第2の配線用導電層がダマシン法で形成される。絶縁膜63上に絶縁膜65、66が形成される。この絶縁膜65は絶縁膜61に相当し、絶縁膜66は絶縁膜62に相当する。
【0121】
図54を参照して、通常の写真製版プロセスにより、レジストパターンが絶縁膜66上に形成される。このレジストパターンをマスクとして絶縁膜66が選択的に除去されることにより絶縁膜66に溝66aが形成される。この後、レジストパターンがアッシング法や薬液を用いたウエットエッチング法により除去される。
【0122】
図55を参照して、絶縁膜67が溝66aを含む絶縁膜66上に形成される。この絶縁膜67の全面に絶縁膜66の上面が露出するまでエッチバックが施される。これにより、絶縁膜67は溝66aの側壁にのみ残存され、側壁絶縁膜67が形成される。
【0123】
図56を参照して、配線用導電層45の表面に達するビアホール65aと、配線用溝66bとが絶縁膜63、65、66、67に形成される。
【0124】
図57を参照して、その後、通常のダマシンプロセスにしたがって、ビアホール65aおよび配線用溝66b内に配線用導電層50が形成される。この配線用導電層50は実施の形態3の配線用導電層45と同様の方法により形成される。
【0125】
以上を所望の配線層分だけ繰り返すことにより、本実施の形態の半導体装置が完成する。
【0126】
次に、本実施の形態の作用効果について説明する。
図58は、図43に示す構成から側壁絶縁膜44、67を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。また図59は、図43に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【0127】
図58を参照して、図43に示す構成から側壁絶縁膜44、67を省略した場合、配線用導電層45とエアギャップ64との平面視における距離が短くなる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合には、配線用導電層50が埋め込まれるビアホール65aがエアギャップ64に通じ易くなる。このビアホール65aがエアギャップ64に通じた状態でビアホール65a内に配線用導電層50用のバリアメタル層50aを成膜すると、このバリアメタル層50aは通常、スパッタ法で成膜されるためビアホール65a内で一部途切れを生じ不連続に成膜される。このバリアメタル層50a上に配線層50bを形成すると、バリアメタル層50aの不連続点(途切れ部)から配線層50b中のCuが拡散してしまったり、不連続点を起点に配線層50bのCuのエレクトロマイグレーション不良などが発生する。
【0128】
図59を参照して、本実施の形態によれば、エアギャップ64と配線用導電層45との間に側壁絶縁膜44が形成されているため、エアギャップ64と配線用導電層45との平面視における距離を側壁絶縁膜44の分だけ図58の構成よりも長くすることができる。このため、フォトマスクの重ね合わせ誤差により配線用導電層45に対して配線用導電層50が平面視において位置ずれを生じた場合でも、配線用導電層50が埋め込まれるビアホール65aがエアギャップ64に通じ難くなる。よって、ビアホール65aとエアギャップ64とが接続されることに起因する不良の発生を抑制することができる。
【0129】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0130】
本発明は、エアギャップを有する半導体装置およびその製造方法に特に有利に適用され得る。
【図面の簡単な説明】
【0131】
【図1】本発明の実施の形態1における半導体装置の構成を概略的に示す断面図である。
【図2】本発明の実施の形態1における半導体装置の製造方法の第1工程を示す概略断面図である。
【図3】本発明の実施の形態1における半導体装置の製造方法の第2工程を示す概略断面図である。
【図4】本発明の実施の形態1における半導体装置の製造方法の第3工程を示す概略断面図である。
【図5】本発明の実施の形態1における半導体装置の製造方法の第4工程を示す概略断面図である。
【図6】本発明の実施の形態1における半導体装置の製造方法の第5工程を示す概略断面図である。
【図7】本発明の実施の形態1における半導体装置の製造方法の第6工程を示す概略断面図である。
【図8】本発明の実施の形態1における半導体装置の製造方法の第7工程を示す概略断面図である。
【図9】本発明の実施の形態2における半導体装置の構成を概略的に示す断面図である。
【図10】本発明の実施の形態2における半導体装置の製造方法の第1工程を示す概略断面図である。
【図11】本発明の実施の形態2における半導体装置の製造方法の第2工程を示す概略断面図である。
【図12】本発明の実施の形態2における半導体装置の製造方法の第3工程を示す概略断面図である。
【図13】本発明の実施の形態2における半導体装置の製造方法の第4工程を示す概略断面図である。
【図14】本発明の実施の形態2における半導体装置の製造方法の第5工程を示す概略断面図である。
【図15】本発明の実施の形態2における半導体装置の製造方法の第6工程を示す概略断面図である。
【図16】本発明の実施の形態2における半導体装置の製造方法の第7工程を示す概略断面図である。
【図17】本発明の実施の形態2における半導体装置の製造方法の第8工程を示す概略断面図である。
【図18】本発明の実施の形態2における半導体装置の製造方法の第9工程を示す概略断面図である。
【図19】図9に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図20】図9に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図21】本発明の実施の形態3における半導体装置の構成を概略的に示す断面図である。
【図22】本発明の実施の形態3における半導体装置の製造方法の第1工程を示す概略断面図である。
【図23】本発明の実施の形態3における半導体装置の製造方法の第2工程を示す概略断面図である。
【図24】本発明の実施の形態3における半導体装置の製造方法の第3工程を示す概略断面図である。
【図25】本発明の実施の形態3における半導体装置の製造方法の第4工程を示す概略断面図である。
【図26】図21に示す構成から側壁絶縁膜27を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図27】図21に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図28】本発明の実施の形態4における半導体装置の構成を概略的に示す断面図である。
【図29】本発明の実施の形態4における半導体装置の製造方法の第1工程を示す概略断面図である。
【図30】本発明の実施の形態4における半導体装置の製造方法の第2工程を示す概略断面図である。
【図31】本発明の実施の形態4における半導体装置の製造方法の第3工程を示す概略断面図である。
【図32】本発明の実施の形態4における半導体装置の製造方法の第4工程を示す概略断面図である。
【図33】本発明の実施の形態4における半導体装置の製造方法の第5工程を示す概略断面図である。
【図34】本発明の実施の形態4における半導体装置の製造方法の第6工程を示す概略断面図である。
【図35】本発明の実施の形態4における半導体装置の製造方法の第7工程を示す概略断面図である。
【図36】本発明の実施の形態4における半導体装置の製造方法の第8工程を示す概略断面図である。
【図37】本発明の実施の形態4における半導体装置の製造方法の第9工程を示す概略断面図である。
【図38】本発明の実施の形態4における半導体装置の製造方法の第10工程を示す概略断面図である。
【図39】本発明の実施の形態4における半導体装置の製造方法の第11工程を示す概略断面図である。
【図40】本発明の実施の形態4における半導体装置の製造方法の第12工程を示す概略断面図である。
【図41】実施の形態4の構成から側壁絶縁膜44を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図42】実施の形態4の構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図43】本発明の実施の形態5における半導体装置の構成を概略的に示す断面図である。
【図44】本発明の実施の形態5における半導体装置の製造方法の第1工程を示す概略断面図である。
【図45】本発明の実施の形態5における半導体装置の製造方法の第2工程を示す概略断面図である。
【図46】本発明の実施の形態5における半導体装置の製造方法の第3工程を示す概略断面図である。
【図47】本発明の実施の形態5における半導体装置の製造方法の第4工程を示す概略断面図である。
【図48】本発明の実施の形態5における半導体装置の製造方法の第5工程を示す概略断面図である。
【図49】本発明の実施の形態5における半導体装置の製造方法の第6工程を示す概略断面図である。
【図50】本発明の実施の形態5における半導体装置の製造方法の第7工程を示す概略断面図である。
【図51】本発明の実施の形態5における半導体装置の製造方法の第8工程を示す概略断面図である。
【図52】本発明の実施の形態5における半導体装置の製造方法の第9工程を示す概略断面図である。
【図53】本発明の実施の形態5における半導体装置の製造方法の第10工程を示す概略断面図である。
【図54】本発明の実施の形態5における半導体装置の製造方法の第11工程を示す概略断面図である。
【図55】本発明の実施の形態5における半導体装置の製造方法の第12工程を示す概略断面図である。
【図56】本発明の実施の形態5における半導体装置の製造方法の第13工程を示す概略断面図である。
【図57】本発明の実施の形態5における半導体装置の製造方法の第14工程を示す概略断面図である。
【図58】図43に示す構成から側壁絶縁膜44、67を省いた構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【図59】図43に示す構成においてマスクの重ね合わせ誤差が生じた場合の構成を示す概略断面図である。
【符号の説明】
【0132】
1,21,41 半導体基板、2〜4,7,9,10,13,22,23,25,26,30,31,36,37,42,43,47,48,61〜63,65,66,68 絶縁膜、5a,11a,24a,28a,34a,45a,50a バリアメタル層、5b,11b,28b,45b,50b 配線層、5,11,28,45,50 配線用導電層、6 キャップ層、8,14,32,35,51,64,69 エアギャップ、24,34 充填層、24b,34b 導電層、27,44,49,67 側壁絶縁膜、29,43d 凹部、43b,48b,61a,65b ビアホール、43b,61a 貫通孔、43c,48c,62b,66b 配線用溝、43a,43d,48a,62a,66a 溝、100 レジストパターン。
【特許請求の範囲】
【請求項1】
多層配線構造を有する半導体装置であって、
それぞれがエアギャップを挟んで互いに隣り合うように配置された、材質に銅を含む複数の配線用導電層と、
前記配線用導電層上に選択的に形成され、かつ前記配線用導電層中の銅の拡散のバリアとして機能する導電性のキャップ層と、
前記配線用導電層、前記キャップ層および前記エアギャップの上に延在し、かつ前記キャップ層の上面および側面を覆う絶縁膜とを備え、
前記絶縁膜は、前記絶縁膜の上面から前記キャップ層に達する上層配線用ビアを有し、前記上層配線用ビアは前記絶縁膜を貫通していない、半導体装置。
【請求項2】
多層配線構造を有する半導体装置の製造方法であって、
複数の貫通孔を有する犠牲膜を形成する工程と、
複数の前記貫通孔内のそれぞれに、材質に銅を含む配線用導電層を形成する工程と、
前記配線用導電層上に選択的に、前記配線用導電層中の銅の拡散のバリアとして機能する導電性のキャップ層を形成する工程と、
前記配線用導電層、前記キャップ層および前記犠牲膜の上に延在し、かつ前記キャップ層の上面および側面を覆うように絶縁膜を形成する工程と、
前記犠牲膜を気化させることにより、互いに隣り合う前記配線用導電層の間にエアギャップを形成する工程とを備えた、半導体装置の製造方法。
【請求項3】
前記絶縁膜を形成する工程は、前記絶縁膜を塗布法により形成する工程を含むことを特徴とする、請求項2に記載の半導体装置の製造方法。
【請求項4】
前記絶縁膜を形成する工程は、前記絶縁膜の上面を化学的機械的研磨法により平坦化する工程を含むことを特徴とする、請求項2に記載の半導体装置の製造方法。
【請求項5】
多層配線構造を有する半導体装置の製造方法であって、
第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の表面に溝を形成する工程と、
前記溝の側壁を覆い、かつ前記溝の底面の一部を露出するように側壁絶縁膜を形成する工程と、
前記溝内を埋め込む配線用導電層を形成する工程と、
隣り合う前記配線用導電層間にエアギャップを形成するために、前記配線用導電層および前記側壁絶縁膜を残しながら前記第1の絶縁膜を除去する工程とを備えた、半導体装置の製造方法。
【請求項6】
前記第1の絶縁膜を除去する工程は、前記側壁絶縁膜および前記配線用導電層をマスクとして前記第1の絶縁膜をエッチングすることにより、隣り合う前記配線用導電層間にエアギャップ用溝を形成する工程を含むことを特徴とする、請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第1の絶縁膜を除去する工程の前に、前記配線用導電層、前記側壁絶縁膜および前記第1の絶縁膜の上に延在する第2の絶縁膜を形成する工程をさらに備え、
前記第1の絶縁膜を除去する工程は、前記第2の絶縁膜越しに前記第1の絶縁膜を気化させることにより、互いに隣り合う前記配線用導電層の間にエアギャップを形成する工程を含むことを特徴とする、請求項5に記載の半導体装置の製造方法。
【請求項8】
前記第1の絶縁膜を形成する工程の前に、ビア用貫通孔を有する下層絶縁膜と、前記ビア用貫通孔内を埋め込むビア用導電層とを形成する工程をさらに備え、
前記第1の絶縁膜は前記下層絶縁膜上に形成され、かつ前記溝は前記ビア用導電層の上面を露出するように形成されることを特徴とする、請求項5〜7のいずれかに記載の半導体装置の製造方法。
【請求項9】
前記溝の底面から下方に延びるビア用貫通孔を前記第1の絶縁膜に形成する工程と、
前記ビア用貫通孔を埋め込むようにビア用導電層を形成する工程とをさらに備え、
前記ビア用導電層は前記配線用導電層の形成と同時に形成されることを特徴とする、請求項5〜7のいずれかに記載の半導体装置の製造方法。
【請求項1】
多層配線構造を有する半導体装置であって、
それぞれがエアギャップを挟んで互いに隣り合うように配置された、材質に銅を含む複数の配線用導電層と、
前記配線用導電層上に選択的に形成され、かつ前記配線用導電層中の銅の拡散のバリアとして機能する導電性のキャップ層と、
前記配線用導電層、前記キャップ層および前記エアギャップの上に延在し、かつ前記キャップ層の上面および側面を覆う絶縁膜とを備え、
前記絶縁膜は、前記絶縁膜の上面から前記キャップ層に達する上層配線用ビアを有し、前記上層配線用ビアは前記絶縁膜を貫通していない、半導体装置。
【請求項2】
多層配線構造を有する半導体装置の製造方法であって、
複数の貫通孔を有する犠牲膜を形成する工程と、
複数の前記貫通孔内のそれぞれに、材質に銅を含む配線用導電層を形成する工程と、
前記配線用導電層上に選択的に、前記配線用導電層中の銅の拡散のバリアとして機能する導電性のキャップ層を形成する工程と、
前記配線用導電層、前記キャップ層および前記犠牲膜の上に延在し、かつ前記キャップ層の上面および側面を覆うように絶縁膜を形成する工程と、
前記犠牲膜を気化させることにより、互いに隣り合う前記配線用導電層の間にエアギャップを形成する工程とを備えた、半導体装置の製造方法。
【請求項3】
前記絶縁膜を形成する工程は、前記絶縁膜を塗布法により形成する工程を含むことを特徴とする、請求項2に記載の半導体装置の製造方法。
【請求項4】
前記絶縁膜を形成する工程は、前記絶縁膜の上面を化学的機械的研磨法により平坦化する工程を含むことを特徴とする、請求項2に記載の半導体装置の製造方法。
【請求項5】
多層配線構造を有する半導体装置の製造方法であって、
第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の表面に溝を形成する工程と、
前記溝の側壁を覆い、かつ前記溝の底面の一部を露出するように側壁絶縁膜を形成する工程と、
前記溝内を埋め込む配線用導電層を形成する工程と、
隣り合う前記配線用導電層間にエアギャップを形成するために、前記配線用導電層および前記側壁絶縁膜を残しながら前記第1の絶縁膜を除去する工程とを備えた、半導体装置の製造方法。
【請求項6】
前記第1の絶縁膜を除去する工程は、前記側壁絶縁膜および前記配線用導電層をマスクとして前記第1の絶縁膜をエッチングすることにより、隣り合う前記配線用導電層間にエアギャップ用溝を形成する工程を含むことを特徴とする、請求項5に記載の半導体装置の製造方法。
【請求項7】
前記第1の絶縁膜を除去する工程の前に、前記配線用導電層、前記側壁絶縁膜および前記第1の絶縁膜の上に延在する第2の絶縁膜を形成する工程をさらに備え、
前記第1の絶縁膜を除去する工程は、前記第2の絶縁膜越しに前記第1の絶縁膜を気化させることにより、互いに隣り合う前記配線用導電層の間にエアギャップを形成する工程を含むことを特徴とする、請求項5に記載の半導体装置の製造方法。
【請求項8】
前記第1の絶縁膜を形成する工程の前に、ビア用貫通孔を有する下層絶縁膜と、前記ビア用貫通孔内を埋め込むビア用導電層とを形成する工程をさらに備え、
前記第1の絶縁膜は前記下層絶縁膜上に形成され、かつ前記溝は前記ビア用導電層の上面を露出するように形成されることを特徴とする、請求項5〜7のいずれかに記載の半導体装置の製造方法。
【請求項9】
前記溝の底面から下方に延びるビア用貫通孔を前記第1の絶縁膜に形成する工程と、
前記ビア用貫通孔を埋め込むようにビア用導電層を形成する工程とをさらに備え、
前記ビア用導電層は前記配線用導電層の形成と同時に形成されることを特徴とする、請求項5〜7のいずれかに記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】
【図58】
【図59】
【公開番号】特開2008−277437(P2008−277437A)
【公開日】平成20年11月13日(2008.11.13)
【国際特許分類】
【出願番号】特願2007−117338(P2007−117338)
【出願日】平成19年4月26日(2007.4.26)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成20年11月13日(2008.11.13)
【国際特許分類】
【出願日】平成19年4月26日(2007.4.26)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]