半導体装置の製造方法
【課題】 半導体装置の製造方法に関し、界面活性剤を含んだ洗浄液による洗浄後の低誘電率膜のk値の変動を回復する。
【解決手段】 基板上にk値が3.0以下の低誘電率膜1を成膜したのち、低誘電率膜1に凹部を形成し、次いで、凹部及び低誘電率膜1上に導電体膜を堆積したのち、低誘電率膜1が露出するまで導電体膜を研磨し、次いで、低誘電率膜1の表面を界面活性剤3を含む洗浄剤で洗浄したのち、低誘電率膜1の表面に残存する界面活性剤3を、界面活性剤3が表面に残存した状態における低誘電率膜1の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する。
【解決手段】 基板上にk値が3.0以下の低誘電率膜1を成膜したのち、低誘電率膜1に凹部を形成し、次いで、凹部及び低誘電率膜1上に導電体膜を堆積したのち、低誘電率膜1が露出するまで導電体膜を研磨し、次いで、低誘電率膜1の表面を界面活性剤3を含む洗浄剤で洗浄したのち、低誘電率膜1の表面に残存する界面活性剤3を、界面活性剤3が表面に残存した状態における低誘電率膜1の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置の製造方法に関するものであり、特に、層間絶縁膜として低誘電率膜(Low−k膜)を用いて埋込配線構造を形成する場合のk値回復のための構成に特徴のある半導体装置の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置の微細化に伴うエレクトロマイグレーション耐性の向上のために、配線材料としてCuを用いることが試みられている。
Cuを配線材料に用いる場合には、層間絶縁膜にビア用凹部或いは配線用トレンチを形成し、この凹部及びトレンチを覆うようにCuで完全に埋め込んだのち、CMP(化学機械研磨)法によって研磨することによってCu埋込配線或いはCuビアを形成している。
【0003】
また、CMP法に研磨の後には、界面活性剤を含んだ洗浄液を洗浄して、残存する研磨剤や研磨による派生パーティクル等の研磨残渣を除去したのち、純水でさらに洗浄して界面活性剤を除去している(例えば、特許文献1参照)。
【0004】
また、半導体装置の高速化の要請に応えるために、寄生容量による信号遅延を低減するために、層間絶縁膜としてk値が3.0以下の低誘電率膜が用いられるようになっている。
この場合、低誘電率膜は多孔質膜である場合が多いため、低誘電率膜上にプラズマSiO2 膜或いはプラズマSiC膜等のキャップ層を設けている(例えば、同じく特許文献1参照)。
【0005】
また、最近の半導体装置の高速化のさらなる要請に応えるために、低誘電率膜に比べて非誘電率の高いキャップ層を除去することが試みられている。
【0006】
しかし、このようにキャップ層を除去した場合、CMP研磨工程後の洗浄工程において、低誘電率膜においてk値が増加するという現象が見られ、本発明者等による研究の結果、このk値の増加現象は洗浄液のH.L.B(Hydrophile−Lipophile Balance)に大きく依存することを発見した(例えば、非特許文献1参照)ので、図10及び図11を参照して説明する。
【0007】
図10参照
図10は、洗浄後の残存パーティクル数のH.L.B値依存性の説明図であり、H.L.B値が10以下の場合に優れた洗浄効果が得られた。
ここでは、CMP工程を1.5psi(重量ポンド平方インチ)の条件で5秒間行ったのち、研磨布を用いて1.5psi(重量ポンド平方インチ)の条件で60秒間の洗浄を行った場合の結果を示している。
なお、小さいH.L.B値は疎水性であることを意味し、大きいH.L.B値は親水性であることを意味する。
【0008】
図11参照
図11は、k値の増大のH.L.B値依存性の説明図であり、H.L.B値が10以下の場合に25%近いk値の増加が見られた。
なお、H.L.B値が10以上の場合には、k値の増加は数%以下であり、あまり問題になるものではない。
【0009】
このように、CMP法による研磨後の洗浄効果と洗浄後のk値の変動は、洗浄工程に用いる洗浄剤のH.L.B値に大きく依存することが分かった。
具体的には、H.L.B値が10以下の場合には、洗浄効果は優れているもののk値の変動が大きく、H.L.B値が10以上の場合には、洗浄効果は顕著ではないもののk値の変動が小さい。
【特許文献1】特開2006−203027号公報
【非特許文献1】第54回応用物理学関係連合講演会 2007春季 予行集25A−P5−/II
【発明の開示】
【発明が解決しようとする課題】
【0010】
上述のように、洗浄効果とk値の変動とはトレードオフの関係にあるので、研磨残渣を良好に除去するためには、H.L.B値の小さな洗浄液を用いる必要があるが、そうすると、洗浄後に低誘電率膜のk値が増大し、せっかく層間絶縁膜として低誘電率膜を設けた意味が失われてしまうという問題がある。
【0011】
したがって、本発明は、界面活性剤を含んだ洗浄液による洗浄後の低誘電率膜のk値の変動を回復することを目的とする。
【課題を解決するための手段】
【0012】
ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、基板上にk値が3.0以下の低誘電率膜1を成膜したのち、低誘電率膜1に凹部を形成する工程、凹部及び低誘電率膜1上に導電体膜を堆積する工程、低誘電率膜1が露出するまで導電体膜を研磨する工程、低誘電率膜1の表面を界面活性剤3を含む洗浄剤で洗浄する工程、低誘電率膜1の表面に残存する界面活性剤3を、界面活性剤3が表面に残存した状態における低誘電率膜1の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする。
【0013】
本発明者による鋭意研究の結果、洗浄後のk値の変動は、低誘電率膜1の表面に近傍に残存する界面活性剤3に影響によるとの認識に至り、この残存する界面活性剤3を除去することによって、k値が回復することを発見したものである。
【0014】
因に、k値が3.0を超える誘電膜や、研磨後にも低誘電率膜1上にキャップ層が存在する場合には、洗浄後のk値の変動は顕著ではない。
また、研磨後に低誘電率膜1が露出する場合には、界面活性剤3を含んだ洗浄液で洗浄した後に純水で水洗しても、k値の変動が大きいので、水洗によっては界面活性剤3が充分除去されないと推測される。
【0015】
したがって、界面活性剤除去方法としては、水洗以外の方法であり、且つ、界面活性剤3が表面に残存した状態における低誘電率膜1の比誘電率の増大分を60%、より望ましくは、20%以下に低減できる方法である必要がある。
【0016】
この場合、低誘電率膜1に凹部を形成する工程において、低誘電率膜1の表面に低誘電率膜1の特性の変動を防ぐためにキャップ層を設けることが望ましく、また、装置全体を低誘電率化するためには、低誘電率膜1が露出するまで研磨して埋込導体2を形成してキャップ層を完全に除去することが望ましい。
【0017】
この様な界面活性剤除去方法としては、窒素雰囲気中において200℃〜500℃に加熱する窒素アニール方法を用いても良いし、或いは、アンモニアプラズマ処理方法を用いても良い。
【0018】
また、界面活性剤除去方法として、アルコール類を25モル%以上、より好適には50モル%以上含む洗浄剤を用いたアルコール洗浄方法を用いても良い。
この場合のアルコール類としては、イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコールの少なくとも一つを含んでいることが好適であり、また、具体的洗浄工程において、アルコール類を含む洗浄剤を、回転させた基板上に滴下すれば良い。
【0019】
或いは、界面活性剤除去方法として、水素とヘリウムの混合ガスを用いたアッシング方法を用いても良いものである。
【発明の効果】
【0020】
本発明によれば、水洗以外の界面活性剤除去方法を施すことにより界面活性剤を効果的に除去することが可能になり、それによって、低誘電率膜のk値の変動を効果的に回復することができ、延いては、高集積度半導体装置の性能向上に寄与するところが大きい。
【発明を実施するための最良の形態】
【0021】
ここで、図2及び図3を参照して、本発明の実施の形態を説明する。
本発明は、基板上にk値が3.0以下の低誘電率膜を成膜したのち、前記低誘電率膜に凹部を形成し、次いで、凹部に導電体膜で埋め込んだのち、低誘電率膜が露出するまで研磨して埋込導体を形成し、次いで、基板を界面活性剤を含む洗浄剤で洗浄したのち、
A.イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコール等のアルコール類を25モル%以上、より好適には50モル%以上含む洗浄剤を用いたアルコール洗浄方法、或いは、 B.窒素雰囲気中において200℃〜500℃に加熱する窒素アニール方法、或いは、
C.アンモニアプラズマ処理方法、或いは、
D.水素とヘリウムの混合ガスを用いたアッシング方法
のいずれかの方法を用いて界面活性剤を除去するものである。
【0022】
まず、イソプロピルアルコールを用いたアルコール洗浄においては、例えば、 a1 :低誘電率膜としてAurora ULK(ASM社製Low−k膜)を用い、1. 5psiの圧力を掛けて5秒間CMP研磨し、
b1 :界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分と する洗浄液を用いて0.25psiの圧力を掛けた30秒間のブラシスクラバーに よるパーティクル除去、或いは、
b2 :界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分と する洗浄液を用いて1.5psiの圧力を掛けた60秒間のバッフィング(Buf fing)によるパーティクル除去を行ったのちに、
c1 :IPA中にウェーハを洗浄装置を用いて60秒間の洗浄処理を行う。
【0023】
図2参照
図2は、IPA洗浄によるk値回復効果の説明図であり、k値の増加率の界面活性剤依存性を示している。
なお、ここでは、界面活性剤の残存量を界面活性剤の成分に起因する−CH2 による吸収ピークの面積で評価している。
【0024】
まず、ブラシスクラバーによるパーティクル除去の場合には、IPA処理前に比べて、−CH2 による吸収ピークの面積が1/10以下に小さくなっており、それに伴ってk値の増加率も〜22%から〜2%へと大幅に低下しており、k値回復効果が大である。
【0025】
また、バッフィングによるパーティクル除去の場合にも、IPA処理前に比べて、−CH2 による吸収ピークの面積が1/5以下に小さくなっており、それに伴ってk値の増加率も〜7%から〜2%へと大幅に低下しており、k値回復効果が大である。
【0026】
次に、他のアルコール類を用いたアルコール洗浄の場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c2 :アルキレングリコール:水=80:20の容量比でpHを7.0(中性)に調製し たエチレングリコール系洗浄剤を用い、200rpmの速度で回転させたウェーハ 上に滴下して洗浄処理を行う。或いは、
c3 :アルキレングリコール:水=80:20の容量比でpHを7.0(中性)に調製し たエチレングリコール系洗浄剤を用い、洗浄剤中に1分乃至20分程度浸漬する。
このアルコール洗浄の結果、k値の増加率も〜22%から〜2%へと大幅に低下した。
【0027】
また、窒素アニールの場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c4 :常圧の窒素雰囲気中で、200〜500℃、例えば、350℃において、0.5〜 2時間、例えば、0.5時間の熱処理を行う。
この窒素アニールの結果、k値の増加率も〜22%から〜4%へと大幅に低下した。
【0028】
また、H2 /Heアッシングの場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c5 :H2 ガスを6500sccm、Heを500sccm流し、圧力を800Paとし 、2.4GHz,1kWのマイクロ波を印加してプラズマ化し、例えば、350℃ の基板温度において110秒間のアッシング処理を行う。
このH2 /Heアッシングの結果、k値の増加率も〜22%から〜1%へと大幅に低下した。
【0029】
また、NH3 プラズマ処理の場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c6 :NH3 ガスを1000sccm流し、圧力を400Paとし、13.56MHzの 高周波電力を150〜300W印加してプラズマ化し、例えば、390℃の基板温 度において10秒間のプラズマ処理を行う。
このNH3 プラズマ処理の結果、k値の増加率も〜22%から〜14%へと低下し、k値回復効果が見られた。
【0030】
図3参照
図3は、以上の結果を纏めてグラフ化した、k値回復効果の説明図であり、ここではIPA処理に関しては、界面活性剤を含んだ洗浄液による洗浄工程を上記のb2 により行った場合を示しており、また、アルコール洗浄に関してはc3 の浸漬により行った場合の結果を示している。
【実施例1】
【0031】
以上を前提として、次に、図4及び図6を参照して本発明の実施例1の半導体装置の製造工程を説明する。
図4参照
まず、p型シリコン基板11に素子分離絶縁膜12を形成したのち、ゲート絶縁膜13を介してゲート電極14を設け、このゲート電極14をマスクとしてn型不純物を導入することによってn型エクステンション領域15を形成し、次いで、サイドウォール16を形成したのち、再び、n型不純物を導入することによって、n型ソース・ドレイン領域17を形成する。
【0032】
次いで、全面にCoを堆積させたのち、熱処理することによってCoシリサイド電極18,19を形成し、次いで、未反応のCoを除去したのち全面にSiO2 膜20及びBPSG膜21を堆積させ、次いで、表面平坦化を行いエッチングストッパーとなるSiCN膜22を形成する。
【0033】
次いで、n型ソース・ドレイン領域17に達するビアホールを形成したのち、TiNからなるバリア膜23を介してWを埋め込み、CMP法によって不要部を除去することによってWプラグ24を形成する。
【0034】
次いで、プラズマCVD法を用いて厚さが、例えば、250nmのLow−k膜であるSiOCからなる第1配線用絶縁膜25、及び、厚さが、例えば、50nmのSiCN膜26を順次堆積させる。
【0035】
次いで、フロロカーボン系のエッチングガスを用いたプラズマエッチングによって、第1配線用絶縁膜25に幅が例えば、0.12μmの配線用溝27を形成する。
【0036】
図5参照
次いで、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0037】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0038】
次いで、ウェーハを100%のIPA液31を用いて洗浄装置によって例えば60秒間の洗浄処理を行うことによって、ウェーハの表面に残存する界面活性剤30を除去する。
【0039】
以降は、必要とする多層配線層数に応じてビア形成用絶縁膜及び層間絶縁膜の堆積工程、配線用溝及びビアホールの形成工程、ビア及び埋込配線の形成工程、界面活性剤を含んだ洗浄液による洗浄工程、及び、IPA洗浄工程を繰り返すことによって半導体装置が完成する。
【0040】
このように、本発明の実施例1においては、界面活性剤を含んだ洗浄液による洗浄ののちに、IPA処理を行っているので、ウェーハの表面に付着した界面活性剤を効果的に除去することができ、それによって、図2及び図3に示すように良好なk値回復効果が得られ、半導体集積回路装置の高速化が可能になる。
【実施例2】
【0041】
次に、図6を参照して、本発明の実施例2の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図6参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0042】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0043】
次いで、アルキレングリコール:水=80:20の容量比でpHを7.0(中性)に調製したエチレングリコール系洗浄液32を用い、200rpmの速度で回転させたウェーハ上に滴下して洗浄処理を行って界面活性剤30を除去する。
【0044】
この実施例2のアルコール洗浄の場合も上述のように、k値の増加率も〜22%から〜2%へと大幅に低下し、優れたk値回復効果が得られる。
【実施例3】
【0045】
次に、図7を参照して、本発明の実施例3の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図7参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0046】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0047】
次いで、常圧の窒素雰囲気33中で、例えば、350℃において、30分間の熱処理を行って界面活性剤30を除去する。
【0048】
この実施例3の窒素アニールの場合も上述のように、k値の増加率も〜22%から〜4%へと大幅に低下し、優れたk値回復効果が得られる。
【実施例4】
【0049】
次に、図8を参照して、本発明の実施例4の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図8参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0050】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0051】
次いで、例えば、
H2 ガス:6500sccm
He:500sccm
圧力:800Pa
電力:1kW(2.4GHz)
基板温度:350℃
処理時間:110秒
の条件でH2 /Heプラズマ34によるアッシング処理を行って界面活性剤30を除去する。
【0052】
この実施例4のH2 /Heアッシングの結果、上述のようにk値の増加率も〜22%から〜1%へと大幅に低下し、優れたk値回復効果が得られる。
【実施例5】
【0053】
次に、図9を参照して、本発明の実施例5の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図9参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0054】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0055】
次いで、
NH3 ガス:1000sccm
圧力:400Pa
上部電力:300W(13.56MHz)
下部電力:150W(13.56MHz)
基板温度:390℃
処理時間:10秒
の条件でNH3 プラズマ35による処理を行って界面活性剤30を除去する。
【0056】
この実施例5のNH3 プラズマ処理の結果、上述のようにk値の増加率も〜22%から〜14%へと低下し、k値回復効果が得られる。
【0057】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記各実施の形態或いは実施例においては低誘電率膜としてk値が2.65のSiOCを用いているが、SiOCに限られるものではなく、k値が3.0以下の低誘電率膜に適用されるものである。
【0058】
例えば、k値が3.0以下の低誘電率材料としては、触媒化成工業株式会社製のポーラスシリカ原料(IPS)やポリアエーテル等の低誘電率の有機絶縁材料(例えば、ダウケミカル社登録商標SiLKTM)等が挙げられる。
【0059】
また、上記の各実施例においては、シングルダマシン工程として説明しているが、シングルダマシン工程に限られるものではなく、ビアと埋込配線を同時に形成するデュアルダマシン法にも適用されることは言うまでもない。
【0060】
また、上記の各実施例においては、埋込配線構造を形成する際に、低誘電率膜上にキャップ層を設けているが、キャップ層は必須ではなく、低誘電率膜に直接ビアホール或いはトレンチを形成しても良いものである。
【0061】
また、上記の実施例2においては、エチレングリコール系洗浄液を用いたアルコール洗浄においては、ウェーハを回転させながらその上にエチレングリコール系洗浄液を滴下しているが、単に、ウェーハをエチレングリコール系洗浄液中に浸漬しても良いものである。
【0062】
ここで、再び、図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) 基板上にk値が3.0以下の低誘電率膜1を成膜したのち、前記低誘電率膜1に凹部を形成する工程、前記凹部及び前記低誘電率膜1上に導電体膜を堆積する工程、前記低誘電率膜1が露出するまで前記導電体膜を研磨する工程、前記低誘電率膜1の表面を界面活性剤3を含む洗浄剤で洗浄する工程、前記低誘電率膜1の表面に残存する前記界面活性剤3を、前記界面活性剤3が表面に残存した状態における前記低誘電率膜1の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする半導体装置の製造方法。
(付記2) 上記低誘電率膜1を成膜後、前記低誘電率膜1上にキャップ層を形成し、上記凹部を形成する工程において、前記低誘電率膜1及び前記キャップ層に前記凹部を形成し、上記導電体膜を研磨する工程において、前記低誘電率膜1上の前記導電体膜及び前記キャップ層を除去することを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 上記界面活性剤除去方法が、窒素雰囲気中において200℃〜500℃ に加熱する窒素アニール方法であることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記4) 上記界面活性剤除去方法が、アンモニアプラズマ処理であることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記5) 上記界面活性剤除去方法が、アルコール類を25モル%以上含む洗浄剤を用いたアルコール洗浄方法であることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記6) 上記洗浄剤におけるアルコール類の含有比率が、50モル%以上であることを特徴とする付記5記載の半導体装置の製造方法。
(付記7) 上記アルコール類が、イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコールの少なくとも一つを含んでいることを特徴とする付記5または6に記載の半導体装置の製造方法。
(付記8) 上記アルコール類を含む洗浄剤を、上記基板を回転させた状態で滴下することを特徴とする付記5乃至7のいずれか1に記載の半導体装置の製造方法。
(付記9) 上記界面活性剤除去方法が、水素とヘリウムの混合ガスを用いたアッシング方法であることを特徴とする付記1または2に記載の半導体装置の製造方法。
【産業上の利用可能性】
【0063】
本発明の活用例としては、半導体集積回路装置の埋込配線の形成工程が典型的なものであるが、半導体集積回路装置の埋込配線の形成工程に限られるものではなく、超伝導デバイス、強誘電体光機能素子等の各種の電子デバイスの埋込配線の形成工程にも適用されるものである。
【図面の簡単な説明】
【0064】
【図1】本発明の原理的構成の説明図である。
【図2】IPA洗浄によるk値回復の効果の説明図である。
【図3】各界面活性剤除去処理によるk値回復効果の説明図である。
【図4】本発明の実施例1の半導体装置の途中までの製造工程の説明図である。
【図5】本発明の実施例1の半導体装置の図4以降の製造工程の説明図である。
【図6】本発明の実施例2における界面活性剤除去工程の説明図である。
【図7】本発明の実施例3における界面活性剤除去工程の説明図である。
【図8】本発明の実施例4における界面活性剤除去工程の説明図である。
【図9】本発明の実施例5における界面活性剤除去工程の説明図である。
【図10】洗浄後の残存パーティクル数のH.L.B値依存性の説明図である。
【図11】k値の増大のH.L.B値依存性の説明図である。
【符号の説明】
【0065】
1 低誘電率膜
2 埋込導体
3 界面活性剤
11 p型シリコン基板
12 素子分離絶縁膜
13 ゲート絶縁膜
14 ゲート電極
15 n型エクステンション領域
16 サイドウォール
17 n型ソース・ドレイン領域
18,19 Coシリサイド電極
20 SiO2 膜
21 BPSG膜
22 SiCN膜
23 バリア膜
24 Wプラグ
25 第1配線用絶縁膜
26 SiCN膜
27 配線用溝
28 バリア膜
29 第1Cu埋込配線
30 界面活性剤
31 IPA液
32 エチレングリコール系洗浄液
33 窒素雰囲気
34 H2 /Heプラズマ
35 NH3 プラズマ
【技術分野】
【0001】
本発明は半導体装置の製造方法に関するものであり、特に、層間絶縁膜として低誘電率膜(Low−k膜)を用いて埋込配線構造を形成する場合のk値回復のための構成に特徴のある半導体装置の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体装置の微細化に伴うエレクトロマイグレーション耐性の向上のために、配線材料としてCuを用いることが試みられている。
Cuを配線材料に用いる場合には、層間絶縁膜にビア用凹部或いは配線用トレンチを形成し、この凹部及びトレンチを覆うようにCuで完全に埋め込んだのち、CMP(化学機械研磨)法によって研磨することによってCu埋込配線或いはCuビアを形成している。
【0003】
また、CMP法に研磨の後には、界面活性剤を含んだ洗浄液を洗浄して、残存する研磨剤や研磨による派生パーティクル等の研磨残渣を除去したのち、純水でさらに洗浄して界面活性剤を除去している(例えば、特許文献1参照)。
【0004】
また、半導体装置の高速化の要請に応えるために、寄生容量による信号遅延を低減するために、層間絶縁膜としてk値が3.0以下の低誘電率膜が用いられるようになっている。
この場合、低誘電率膜は多孔質膜である場合が多いため、低誘電率膜上にプラズマSiO2 膜或いはプラズマSiC膜等のキャップ層を設けている(例えば、同じく特許文献1参照)。
【0005】
また、最近の半導体装置の高速化のさらなる要請に応えるために、低誘電率膜に比べて非誘電率の高いキャップ層を除去することが試みられている。
【0006】
しかし、このようにキャップ層を除去した場合、CMP研磨工程後の洗浄工程において、低誘電率膜においてk値が増加するという現象が見られ、本発明者等による研究の結果、このk値の増加現象は洗浄液のH.L.B(Hydrophile−Lipophile Balance)に大きく依存することを発見した(例えば、非特許文献1参照)ので、図10及び図11を参照して説明する。
【0007】
図10参照
図10は、洗浄後の残存パーティクル数のH.L.B値依存性の説明図であり、H.L.B値が10以下の場合に優れた洗浄効果が得られた。
ここでは、CMP工程を1.5psi(重量ポンド平方インチ)の条件で5秒間行ったのち、研磨布を用いて1.5psi(重量ポンド平方インチ)の条件で60秒間の洗浄を行った場合の結果を示している。
なお、小さいH.L.B値は疎水性であることを意味し、大きいH.L.B値は親水性であることを意味する。
【0008】
図11参照
図11は、k値の増大のH.L.B値依存性の説明図であり、H.L.B値が10以下の場合に25%近いk値の増加が見られた。
なお、H.L.B値が10以上の場合には、k値の増加は数%以下であり、あまり問題になるものではない。
【0009】
このように、CMP法による研磨後の洗浄効果と洗浄後のk値の変動は、洗浄工程に用いる洗浄剤のH.L.B値に大きく依存することが分かった。
具体的には、H.L.B値が10以下の場合には、洗浄効果は優れているもののk値の変動が大きく、H.L.B値が10以上の場合には、洗浄効果は顕著ではないもののk値の変動が小さい。
【特許文献1】特開2006−203027号公報
【非特許文献1】第54回応用物理学関係連合講演会 2007春季 予行集25A−P5−/II
【発明の開示】
【発明が解決しようとする課題】
【0010】
上述のように、洗浄効果とk値の変動とはトレードオフの関係にあるので、研磨残渣を良好に除去するためには、H.L.B値の小さな洗浄液を用いる必要があるが、そうすると、洗浄後に低誘電率膜のk値が増大し、せっかく層間絶縁膜として低誘電率膜を設けた意味が失われてしまうという問題がある。
【0011】
したがって、本発明は、界面活性剤を含んだ洗浄液による洗浄後の低誘電率膜のk値の変動を回復することを目的とする。
【課題を解決するための手段】
【0012】
ここで図1を参照して、本発明における課題を解決するための手段を説明する。
図1参照
上記課題を解決するために、本発明は、半導体装置の製造方法において、基板上にk値が3.0以下の低誘電率膜1を成膜したのち、低誘電率膜1に凹部を形成する工程、凹部及び低誘電率膜1上に導電体膜を堆積する工程、低誘電率膜1が露出するまで導電体膜を研磨する工程、低誘電率膜1の表面を界面活性剤3を含む洗浄剤で洗浄する工程、低誘電率膜1の表面に残存する界面活性剤3を、界面活性剤3が表面に残存した状態における低誘電率膜1の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする。
【0013】
本発明者による鋭意研究の結果、洗浄後のk値の変動は、低誘電率膜1の表面に近傍に残存する界面活性剤3に影響によるとの認識に至り、この残存する界面活性剤3を除去することによって、k値が回復することを発見したものである。
【0014】
因に、k値が3.0を超える誘電膜や、研磨後にも低誘電率膜1上にキャップ層が存在する場合には、洗浄後のk値の変動は顕著ではない。
また、研磨後に低誘電率膜1が露出する場合には、界面活性剤3を含んだ洗浄液で洗浄した後に純水で水洗しても、k値の変動が大きいので、水洗によっては界面活性剤3が充分除去されないと推測される。
【0015】
したがって、界面活性剤除去方法としては、水洗以外の方法であり、且つ、界面活性剤3が表面に残存した状態における低誘電率膜1の比誘電率の増大分を60%、より望ましくは、20%以下に低減できる方法である必要がある。
【0016】
この場合、低誘電率膜1に凹部を形成する工程において、低誘電率膜1の表面に低誘電率膜1の特性の変動を防ぐためにキャップ層を設けることが望ましく、また、装置全体を低誘電率化するためには、低誘電率膜1が露出するまで研磨して埋込導体2を形成してキャップ層を完全に除去することが望ましい。
【0017】
この様な界面活性剤除去方法としては、窒素雰囲気中において200℃〜500℃に加熱する窒素アニール方法を用いても良いし、或いは、アンモニアプラズマ処理方法を用いても良い。
【0018】
また、界面活性剤除去方法として、アルコール類を25モル%以上、より好適には50モル%以上含む洗浄剤を用いたアルコール洗浄方法を用いても良い。
この場合のアルコール類としては、イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコールの少なくとも一つを含んでいることが好適であり、また、具体的洗浄工程において、アルコール類を含む洗浄剤を、回転させた基板上に滴下すれば良い。
【0019】
或いは、界面活性剤除去方法として、水素とヘリウムの混合ガスを用いたアッシング方法を用いても良いものである。
【発明の効果】
【0020】
本発明によれば、水洗以外の界面活性剤除去方法を施すことにより界面活性剤を効果的に除去することが可能になり、それによって、低誘電率膜のk値の変動を効果的に回復することができ、延いては、高集積度半導体装置の性能向上に寄与するところが大きい。
【発明を実施するための最良の形態】
【0021】
ここで、図2及び図3を参照して、本発明の実施の形態を説明する。
本発明は、基板上にk値が3.0以下の低誘電率膜を成膜したのち、前記低誘電率膜に凹部を形成し、次いで、凹部に導電体膜で埋め込んだのち、低誘電率膜が露出するまで研磨して埋込導体を形成し、次いで、基板を界面活性剤を含む洗浄剤で洗浄したのち、
A.イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコール等のアルコール類を25モル%以上、より好適には50モル%以上含む洗浄剤を用いたアルコール洗浄方法、或いは、 B.窒素雰囲気中において200℃〜500℃に加熱する窒素アニール方法、或いは、
C.アンモニアプラズマ処理方法、或いは、
D.水素とヘリウムの混合ガスを用いたアッシング方法
のいずれかの方法を用いて界面活性剤を除去するものである。
【0022】
まず、イソプロピルアルコールを用いたアルコール洗浄においては、例えば、 a1 :低誘電率膜としてAurora ULK(ASM社製Low−k膜)を用い、1. 5psiの圧力を掛けて5秒間CMP研磨し、
b1 :界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分と する洗浄液を用いて0.25psiの圧力を掛けた30秒間のブラシスクラバーに よるパーティクル除去、或いは、
b2 :界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分と する洗浄液を用いて1.5psiの圧力を掛けた60秒間のバッフィング(Buf fing)によるパーティクル除去を行ったのちに、
c1 :IPA中にウェーハを洗浄装置を用いて60秒間の洗浄処理を行う。
【0023】
図2参照
図2は、IPA洗浄によるk値回復効果の説明図であり、k値の増加率の界面活性剤依存性を示している。
なお、ここでは、界面活性剤の残存量を界面活性剤の成分に起因する−CH2 による吸収ピークの面積で評価している。
【0024】
まず、ブラシスクラバーによるパーティクル除去の場合には、IPA処理前に比べて、−CH2 による吸収ピークの面積が1/10以下に小さくなっており、それに伴ってk値の増加率も〜22%から〜2%へと大幅に低下しており、k値回復効果が大である。
【0025】
また、バッフィングによるパーティクル除去の場合にも、IPA処理前に比べて、−CH2 による吸収ピークの面積が1/5以下に小さくなっており、それに伴ってk値の増加率も〜7%から〜2%へと大幅に低下しており、k値回復効果が大である。
【0026】
次に、他のアルコール類を用いたアルコール洗浄の場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c2 :アルキレングリコール:水=80:20の容量比でpHを7.0(中性)に調製し たエチレングリコール系洗浄剤を用い、200rpmの速度で回転させたウェーハ 上に滴下して洗浄処理を行う。或いは、
c3 :アルキレングリコール:水=80:20の容量比でpHを7.0(中性)に調製し たエチレングリコール系洗浄剤を用い、洗浄剤中に1分乃至20分程度浸漬する。
このアルコール洗浄の結果、k値の増加率も〜22%から〜2%へと大幅に低下した。
【0027】
また、窒素アニールの場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c4 :常圧の窒素雰囲気中で、200〜500℃、例えば、350℃において、0.5〜 2時間、例えば、0.5時間の熱処理を行う。
この窒素アニールの結果、k値の増加率も〜22%から〜4%へと大幅に低下した。
【0028】
また、H2 /Heアッシングの場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c5 :H2 ガスを6500sccm、Heを500sccm流し、圧力を800Paとし 、2.4GHz,1kWのマイクロ波を印加してプラズマ化し、例えば、350℃ の基板温度において110秒間のアッシング処理を行う。
このH2 /Heアッシングの結果、k値の増加率も〜22%から〜1%へと大幅に低下した。
【0029】
また、NH3 プラズマ処理の場合には、例えば、a1 及びb2 同じ条件の研磨−洗浄の後、
c6 :NH3 ガスを1000sccm流し、圧力を400Paとし、13.56MHzの 高周波電力を150〜300W印加してプラズマ化し、例えば、390℃の基板温 度において10秒間のプラズマ処理を行う。
このNH3 プラズマ処理の結果、k値の増加率も〜22%から〜14%へと低下し、k値回復効果が見られた。
【0030】
図3参照
図3は、以上の結果を纏めてグラフ化した、k値回復効果の説明図であり、ここではIPA処理に関しては、界面活性剤を含んだ洗浄液による洗浄工程を上記のb2 により行った場合を示しており、また、アルコール洗浄に関してはc3 の浸漬により行った場合の結果を示している。
【実施例1】
【0031】
以上を前提として、次に、図4及び図6を参照して本発明の実施例1の半導体装置の製造工程を説明する。
図4参照
まず、p型シリコン基板11に素子分離絶縁膜12を形成したのち、ゲート絶縁膜13を介してゲート電極14を設け、このゲート電極14をマスクとしてn型不純物を導入することによってn型エクステンション領域15を形成し、次いで、サイドウォール16を形成したのち、再び、n型不純物を導入することによって、n型ソース・ドレイン領域17を形成する。
【0032】
次いで、全面にCoを堆積させたのち、熱処理することによってCoシリサイド電極18,19を形成し、次いで、未反応のCoを除去したのち全面にSiO2 膜20及びBPSG膜21を堆積させ、次いで、表面平坦化を行いエッチングストッパーとなるSiCN膜22を形成する。
【0033】
次いで、n型ソース・ドレイン領域17に達するビアホールを形成したのち、TiNからなるバリア膜23を介してWを埋め込み、CMP法によって不要部を除去することによってWプラグ24を形成する。
【0034】
次いで、プラズマCVD法を用いて厚さが、例えば、250nmのLow−k膜であるSiOCからなる第1配線用絶縁膜25、及び、厚さが、例えば、50nmのSiCN膜26を順次堆積させる。
【0035】
次いで、フロロカーボン系のエッチングガスを用いたプラズマエッチングによって、第1配線用絶縁膜25に幅が例えば、0.12μmの配線用溝27を形成する。
【0036】
図5参照
次いで、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0037】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0038】
次いで、ウェーハを100%のIPA液31を用いて洗浄装置によって例えば60秒間の洗浄処理を行うことによって、ウェーハの表面に残存する界面活性剤30を除去する。
【0039】
以降は、必要とする多層配線層数に応じてビア形成用絶縁膜及び層間絶縁膜の堆積工程、配線用溝及びビアホールの形成工程、ビア及び埋込配線の形成工程、界面活性剤を含んだ洗浄液による洗浄工程、及び、IPA洗浄工程を繰り返すことによって半導体装置が完成する。
【0040】
このように、本発明の実施例1においては、界面活性剤を含んだ洗浄液による洗浄ののちに、IPA処理を行っているので、ウェーハの表面に付着した界面活性剤を効果的に除去することができ、それによって、図2及び図3に示すように良好なk値回復効果が得られ、半導体集積回路装置の高速化が可能になる。
【実施例2】
【0041】
次に、図6を参照して、本発明の実施例2の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図6参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0042】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0043】
次いで、アルキレングリコール:水=80:20の容量比でpHを7.0(中性)に調製したエチレングリコール系洗浄液32を用い、200rpmの速度で回転させたウェーハ上に滴下して洗浄処理を行って界面活性剤30を除去する。
【0044】
この実施例2のアルコール洗浄の場合も上述のように、k値の増加率も〜22%から〜2%へと大幅に低下し、優れたk値回復効果が得られる。
【実施例3】
【0045】
次に、図7を参照して、本発明の実施例3の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図7参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0046】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0047】
次いで、常圧の窒素雰囲気33中で、例えば、350℃において、30分間の熱処理を行って界面活性剤30を除去する。
【0048】
この実施例3の窒素アニールの場合も上述のように、k値の増加率も〜22%から〜4%へと大幅に低下し、優れたk値回復効果が得られる。
【実施例4】
【0049】
次に、図8を参照して、本発明の実施例4の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図8参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0050】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0051】
次いで、例えば、
H2 ガス:6500sccm
He:500sccm
圧力:800Pa
電力:1kW(2.4GHz)
基板温度:350℃
処理時間:110秒
の条件でH2 /Heプラズマ34によるアッシング処理を行って界面活性剤30を除去する。
【0052】
この実施例4のH2 /Heアッシングの結果、上述のようにk値の増加率も〜22%から〜1%へと大幅に低下し、優れたk値回復効果が得られる。
【実施例5】
【0053】
次に、図9を参照して、本発明の実施例5の半導体装置の製造工程を説明するが、界面活性剤の除去工程以外は上記の実施例1と全く同様であるので、界面活性剤の除去工程のみを説明する。
図9参照
まず、上記の実施例1と同様に、配線用溝27をTaNからなるバリア膜28を介してCuで埋め込み、CMP法によってSiOCからなる第1配線用絶縁膜25が露出するまで研磨することによって第1Cu埋込配線29を形成する。
【0054】
次いで、界面活性剤M05−203(関東化学社製商品型番)を含んだクエン酸を主成分とする洗浄液を用いて研磨布を用いた1.5psiの圧力を掛けた60秒間のバッフィング(Buffing)によりCMP研磨に伴う研磨残渣のパーティクル除去を行う。
【0055】
次いで、
NH3 ガス:1000sccm
圧力:400Pa
上部電力:300W(13.56MHz)
下部電力:150W(13.56MHz)
基板温度:390℃
処理時間:10秒
の条件でNH3 プラズマ35による処理を行って界面活性剤30を除去する。
【0056】
この実施例5のNH3 プラズマ処理の結果、上述のようにk値の増加率も〜22%から〜14%へと低下し、k値回復効果が得られる。
【0057】
以上、本発明の各実施例を説明してきたが、本発明は各実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記各実施の形態或いは実施例においては低誘電率膜としてk値が2.65のSiOCを用いているが、SiOCに限られるものではなく、k値が3.0以下の低誘電率膜に適用されるものである。
【0058】
例えば、k値が3.0以下の低誘電率材料としては、触媒化成工業株式会社製のポーラスシリカ原料(IPS)やポリアエーテル等の低誘電率の有機絶縁材料(例えば、ダウケミカル社登録商標SiLKTM)等が挙げられる。
【0059】
また、上記の各実施例においては、シングルダマシン工程として説明しているが、シングルダマシン工程に限られるものではなく、ビアと埋込配線を同時に形成するデュアルダマシン法にも適用されることは言うまでもない。
【0060】
また、上記の各実施例においては、埋込配線構造を形成する際に、低誘電率膜上にキャップ層を設けているが、キャップ層は必須ではなく、低誘電率膜に直接ビアホール或いはトレンチを形成しても良いものである。
【0061】
また、上記の実施例2においては、エチレングリコール系洗浄液を用いたアルコール洗浄においては、ウェーハを回転させながらその上にエチレングリコール系洗浄液を滴下しているが、単に、ウェーハをエチレングリコール系洗浄液中に浸漬しても良いものである。
【0062】
ここで、再び、図1を参照して、本発明の詳細な特徴を改めて説明する。
再び、図1参照
(付記1) 基板上にk値が3.0以下の低誘電率膜1を成膜したのち、前記低誘電率膜1に凹部を形成する工程、前記凹部及び前記低誘電率膜1上に導電体膜を堆積する工程、前記低誘電率膜1が露出するまで前記導電体膜を研磨する工程、前記低誘電率膜1の表面を界面活性剤3を含む洗浄剤で洗浄する工程、前記低誘電率膜1の表面に残存する前記界面活性剤3を、前記界面活性剤3が表面に残存した状態における前記低誘電率膜1の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする半導体装置の製造方法。
(付記2) 上記低誘電率膜1を成膜後、前記低誘電率膜1上にキャップ層を形成し、上記凹部を形成する工程において、前記低誘電率膜1及び前記キャップ層に前記凹部を形成し、上記導電体膜を研磨する工程において、前記低誘電率膜1上の前記導電体膜及び前記キャップ層を除去することを特徴とする付記1記載の半導体装置の製造方法。
(付記3) 上記界面活性剤除去方法が、窒素雰囲気中において200℃〜500℃ に加熱する窒素アニール方法であることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記4) 上記界面活性剤除去方法が、アンモニアプラズマ処理であることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記5) 上記界面活性剤除去方法が、アルコール類を25モル%以上含む洗浄剤を用いたアルコール洗浄方法であることを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記6) 上記洗浄剤におけるアルコール類の含有比率が、50モル%以上であることを特徴とする付記5記載の半導体装置の製造方法。
(付記7) 上記アルコール類が、イソプロピルアルコール、エタノール、メタノール、或いは、エチレングリコールの少なくとも一つを含んでいることを特徴とする付記5または6に記載の半導体装置の製造方法。
(付記8) 上記アルコール類を含む洗浄剤を、上記基板を回転させた状態で滴下することを特徴とする付記5乃至7のいずれか1に記載の半導体装置の製造方法。
(付記9) 上記界面活性剤除去方法が、水素とヘリウムの混合ガスを用いたアッシング方法であることを特徴とする付記1または2に記載の半導体装置の製造方法。
【産業上の利用可能性】
【0063】
本発明の活用例としては、半導体集積回路装置の埋込配線の形成工程が典型的なものであるが、半導体集積回路装置の埋込配線の形成工程に限られるものではなく、超伝導デバイス、強誘電体光機能素子等の各種の電子デバイスの埋込配線の形成工程にも適用されるものである。
【図面の簡単な説明】
【0064】
【図1】本発明の原理的構成の説明図である。
【図2】IPA洗浄によるk値回復の効果の説明図である。
【図3】各界面活性剤除去処理によるk値回復効果の説明図である。
【図4】本発明の実施例1の半導体装置の途中までの製造工程の説明図である。
【図5】本発明の実施例1の半導体装置の図4以降の製造工程の説明図である。
【図6】本発明の実施例2における界面活性剤除去工程の説明図である。
【図7】本発明の実施例3における界面活性剤除去工程の説明図である。
【図8】本発明の実施例4における界面活性剤除去工程の説明図である。
【図9】本発明の実施例5における界面活性剤除去工程の説明図である。
【図10】洗浄後の残存パーティクル数のH.L.B値依存性の説明図である。
【図11】k値の増大のH.L.B値依存性の説明図である。
【符号の説明】
【0065】
1 低誘電率膜
2 埋込導体
3 界面活性剤
11 p型シリコン基板
12 素子分離絶縁膜
13 ゲート絶縁膜
14 ゲート電極
15 n型エクステンション領域
16 サイドウォール
17 n型ソース・ドレイン領域
18,19 Coシリサイド電極
20 SiO2 膜
21 BPSG膜
22 SiCN膜
23 バリア膜
24 Wプラグ
25 第1配線用絶縁膜
26 SiCN膜
27 配線用溝
28 バリア膜
29 第1Cu埋込配線
30 界面活性剤
31 IPA液
32 エチレングリコール系洗浄液
33 窒素雰囲気
34 H2 /Heプラズマ
35 NH3 プラズマ
【特許請求の範囲】
【請求項1】
基板上にk値が3.0以下の低誘電率膜を成膜したのち、前記低誘電率膜に凹部を形成する工程、前記凹部及び前記低誘電率膜上に導電体膜を堆積する工程、前記低誘電率膜が露出するまで前記導電体膜を研磨する工程、前記低誘電率膜の表面を界面活性剤を含む洗浄剤で洗浄する工程、前記低誘電率膜の表面に残存する界面活性剤を、界面活性剤が表面に残存した状態における前記低誘電率膜の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項2】
上記界面活性剤除去方法が、窒素雰囲気中において200℃〜500℃ に加熱する窒素アニール方法であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
上記界面活性剤除去方法が、アンモニアプラズマ処理であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
上記界面活性剤除去方法が、アルコール類を25モル%以上含む洗浄剤を用いたアルコール洗浄方法であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項5】
上記界面活性剤除去方法が、水素とヘリウムの混合ガスを用いたアッシング方法であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項1】
基板上にk値が3.0以下の低誘電率膜を成膜したのち、前記低誘電率膜に凹部を形成する工程、前記凹部及び前記低誘電率膜上に導電体膜を堆積する工程、前記低誘電率膜が露出するまで前記導電体膜を研磨する工程、前記低誘電率膜の表面を界面活性剤を含む洗浄剤で洗浄する工程、前記低誘電率膜の表面に残存する界面活性剤を、界面活性剤が表面に残存した状態における前記低誘電率膜の比誘電率の増大分を60%以下に低減できる界面活性剤除去方法で除去する工程を有することを特徴とする半導体装置の製造方法。
【請求項2】
上記界面活性剤除去方法が、窒素雰囲気中において200℃〜500℃ に加熱する窒素アニール方法であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
上記界面活性剤除去方法が、アンモニアプラズマ処理であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項4】
上記界面活性剤除去方法が、アルコール類を25モル%以上含む洗浄剤を用いたアルコール洗浄方法であることを特徴とする請求項1記載の半導体装置の製造方法。
【請求項5】
上記界面活性剤除去方法が、水素とヘリウムの混合ガスを用いたアッシング方法であることを特徴とする請求項1記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−300716(P2008−300716A)
【公開日】平成20年12月11日(2008.12.11)
【国際特許分類】
【出願番号】特願2007−146600(P2007−146600)
【出願日】平成19年6月1日(2007.6.1)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成20年12月11日(2008.12.11)
【国際特許分類】
【出願日】平成19年6月1日(2007.6.1)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]