【課題】電極と誘電体部との密着性を良好なものとすること。
【解決手段】本発明は、上部電極１８と、下部電極１４と、上部電極１８と下部電極１４との間に配置され、窒化シリコン又は酸化アルミニウムからなる第１の膜２２、第２の膜２４及び第３の膜２６を下部電極１４側から順に有し、第１の膜２２及び第３の膜２６は、第２の膜２４よりもシリコン組成比又はアルミニウム組成比が大きい誘電体部１６と、を備える容量素子である。 （もっと読む）

【課題】強誘電体ゲート薄膜トランジスターの伝達特性が劣化し易い（例えばメモリウインドウの幅が狭くなり易い）という問題をはじめとして、ＰＺＴ層から酸化物導電体層にＰｂ原子が拡散することに起因して生ずることがある種々の問題が解決された強誘電体ゲート薄膜トランジスターを提供する。
【解決手段】強誘電体ゲート薄膜トランジスター２０は、チャネル層２８と、チャネル層２８の導通状態を制御するゲート電極層２２と、チャネル層２８とゲート電極層２２との間に配置された強誘電体層からなるゲート絶縁層２５とを備え、ゲート絶縁層（強誘電体層）２５は、ＰＺＴ層２３と、ＢＬＴ層２４（Ｐｂ拡散防止層）とが積層された構造を有し、チャネル層２８（酸化物導電体層）は、ゲート絶縁層（強誘電体層）２５におけるＢＬＴ層（Ｐｂ拡散防止層）２４側の面に配置されている。 （もっと読む）

【課題】小型でかつ高い静電容量を得られ、さらに絶縁性能の高い薄膜誘電体を用いたコンデンサを提供する。
【解決手段】薄膜コンデンサは無機物層と、自己組織化によって形成した有機物層とを積層した厚み１０ｎｍ以下の誘電体膜と、前記誘電体膜の表面に形成された電極膜とを有する。電極膜はアルミを蒸着法によって、誘電体膜はアルミ蒸着膜を酸素プラズマ処理によって酸化膜を形成した表面に有機膜を付与して、形成することができる。これらを繰り返し積層、さらに巻回することが望ましい。 （もっと読む）

【課題】 本発明は、ドープされた金属酸化物誘電体材料を有する電子部品及びドープされた金属酸化物誘電体材料を有する電子部品の作製プロセスを提供する。
【解決手段】 ドープされた金属酸化物誘電体材料及びこの材料で作られた電子部品が明らかにされている。金属酸化物はＩＩＩ族又はＶ族金属酸化物（たとえば、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５またはＶ_２Ｏ_５）で、金属ドーパントはＩＶ族元素（Ｚｒ、Ｓｉ、ＴｉおよびＨｆ）である。金属酸化物は約０．１重量パーセントないし約３０重量パーセントのドーパントを含む。本発明のドープされた金属酸化物誘電体は、多くの異なる電子部品及びデバイス中で用いられる。たとえば、ドープされた金属酸化物誘電体は、ＭＯＳデバイスのゲート誘電体として用いられる。ドープされた金属酸化物誘電体はまた、フラッシュメモリデバイスのポリ間誘電体材料としても用いられる。 （もっと読む）

【課題】高耐圧の能動素子を含む回路と低電圧で動作するロジック回路とが同一基板上に混載された半導体装置を低コストで実現する。
【解決手段】半導体装置が、ロジック回路５０と、能動素子回路とを具備している。ロジック回路５０は、半導体基板１に形成された半導体素子２を備えている。該能動素子回路は、半導体基板１の上方に形成された拡散絶縁膜７−１の上に形成された半導体層８−１、８−２を用いて形成されたトランジスタ２１−１、２１−２を備えている。この能動素子回路がロジック回路５０により制御される。 （もっと読む）

【課題】ＥＯＴの低減及びリーク電流の低減を両立できる半導体装置の製造方法を提供すること。
【解決手段】被処理体上に第１の高誘電率絶縁膜を成膜する第１の成膜工程と、前記第１の高誘電率絶縁膜を、６５０℃以上で６０秒未満の間熱処理する結晶化熱処理工程と、前記第１の高誘電率絶縁膜上に、前記第１の高誘電率絶縁膜の金属元素のイオン半径よりも小さいイオン半径を有する金属元素を有し、前記第１の高誘電率絶縁膜よりも比誘電率が大きい、第２の高誘電率絶縁膜を成膜する第２の成膜工程と、を含む、半導体装置の製造方法。 （もっと読む）

【課題】多くの電極あるいは電極の組合せのいずれにも簡単に接近できる改良された膜キャパシタ構造の提供。
【解決手段】多層膜キャパシタ構造が、モノリシック基板上の下部電極層、下部電極上に敷かれている膜電極及び誘電体材料の対からなる中間層、及び中間層対の上に敷かれている膜電極及び膜誘電体の対からなる上部層を有する。この構造は、デバイスの全周縁にわたって、それぞれの電極層がその上の層の周縁の外側まで側方に広がる、
メサ形状を有することが望ましい。電極をいかなる組合せでも接続でき、いかなる所望の回路接続もできるように、各電極層はその突き出している縁にビアを通して接続できる上部表面を有する。望ましければ、単層キャパシタ構造をフィルタに最適化し得るように、誘電体材料に異なる周波数特性をもたせることができる。 （もっと読む）

【課題】スループットを低下させずに異なるメモリセルの誘電体膜とキャパシタの誘電体膜を同時に形成するための半導体装置の製造方法を提供する。
【解決手段】第１酸化膜１８、窒化膜１９、第２酸化膜２０を順に形成した第１の誘電体膜を第１の半導体膜１６上に形成する工程と、第１領域Ｉ内の第１の誘電体膜２１をエッチングする工程と、第１領域Ｉの半導体基板１の表面に第３酸化膜２５を形成する工程と、第１領域ＶＩ及び第２領域IIIに開口部２８ａ、２８ｂを有し、さらに第３領域II内の第１の誘電体膜２１を覆う形状を有するマスク２８を半導体基板１の上方に形成する工程と、マスク２８の開口部２８ａ、２８ｂを通して、第１領域ＶＩ内の前記第３酸化膜２５と前記第２領域III内の第１の誘電体膜２１の第２酸化膜２０を同時にエッチングする工程を含む。 （もっと読む）

【課題】配線層中の配線をゲート電極として使用し、かつ拡散防止膜と同一層にゲート絶縁膜を有している半導体素子を有する半導体装置において、拡散防止膜の機能を損なうことなく、半導体素子のオン抵抗を低くする。
【解決手段】第１配線層１５０を構成する絶縁層の表層には、第１配線１５４及びゲート電極２１０が埋め込まれている。第１配線層１５０と第２配線層１７０の間には、拡散防止膜１６０が形成されている。ゲート絶縁膜２３０は、拡散防止膜１６０のうちゲート電極２１０と重なる領域及びその周囲の上面に凹部を形成し、この部分を薄くすることにより、形成されている。 （もっと読む）

【課題】コンデンサなどに好適な、非常に薄くしても高い誘電率と良好な絶縁特性を同時に実現する高誘電体薄膜を提供する。
【解決手段】上記課題は、ペロブスカイト構造を有する酸化物ナノシートなどの高誘電体により構成される薄膜により達成される。 （もっと読む）

【課題】キャパシタのエッチングはＮＶＭセルのエッチングの終点検出に有用になるようにキャパシタおよびＮＶＭセルを集積するように形成する。
【解決手段】ＮＶＭ領域およびキャパシタ領域上に２つの導電体層を用いるように達成される。第１導電体層は後のパターニングステップの準備にパターニングされ、これが、ＮＶＭ領域およびキャパシタ領域の両方に第１導電体層および第２導電体層の両方をパターニングするステップを含む。後のエッチングが、同一マスクを用いて両方の導電体層をエッチングされることによって制御ゲート上に浮遊ゲートの重要な配列を提供する。この後のエッチングの間、キャパシタ領域に第１導電体材料をエッチングされることが、ＮＶＭ領域における第１導電体層のエッチングの終点検出を補助する。 （もっと読む）

【課題】金属−絶縁体−金属コンデンサや、内部接続構造の金属間誘電体として使用して、その素子や構造の平均故障寿命を改善できる誘電体構造を提供すること。
【解決手段】酸化膜層、誘電体材料層及び誘電体材料層の上に第２酸化膜層を有する、炭化ケイ素用のコンデンサ及び内部接続構造が提供される。酸化膜層の厚みは、酸化膜層と誘電体材料層の約０．５から約３３パーセントであってよい。誘電体構造として酸窒化ケイ素層を有する炭化ケイ素用のコンデンサおよび内部接続構造もまた提供される。こうしたコンデンサ及び構造を作製する方法もまた提供される。 （もっと読む）

【課題】記憶保持期間において、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供すること。
【解決手段】トランジスタと、容量素子と、を有し、トランジスタは、第１の酸化物半導体層と、第１の酸化物半導体層と接するソース電極およびドレイン電極と、第１の酸化物半導体層と重なるゲート電極と、第１の酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を有し、容量素子は、ソース電極またはドレイン電極と、ソース電極またはドレイン電極と接する第２の酸化物半導体層と、第２の酸化物半導体層と接する容量素子電極と、を有する半導体装置である。 （もっと読む）

【課題】実用上限温度をより向上させた炭化珪素半導体装置の製造方法を提供する。
【解決手段】ゲート窓６が形成された炭化珪素基板１の表面に、前駆酸化シリコン膜を成膜する工程と、前駆酸化シリコン膜を酸化窒素ガス雰囲気で熱処理して第１の酸化シリコン膜（Ｏ）とする工程と、窒化シリコン膜（Ｎ）を積層する工程と、窒化シリコン膜を酸化させて、表面から所定の深さまで第２の酸化シリコン膜（Ｏ）を形成して、ＯＮＯ絶縁膜を形成する工程と、ＯＮＯ絶縁膜の上にゲート電極を形成する工程とを備える。ゲート電極を形成する工程は、ＯＮＯ絶縁膜の上に多結晶シリコン膜を成膜する工程と、所望のマスクを用いて、多結晶シリコン膜、第２の酸化シリコン膜、窒化シリコン膜、を連続的にエッチングして、ゲート電極と第２の酸化シリコン膜と窒化シリコン膜の外縁を定義する工程と、ゲート電極の側面及び上部と窒化シリコン膜の外縁を酸化する工程を備える。 （もっと読む）

【課題】制御性が良く、安定して動作する可変容量素子を提供する。消費電力が少なく、表示品位の良い液晶表示装置を提供する。
【解決手段】印加される電界により、ｎ型またはｉ型となる半導体、もしくは、ｐ型またはｉ型となる半導体を用いて可変容量素子を構成する。容量素子を構成する第１の電極と第２の電極の間に、誘電体層として絶縁層と上記半導体層の積層を設ける。第１の電極を誘電体層側に設け、第２の電極を半導体層側に設けた時に、第１の電極と半導体層が重畳する面積Ｃ１よりも、第１の電極と半導体層と第２の電極が重畳する面積Ｃ２の方を小さくなるようにする。動画像表示と静止画像表示で駆動方法を切り替える液晶表示装置に可変容量素子を適用することで、消費電力が少なく、表示品位の良い液晶表示装置を実現できる。 （もっと読む）

【課題】半導体装置に用いられるキャパシタを効率よく、しかも少ない占有床面積で行うことができる半導体装置の製造方法および基板処理装置を提供する。
【解決手段】基板２００上に下電極を形成する工程（Ｓ１０４）と、下電極の上に、それぞれ異なる金属元素を含む３種の金属酸化膜を積層して誘電膜を形成する工程（Ｓ１０６、Ｓ１０８、Ｓ１１０）と、誘電膜の上に、上電極を形成する工程（Ｓ１１２）と、を有し、各工程は同一の装置で行う。 （もっと読む）

【課題】下部電極、上部電極およびそれらの間の絶縁膜により構成される容量素子の下部電極および上部電極間の耐圧を向上させる。
【解決手段】上部電極ＴＥならびに上部電極ＴＥのそれぞれの側壁の側壁酸化膜９およびサイドウォール１０と下部電極ＢＥとの間にＯＮＯ膜ＩＦを連続的に形成し、また、上部電極ＴＥの側壁に、側壁酸化膜９を介して真性半導体膜からなるサイドウォール１０を形成することにより、下部電極ＢＥおよび上部電極ＴＥ間にリーク電流が発生することを防ぐ。 （もっと読む）

【課題】プロセスを簡素化し低コスト化を実現するとともに、さらに、システムを簡素化しノイズ対策を可能にするＭＥＭＳレゾネータ及びＭＥＭＳレゾネータの製造方法を提供する。
【解決手段】ＭＥＭＳレゾネータの製造方法は、基板１０上に形成された半導体デバイスとＭＥＭＳ構造体部４とを有するＭＥＭＳレゾネータ２の製造方法であって、半導体デバイスは、上部電極３０と下部電極２６とを有するＯＮＯキャパシタ部６と、ＣＭＯＳ回路部８と、を含み、ＯＮＯキャパシタ部６の下部電極２６を、第１シリコン層２６を用いて、形成する。ＭＥＭＳ構造体部４の下部構造体１６とＯＮＯキャパシタ部６の上部電極３０とを、第２シリコン層５２を用いて、形成する。及び、ＭＥＭＳ構造体部４の上部構造体１８とＣＭＯＳ回路部８のゲート電極３４とを、第３シリコン層５４を用いて、形成する。 （もっと読む）

【課題】プロセスを簡素化し低コスト化を実現するとともに、さらに、システムを簡素化しノイズ対策を可能にするＭＥＭＳレゾネータ及びＭＥＭＳレゾネータの製造方法を提供する。
【解決手段】ＭＥＭＳレゾネータの製造方法は、基板１０上に形成された半導体デバイスとＭＥＭＳ構造体部４とを有するＭＥＭＳレゾネータ２の製造方法であって、半導体デバイスは、上部電極３０と下部電極２６とを有するＯＮＯキャパシタ部６と、ＣＭＯＳ回路部８と、を含み、ＯＮＯキャパシタ部６の下部電極２６を、第１シリコン層２６を用いて、形成する。ＭＥＭＳ構造体部４の下部構造体１６とＯＮＯキャパシタ部６の上部電極３０とを、第２シリコン層５２を用いて、形成する。及び、ＭＥＭＳ構造体部４の上部構造体１８とＣＭＯＳ回路部８のゲート電極３４とを、第３シリコン層５４を用いて、形成する。 （もっと読む）

【課題】キャパシタ装置及びその製造方法を提供する。
【解決手段】本発明に係るキャパシタ装置１０は、第１導電型を有して第１電圧が印加される第１ウェル１０５及び第２導電型を有して第２電圧が印加される第２ウェル１１０を有する基板１００、及び第１または第２ウェル１０５，１１０と絶縁されるように第１または第２ウェル１０５，１１０の上部に配されたゲート電極１２６を含み、キャパシタ装置１０のキャパシタンスは、第１ウェル１０５と第２ウェル１１０との間の第１キャパシタンス及び第１または第２ウェル１０５，１１０とゲート電極１２６との間の第２キャパシタンスを含む。 （もっと読む）