【課題】抵抗体とヒューズ素子が並列に接続された半導体装置において、ヒューズ素子切断時に抵抗体への損傷がなく、抵抗体とヒューズ素子とを積層すること。
【解決手段】半導体基板上に第１の絶縁膜を介して形成された抵抗体を設け、抵抗体の上に第２の絶縁膜を介して形成された遮光層を設け、遮光層の上に第３の絶縁膜を介して形成されたヒューズ素子のヒューズ部を有し、抵抗体と遮光層とヒューズ部を重畳した半導体装置とする。 （もっと読む）

【課題】トランジスタの集積度が高い半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第１領域において上面に第１方向に延びる複数本のフィンが形成された半導体基板と、前記第１方向に対して交差した第２方向に延び、前記フィンを跨ぐ第１ゲート電極と、前記フィンと前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、前記第２領域において前記半導体基板上に設けられた第２ゲート電極と、前記半導体基板と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、を備える。そして、前記第１ゲート電極の層構造は、前記第２ゲート電極の層構造とは異なる。 （もっと読む）

【課題】信頼性の高いトリミング回路を提供する。書き換え可能なトリミング回路を提供する。信頼性の高いトリミング回路の駆動方法を提供する。書き換え可能なトリミング回路の駆動方法を提供する。
【解決手段】オフリーク電流が極めて小さいトランジスタのソース電極またはドレイン電極に接続された記憶ノードと、該記憶ノードにゲート電極が接続されたトランジスタを用いてトリミング回路を構成する。また、該オフリーク電流が極めて小さいトランジスタを用いて、該記憶ノードにゲート電極が接続されたトランジスタのソース電極とドレイン電極に対して並列に接続された素子または回路のトリミング状態を制御する。 （もっと読む）

【課題】ヒューズ（ＦＵＳＥ）を備えた半導体装置の信頼性を向上する。
【解決手段】半導体基板１１の主面上に形成にされた多層配線を構成する層Ｍ１〜Ｍ６のうちの層Ｍ４に設けられた電気溶断型の救済用のヒューズ４ａおよび試験用のヒューズ４ｂと、ヒューズ４ａの近傍であって層Ｍ２および層Ｍ６に設けられた一対の導電板１０ａと、ヒューズ４ｂの近傍であって層Ｍ３および層Ｍ５に設けられた一対の導電板１０ｂとから構成する。ヒューズ４ｂと導電板１０ｂとの間が、ヒューズ４ａと導電板１０ａとの間より近いものとする。 （もっと読む）

【課題】広範囲、光分解能に周波数を可変することのできるクロック信号を生成する。
【解決手段】オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。デコーダＤＥＣは、制御信号ＣＮＴ７，ＣＮＴ６をデコードし、トランジスタＴ２〜Ｔ５のいずれか１つをオンさせる。この構成によって、回路ノードｆｂｃｋが、参照電圧ＶＲＥＦＩと同電位となるようフィードバック制御がかかるため、トランジスタＴ２〜Ｔ５のＯＮ抵抗を大幅に低減することができ、周波数精度の悪化を防止することができる。 （もっと読む）

【課題】抵抗値の温度依存性の小さい抵抗素子を有する半導体装置を提供する。
【解決手段】半導体装置は、金属抵抗素子層Ｒｍ１，Ｒｍ２を有する。金属抵抗素子層Ｒｍ１は、金属抵抗膜層Ｒｍ１１を含む。金属抵抗素子層Ｒｍ２は、金属抵抗膜層Ｒｍ１２を含む。金属抵抗膜層Ｒｍ１１は、窒化チタン抵抗および窒化タンタル抵抗のうちの一方であり、金属抵抗膜層Ｒｍ１２は、窒化チタン抵抗および窒化タンタル抵抗のうちの他方である。窒化チタン抵抗の抵抗値は正の温度係数を有する一方、窒化タンタル抵抗の抵抗値は負の温度係数を有する。コンタクトプラグＣＰ２によって、金属抵抗膜層Ｒｍ１１と金属抵抗膜層Ｒｍ１２とが電気的に接続されるので、窒化チタン抵抗の温度係数と窒化タンタル抵抗との温度係数が相殺される。これにより温度係数を小さくすることができる。 （もっと読む）

【課題】周辺回路の抵抗素子の抵抗部の厚さに依らずにメモリセルトランジスタの浮遊ゲートの厚さを自由に設定することのできる半導体装置、およびその製造方法を提供すること。
【解決手段】基板上の抵抗素子およびスタックド・ゲート型のメモリセルトランジスタを含む半導体装置を提供する。前記抵抗素子は、抵抗として機能しない非導通層、および前記非導通層上に第１の絶縁膜を介して形成された抵抗として機能する導通層を含む。前記メモリセルトランジスタは、第１の浮遊ゲートを含む浮遊ゲートを有する。前記非導通層と前記第１の浮遊ゲートは、同じ材料からなる。 （もっと読む）

【課題】トランジスタの特性を劣化させることなくポリシリコン抵抗素子を製造できる半導体装置の製造方法を提供する。
【解決手段】半導体基板３０の抵抗素子形成領域に抵抗素子となるポリシリコン膜３５ａを形成するとともに、トランジスタ形成領域にポリシリコンゲート３５ｂ及び高濃度不純物領域４０を形成する。その後、全面に絶縁膜４１を形成した後、トランジスタ形成領域をフォトレジスト膜４２で覆い、ポリシリコン膜３５ａに導電性不純物をイオン注入する。次いで、フォトレジスト膜４２をアッシングにより除去する。このとき、トランジスタは絶縁膜４１に覆われているため、アッシングによるダメージが回避される。また、抵抗素子領域に導入された導電性不純物が大気中のＯ及びＨと反応して酸が発生しても、ポリシリコンゲート及び高濃度不純物領域４０が酸により溶解することが回避される。 （もっと読む）

【課題】チップサイズを増大させずに、より少ない製造工程数で製造された、抵抗値の異なる複数の抵抗素子を備えた半導体装置及び半導体装置の製造方法を提供する。
【解決手段】レジストマスク３６をマスクとしてゲート電極２３とマスク層２２とを同一部材及び同一工程で形成し、形成されたマスク層２２により高抵抗素子４０となるポリシリコン高抵抗層１６及びポリシリコン低抵抗層１８の積層体と、低抵抗素子４２となるポリシリコン高抵抗層１６及びポリシリコン低抵抗層１８の積層体と、をエッチングすることにより高抵抗素子４０と、抵抗値が高抵抗素子４０よりも低い低抵抗素子４２と、を形成する。 （もっと読む）

【課題】小型でありながら、単位面積あたりの抵抗密度を高めることのできるスタック型抵抗素子およびその製造方法を提供する。
【解決手段】
スタック型抵抗素子１０の抵抗素子１３には、小空孔１５および大空孔１６の２種類の空孔が形成される。その抵抗素子１３が複数縦に重ねられ、小空孔１５のみがスルーホール１７Ａ〜１７Ｄと接続されることで、抵抗素子１３同士が直列に接続される。 （もっと読む）

【課題】ゲート電極間の間隔が狭い場合においても、ゲート電極間のシリサイドブロック膜の抜け性を向上させる。
【解決手段】ゲート電極１４と抵抗素子２４とが同一半導体基板１上に混載された半導体装置において、シリサイドブロック膜２５を介して抵抗素子２４の側面にサイドウォール１７を形成する。 （もっと読む）

【課題】オーディオ信号処理回路に最適なＴａＮ膜とＴａ膜との積層膜を使用して、ＴＣＲ値が小さく、シート抵抗が大きく、実用上必要な膜厚を確保できる高抵抗の高音質抵抗膜及びその製造方法を提供する。
【解決手段】高音質抵抗膜は、窒化タンタル膜２ａとタンタル膜２ｂとの積層膜２からなり、この積層膜全体として、抵抗値温度係数ＴＣＲが−５０乃至＋５０ｐｐｍ／℃であると共に、シート抵抗が１００Ω／□以上であり、前記窒化タンタル膜は、半導体装置の製造工程で常温から４００℃までの温度で、窒素分圧比を３乃至１５％として、２．５ｋＷ以下の低パワーで、スパッタリングにより成膜されたものである。前記ＴａＮ膜のスパッタリング時の基板温度をＴとし、窒素ガス分圧比をｍとしたとき、前記基板温度Ｔ及び窒素ガス分圧比ｍは、（２／１６５）Ｔ＋（９１／３３）≦ｍ≦（１／６６）Ｔ＋（１５５／３３）を満たすことが好ましい。 （もっと読む）

【課題】従来のものに比べて音質を向上させた、アナログ音声信号処理用の回路を内蔵する集積回路を提供する。
【解決手段】集積回路１０において、入力端子１２，１４から入力されたアナログ音声信号は、抵抗素子Ｒ１，Ｒ２で構成される抵抗回路網２０で分圧されてオペアンプ２２の非反転入力端に入力される。オペアンプ２２の出力信号は抵抗素子Ｒ３，Ｒ４で構成される抵抗回路網２４で分圧されてオペアンプ２２の反転入力端に帰還される。抵抗素子Ｒ３，Ｒ４の両端の信号が出力端子１６，１８から出力される。抵抗回路網２０，２４を構成する抵抗素子Ｒ１〜Ｒ４はそれぞれ窒化タンタル層３０とタンタル層２８の二層積層構造で構成されている。 （もっと読む）

【課題】ダイオードと電流制限抵抗の配置関係を最適化することにより、半導体集積装置の短辺方向の縮小し、占有面積が狭く製造単価の安い半導体集積装置を実現する。
【解決手段】ダイオードを分割して個々のサイズを小さくし、横方向配置の分割ダイオード１，２間で、かつ横方向配置の分割ダイオード３，４間に電流制限抵抗６を横方向に配置することにより、半導体集積装置の短辺方向の寸法縮小が可能となる静電気保護回路１０のレイアウトを得ることができる。 （もっと読む）

【課題】抵抗特性のばらつきが少ない抵抗素子を低コストで形成することを可能とした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ＳＯＩ領域のＳｉ基板１上にＳｉＧｅ層を形成する工程と、ＳｉＧｅ層上にＳｉ層１３を形成する工程と、Ｓｉ層１３及びＳｉＧｅ層を平面視で抵抗素子の形状に形成する工程と、Ｓｉ層１３及びＳｉＧｅ層の各側面にサイドウォール１７を形成する工程と、ＳｉＧｅ層を露出する溝部１９を形成する工程と、サイドウォール１７によりＳｉ層１３の側面が支えられた状態で、溝部１９を介してＳｉＧｅ層をエッチングすることにより、Ｓｉ層１３とＳｉ基板１との間に空洞部２１を形成する工程と、を含む。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００と還流ダイオード１００とが積層されている。 （もっと読む）

【課題】還流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタと抵抗を有する半導体スナバ回路２００と、から構成され、半導体スナバ回路中２００のキャパシタが、還流ダイオードＤの遮断状態において、還流ダイオードＤにより空乏層が形成される前記半導体基体中の領域とは異なる位置に形成されるので、還流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】本発明は、プラズマ原子層堆積法（プラズマＡＬＤ法）の下地の絶縁膜の絶縁性能を低下させず、プラズマＡＬＤ法での膜形成により高精度の抵抗素子の形成を可能にする。
【解決手段】表面が絶縁性（例えば絶縁層１２）を有する基板１０に、熱的原子層堆積法によって第１抵抗層２１を形成する第１工程と、プラズマ原子層堆積法によって前記第１抵抗層２１上に前記第１抵抗層２１と同種の第２抵抗層２２を形成する第２工程を有する。 （もっと読む）