【課題】高密度で配置された電気的接続部分に対してもこれを封止材によって確実に封止することができ、基材に対して回路素子を高い信頼性をもって実装することが可能な回路素子実装モジュールの製造方法の提供を目的とする。
【解決手段】電気配線回路２０と回路素子６とを電気的に接続する導電部５ｄ’と、この導電部５ｄ’を保護するための封止部５ｃ’とを形成する実装工程を備える。実装工程では、少なくとも導電部５ｄ’を形成すべき位置、および封止部５ｃ’を形成すべき位置に導電材５ｄと封止材５ｃをそれぞれ吐出する。その後、液体吐出ヘッドから吐出された導電材５ｄおよび封止材５ｃが各々の機能を発現する前に回路素子６を電気配線回路２０上に装着する。 （もっと読む）

【課題】本発明は熱応力により電極パッドの周囲を囲む絶縁層にクラックが発生することを課題とする。
【解決手段】半導体装置１００は、半導体チップ１１０が配線基板１２０にフリップチップ実装してなる構成である。配線基板１２０は、複数の配線層と複数の絶縁層が積層された多層構造であり、第１層１２２、第２層１２４、第３層１２６、第４層１２８の絶縁層が積層された構成になっている。第１絶縁層１２１と第２絶縁層１２３との境界面には、第２電極パッド１３２が第１電極パッド１３０の外径より半径方向（平面方向）に幅広に形成されている。第１電極パッド１３０とビア１３４との間に、第１電極パッド１３０よりも幅広に形成された第２電極パッド１３２が介在することにより、リフロー処理による熱応力の進行方向が遮断され、第１絶縁層１２１と第２絶縁層１２３との境界面の沿う方向で熱応力を吸収する。 （もっと読む）

【課題】両面または多層の配線基板に半導体チップをフリップチップ方式を用いて実装される半導体装置において、半導体チップと配線基板との接合状態を安定させ、高い接続信頼性を有する半導体装置、およびそれに用いる両面または多層の配線基板を提供する。
【解決手段】半導体装置１は、略矩形状の一主面の対向する二辺に複数の電極パッド５５ａ〜５５ｈが形成されたＩＣチップ５０と、前記電極パッドと対応するＩＣ接続端子３５ａ〜３５ｈが形成された多層配線基板１０とを有している。複数のＩＣ接続端子３５ａ〜３５ｈと対応する電極パッド５５ａ〜５５ｈとは、それぞれ半田バンプ５６ａ〜５６ｈにより接合されている。電極パッド５５ａ〜５５ｈと対応するＩＣ接続端子３５ａ〜３５ｈの直下には、接合部支持ビア３６ａ〜３６ｈが、各接合部支持ビアの中心点Ｃ５ａ〜Ｃ５ｈを結んで形成される多角形Ｔ１の略中心にＩＣチップ５０の重心Ｇがあるように配設されている。 （もっと読む）

【課題】半導体チップと該半導体チップが実装される基板との電気的な接続を良好とし、信頼性の高い半導体装置を提供する。
【解決手段】半導体チップと、前記半導体チップに設置された突起電極と、前記突起電極が電気的に接続される端子電極を備えた基板と、を有し、前記突起電極と前記端子電極の間には、金属粒子と樹脂材料を含む導電性接着剤よりなる第１の層と、前記金属粒子よりも融点が低く、かつ、接している前記突起電極または接している前記端子電極の表面を構成する金属と合金を形成する低融点金属を含む第２の層と、が形成されていることを特徴とする半導体装置。 （もっと読む）

【課題】集積回路を多層配線板にフリップチップ接続する際に、多層配線板に対して集積回路が傾いてしまうことを抑制することにより、集積回路のバンプを多層配線板の接続電極に確実に接続することができる電子回路モジュールおよび多層配線板を提供すること。
【解決手段】本発明の電子回路モジュール１は、多層配線板３および集積回路２を備える。また、本発明の多層配線板３は、樹脂製の多層樹脂基板４、接続電極５および内層電極６を備える。多層配線板３は、接続電極５および内層電極６が最も積層された最多積層箇所７を集積回路２の四隅に１箇所ずつ有している。また、合計４箇所の最多積層箇所７は、最多積層箇所７を頂点として隣位する最多積層箇所７を結ぶことにより形成される四角形の内側に集積回路２の重心２ｇが重なるように配置されている。 （もっと読む）

【課題】配線構造の形成が容易であり、製造工程が単純である配線基板の製造方法を提供する。
【解決手段】基板上にパターン配線が形成されてなる配線基板の製造方法であって、前記基板上に、エアロゾルの衝突によって導電層を形成するエアロゾル成膜工程と、前記導電層をエッチングによりパターニングして当該導電層を含む前記パターン配線を形成するパターニング工程と、を有することを特徴とする配線基板の製造方法。 （もっと読む）

【課題】コアレス基板を用いた半導体装置の信頼性を損なうことなく、より簡便に半導体装置を製造する。
【解決手段】ベースとなる金属基板１００の上に多層配線基板２０を構築し、多層配線基板２０の複数の領域上にそれぞれ半導体チップ３０をフリップチップ実装する。複数の半導体チップ３０を封止樹脂層４０を用いて封止した後、金属基板１００を除去する。この後、多層配線基板２０の下面にはんだボール等を搭載し、半導体装置を個片化する。 （もっと読む）

【課題】キャビティの形成による機械的強度の低下や、基板本体の反りやうねりの発生を抑えることができる、多層配線基板を提供する。
【解決手段】多層配線基板１０は、基板本体２０の一方主面２０ｂ側にキャビティ２６が形成され、キャビティ２６内に受動素子３０，３２が実装されている。キャビティ２６は、底面２７ａ，２７ｂに段差が形成され、深さが異なる第１部分２６ａと第２部分２６ｂとを含む。受動素子３０，３２は、高さが異なる第１素子３０と第２素子３２とを含む。キャビティ２６の相対的に深い第１部分２６ａには、受動素子の相対的に高い第１素子３０が配置されている。キャビティ２６の相対的に浅い第２部分２６ｂには、受動素子の相対的に低い第２素子３２が配置されている。 （もっと読む）

【課題】チップ部品を多層配線板に確実にフリップチップ実装することができる電子回路モジュールを提供すること。
【解決手段】本発明の電子回路モジュール１においては、表面電極７、内層電極８を有する多層配線板４に高さｄのバンプ３を有するチップ部品２をフリップチップ実装している。多層配線板４は、複数のバンプ３の下方においてそれぞれ重合した表面電極７および内層電極８のうちの最小重合厚さをＴＤとし、配列されたバンプ３によって囲まれた部分の内側においてそれぞれ重合した表面電極７および内層電極８のうちの最大重合厚さをＴＩとした場合に、ＴＩ＜ＴＤ＋ｄを満たして表面電極７および内層電極８を配置することにより形成されている。 （もっと読む）

【課題】真空ラミネーションプロセスを用いることなく、また接着層等を付加することなく、気泡の巻き込みの問題を解消することのできる、テープキャリアまたはＴＡＢテープもしくは微小フレキシブルプリント配線板のような半導体装置実装パッケージ用配線板の製造方法を提供する。
【解決手段】第１の配線板４を加熱しながら、その第１の配線板４にプレス治具５を押し当てて押圧力を印加することで、第１のビア２を押し縮めながら第１の配線３を第１の基板１の厚さ方向へと埋没させて行き、第１の配線３が第１の基板１に完全に埋没してその第１の配線３の表面と第１の基板１の表面とが同一面に揃うようにする工程を含んでいる。 （もっと読む）

【課題】 接続部での接続抵抗の増大や接着剤の剥離がなく、接続信頼性が大幅に向上する回路板の製造を可能とする接着剤を提供する。
【解決手段】 相対向する回路電極間に介在され、相対向する回路電極を加圧し加圧方向の電極間を電気的に接続する回路部材接続用接着剤であって、ＩＣチップとプリント基板との接続用の接着剤であり、前記接着剤に３官能以上の多官能エポキシ樹脂及び／又はナフタレン骨格を有するエポキシ樹脂が含有され、前記接着剤の硬化後の１２０〜１４０℃での平均熱膨張係数が２００ｐｐｍ以下であることを特徴とする回路部材接続用接着剤。 （もっと読む）

【課題】外周部に枠状金属板が固着された多層配線基板に半導体素子を半田リフローで搭載する際に半導体素子の電極バンプと多層配線基板の電極バンプの良好な接続を提供する。
【解決手段】絶縁層１６が有機樹脂から成る多層配線基板１０の上面の周辺部に固着した枠状金属板２０を有し、前記多層配線基板１０の上面に半導体集積回路素子の電極と接続するための電極バンプ１１を設置した電極配置領域１２を有し、前記電極配置領域１２に内接する内接円内の前記電極バンプ１１を第１の電極バンプ１１ａとし、前記内接円以上の同心円の外側の前記電極バンプ１１を第２の電極バンプ１１ｂとし前記第１の電極バンプ１１ａよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプ１１の体積を前記第１の電極バンプ１１ａの体積以上で前記第２の電極バンプ１１ｂの体積以下にした多層配線基板を製造する。 （もっと読む）

【課題】半導体素子とこれを搭載する半導体パッケージとの間の線熱膨張係数の差によって両者の接合部にストレスが発生することを防止し、且つ強度の低い半導体素子を使用した場合においても、半導体素子の搭載時にクラック等を生じない手段を提供する。
【解決手段】複数の導体層と絶縁樹脂層とが交互に積層されて成る多層の積層体２０と、該積層体の上面に積層形成された、最上層をなす第１の層２０ｇ、最上層の次の層をなす第２の層２０ｈを含む少なくとも２つの絶縁樹脂層と、前記第１の層の上面に規定される半導体素子を搭載するための半導体素子搭載部とを具備する半導体装置用パッケージにおいて、前記第１の層は、搭載すべき半導体素子の線熱膨張係数以下の線熱膨張係数を有する絶縁樹脂で構成され、前記第２の層は、低ヤング率で且つ高伸び率を有する材料で構成されていることを特徴とする。 （もっと読む）

【課題】コアレス多層配線基板において、弾性率を向上させ、半導体チップとの間に信頼性の高い接合を実現する。
【解決手段】多層配線基板は、各々配線パターンを担持し、さらに前記配線パターンに接続されたビアプラグを有する複数のビルドアップ樹脂層の積層よりなる樹脂積層体を備え、さらに前記樹脂積層体の上面および下面には、前記ビルドアップ層の弾性率よりも大きな弾性率を有する第１および第２のセラミック層が、それぞれ形成されている。 （もっと読む）

【課題】フラックス洗浄における処理時間の短縮化を図る。
【解決手段】薬液に高圧エアーを混入した洗浄液を、高速回転する第１のステージ１４ａ上に配置された複数の半田ボール及び多数個取り基板９に吹き付けてフラックス残渣を浮かせ、さらに第１のステージ１４ａの横に配置された第２のステージ１６ａ上に多数個取り基板９を移載した後、高速回転する第２のステージ１６ａ上に配置された前記複数の半田ボール及び多数個取り基板９に純水を吹き付けて洗浄する。これにより、前記洗浄液や前記純水を全体に均一に、かつ素早く行き渡らすことができ、短時間でフラックスを洗浄することができる。その結果、フラックス洗浄処理の処理時間を短縮できる。 （もっと読む）

【課題】 半導体装置の製造の歩留まりを向上させることができるシート、半導体装置、シートの製造方法を提供すること。
【解決手段】シート１は、基板２１と、この基板２１上に実装される半導体素子２２との間に配置されるシート１であって、シート状の樹脂層１１と、樹脂層１１の表裏面を貫通し、基板２１の電極２１１の配列ピッチおよび半導体素子２２の電極２２１の配列ピッチに応じて配置された複数の導体層１２とを備えるものである。 （もっと読む）

【課題】表面実装型電子部品が実装されるセラミック台座部を備え、高密度実装が可能で、信頼性の高い多層セラミック電子部品、それに用いられる多層セラミック基板、多層セラミック電子部品を効率よく製造するための製造方法を提供する。
【解決手段】セラミック基材層１と、収縮抑制層２とを積層してなる多層セラミック素体３の第１主面４に、セラミック材料からなる台座部本体５と、下側端面６、上側端面７が台座部本体から露出し、下側端面の面積が上側端面の面積より大きい柱状厚膜導体８とを備えたセラミック台座部９であって、柱状厚膜導体の外周面と台座部本体との間に空隙Ｇを有するセラミック台座部を配設し、セラミック台座部上に、柱状厚膜導体と導通するように第１の表面実装型電子部品１０を実装する。
上記空隙Ｇを、多層セラミック素体に近い下部から多層セラミック素体に遠い上部に向かって大きくなるようにする。 （もっと読む）

【課題】半導体チップなどの電子部品チップと多層基板との安定した電気的接続が得られる高密度に小型化してなる電子回路装置およびその製造方法を提供すること。
【解決手段】本発明の電子回路装置４０は、第１の電子部品と、第１の電子部品の電極上に形成されたバンプとからなる第１の電子部品チップ１ａと、基板に互いに電気的に接合された表面配線部を有するインターポーザ６と、第２の電子部品と、第２の電子部品の電極上に形成されたバンプとからなる第２の電子部品チップ１ｂとを、第１の電子部品の電極上のバンプとインターポーザの片面側の表面配線部、およびインターポーザの他面側の表面配線部と第２の電子部品の電極上のバンプを、それぞれ直接接合して一体化してなることを特徴とする。 （もっと読む）

【課題】フレキシビリティの高い配線基板に低誘電率材料を絶縁膜とする半導体素子を実装する際に、絶縁膜の破壊を確実に防止できるようにする。
【解決手段】半導体装置１は、配線基板２に半導体素子３が実装されている。配線基板２には、半導体素子３を実装する実装領域を四方から囲むように補強部５が配置されている。例えば、補強部５Ａは、実装領域を区画する辺の仮想延長線ＬＳ１，ＬＳ２の間に配置されており、仮想延長線ＬＳ１，ＬＳ２からの距離ｄ２，ｄ３は、半導体素子３の辺３Ａの長さの０〜２５％の間である。 （もっと読む）

【課題】半導体素子に形成されたＭＯＳＦＥＴに所望の応力分布と大きさを発生させることができ、それによりＭＯＳＦＥＴのキャリア移動度、電流駆動力を増大させることができるパッケージング構造を実現する。
【解決手段】電界効果トランジスタ５とその回路面側の表面に形成された突起電極７とを有した半導体素子１と、突起電極７に接続される導体部２を有し半導体素子１を実装した基台３と、半導体素子１およびその周囲の基台３上を封止した封止樹脂４とを備えた半導体装置において、半導体素子１は薄く形成され回路面を外側にして円柱状あるいは円筒状の支持体であるガイドポール１１に巻き付けられて、望ましくは半導体素子１の外周面に沿う湾曲面を持つように基台３に形成された凹部１２に実装される。 （もっと読む）