【課題】本発明の目的は、ベアチップが高密度実装されたような半導体装置において、ベアチップの全端子を検査することを可能にした検査用パッド及びそれに付随する配線のレイアウトを提供する半導体装置を実現することである。
【解決手段】本発明に係る半導体装置は、ベアチップの全ての端子が配線基板内の特定の配線層を介して、ダミー領域に配置された検査用パッドにそれぞれ接続され、検査完了後は、そのダミー領域が切断されるものである。 （もっと読む）

【課題】製造歩留まり及び信頼性を向上させた、半導体素子が回路基板上にフリップチップ実装されて形成される半導体装置を提供する。
【解決手段】バンプ電極１０ｂを主面に配設した半導体素子１０と、電極端子１０ｐ・２０ｐ上に導電層２０ｂを配設した回路基板２０を準備し、バンプ電極の表面の少なくとも一部に、バンプ電極及び導電層より融点が低い接合材３０を被覆する。次いで、バンプ電極と導電層とが接合材を介して対向するように、回路基板上に半導体素子を載置し、接合材を溶融し、バンプ電極、接合材、及び導電層とを一体化させる。これにより、半導体装置の製造歩留まり、信頼性が向上する。 （もっと読む）

相互接続素子１１０は、基板、例えば接続基板、パッケージ素子、回路パネル、または半導体チップなどの超小型電子基板を有しうる。この基板は、表面に露出した導電性パッド１１２、接点、接合パッド、トレースといった複数の金属導電性素子を有している。複数の固体金属ポスト１３０が、導電性素子のそれぞれを覆って、そこから離れる方向に突出していてもよい。金属間層１２１をポストと導電性素子との間に設けることができる。かかる層は、ポスト１３０と導電性素子１１２との間に導電性相互接続をもたらす。金属間層に隣接しているポストの基端は、金属間層と位置がそろっている。
（もっと読む）

【課題】吸湿水分の急激な体積膨張による実装部の破壊や、半導体装置の接合部への負荷を抑制できる半導体装置を提供する。
【解決手段】半導体素子１と回路基板３とを、前記半導体素子１の電極上に形成したバンプ２と、前記回路基板３上に設けた配線４とを介して電気的に接合し、前記半導体素子１と回路基板３の間に封止樹脂５を介在させた半導体装置において、前記封止樹脂５に含まれる吸湿成分により発生する応力を減少可能な構造が、回路基板３に形成された貫通穴２１により構成され、前記貫通穴２１の位置が、回路基板３の半導体素子実装領域３ａの隅部に形成されている。 （もっと読む）

【課題】半導体素子を搭載するための素子搭載用基板、およびこの素子搭載用基板に半導体素子を搭載してなる半導体モジュールの製造時間を短縮する。
【解決手段】素子搭載用基板１００は、非晶質のＳｉ含有組成物からなる基材１０、基材１０の一方の主表面に設けられた第１接着層１２、および基材１０の他方の主表面に設けられた第２接着層１４を含む基板構成単位１５と、第１接着層１２の基材１０と反対側の主表面に設けられた第１配線層１６と、第２接着層１４の基材１０と反対側の主表面に設けられた第２配線層１８と、基材１０、第１接着層１２、および第２接着層１４を貫通するビアホール１９に設けられ、第１配線層１６と第２配線層１８とを電気的に接続するビア導体２０と、を備える。 （もっと読む）

【課題】温度変化にともなう多層基板の変形などにより生じる半導体パッケージ内部の応力を緩和して、温度変化にともなう半導体パッケージの損傷を抑制することができる技術を提供する。
【解決手段】コア材１０４の厚みを薄くした構造を採用したビルドアップ型の多層基板１０８にシリコンチップ１０２をフリップチップ実装する際に、その多層基板に線膨張係数の小さなコア材を用いた上で、そのコア材の厚みおよび線膨張係数にあわせて、アンダーフィル材１１２の線膨張係数およびガラス転移点を適切に設計している。 （もっと読む）

【課題】配線基板の最外配線層の配線が高密度となる配線基板等を提供することを目的とする。
【解決手段】複数の配線層１１，１３，１５及び絶縁層１２，ｌ４が交互に積層され、配線層が絶縁層に形成されたビアホールを介して電気的に接続されている配線基板であって、最外配線層１５より内側の配線層上に設けた接続用パッド３と、接続用パッド３上に設けられ配線基板表面から突出した外部接続端子５とを有し、外部接続端子５が最外配線層１５を貫通して設けられていることを特徴とする。 （もっと読む）

【課題】クラックの発生を抑えることのできる半導体装置を提供する。
【解決手段】半導体装置１は、多層配線基板４とこの多層配線基板４上に実装される半導体チップ２を備えている。半導体チップ２の電極パッド３は、半導体チップ２の裏面２ａの各角に近接して配置された第１電極パッド３ａと、それ以外の第２電極パッド３ｂとからなっている。多層配線基板４上の接続パッド５は、第１電極パッド３ａとバンプ７を介して接続された第１接続パッド５ａと、第２電極パッド３ｂとバンプ７を介して接続された第２接続パッド５ｂとからなっている。第１接続パッド５ａは、熱可塑性樹脂で構成された第１絶縁領域４１で支持されており、第２接続パッド５ｂは、熱硬化性樹脂で構成された第２絶縁領域４２で支持されている。 （もっと読む）

【課題】化合物半導体に適用可能で、かつ、小型化が可能で、かつ、気密封止型のシーリング構造を有する半導体素子の実装構造を提供する。
【解決手段】機能回路の配線に用いる複数の配線層５，８，１１，１４を利用して、半導体素子基板１の外周部に形成した、前記機能回路を囲うシーリング構造２１を形成し、該シーリング構造２１と鏡像対称な形状のシーリング構造２２が形成されたキャップ基板２と対向させて、半導体素子基板１のシーリング構造２１とキャップ基板２のシーリング構造２２とを、共晶温度が３００℃以下の共晶合金による接合または表面活性化接合により接合する。シーリング構造２１を形成する複数の配線層間の接続に用いる配線層間絶縁膜ビア６，９，１２は幅の狭いトレンチ構造であり、各配線層間絶縁膜ビア６，９，１２の幅が、それぞれの上層の配線層８，１１，１４の厚さの５倍以内望ましくは２倍程度とする。 （もっと読む）

【課題】端子及び配線の狭ピッチ化を図るとともに熱影響を低減する。
【解決手段】本発明の実装構造体は、複数の配線１６１、１６２が形成された基体１００Ａと、能動面２１０及び能動面２１０の裏面よりも面積が小さい側面２２０を有するとともに複数の配線の各々に電気的に接続される端子２３０が能動面２１０の周縁に沿って設けられた電子部品２００と、を備えている。電子部品２００は、側面２２０が基体１００Ａに接続され基体１００Ａに実装されている。端子２３０と配線１６１、１６２とが、端子２３０及び配線１６２に析出させためっきを介して導通している。 （もっと読む）

【課題】小型化でき、コストダウンできる圧電部品及びその製造方法を提供する。
【解決手段】圧電基板２ｆ上に形成されたＩＤＴ２ａからなる振動部及びＩＤＴ２ａに接続されている素子配線を有する圧電素子２を設ける。圧電素子２と接合基板１とをＩＤＴ２ａと対向するように、バンプ３及び絶縁性の樹脂枠４により互いに接着する。接合基板１は、ＩＤＴ２ａと対向する一方主面に接合基板配線１ｂ、他方主面に外部端子５、接合基板端部にスルーホール１ａをそれぞれ備える。バンプ３と接合基板１の接合基板配線１ｂとを電気的に接続する。接合基板配線１ｂと外部端子５とを、スルーホール１ａを介して電気的に互いに接続する。 （もっと読む）

【課題】半導体素子から発生する熱に対して良好な放熱効果を有し、発熱密度が高く、発熱部位が集中している半導体素子のフリップチップ接続に対応可能な半導体素子の放熱構造を提供する。
【解決手段】放熱用基板が半導体素子に接続された半導体素子の放熱構造であって、前記半導体素子が、放熱用の第１の放熱用バンプ２を備え、前記放熱用基板が、複数のセラミック基板６ａ、６ｂ、６ｃ、６ｄが積層されてなる多層セラミック基板６であって、前記セラミック基板６ａ、６ｂ、６ｃ、６ｄの表層に設けられた表層放熱部と、隣接する前記セラミック基板６ａ、６ｂ、６ｃ、６ｄ間に設けられた内層放熱部と、前記表層放熱部と内層放熱部とを接続するサーマルビア８と、を備え、前記多層セラミック基板６と前記半導体素子とが、前記第１の放熱用バンプ２と前記表層放熱部とを介してフリップチップ接続されている。 （もっと読む）

【課題】半導体素子の突起電極と配線基板の接続電極とを、半導体素子・配線基板間をアンダーフィル材樹脂組成物層で充填して接続するのに、樹脂層中でのボイドの発生を効果的に抑制できる半導体装置の製造装置を実現する。
【解決手段】特に、アンダーフィル材樹脂組成物層をフィルム状の膜を用いて実施する場合においても、半導体製造装置であるフリップチップボンダの加圧ツールヘッドを、複数の加圧領域に分割し、またそれらの加圧が、圧力や加圧タイミングなどのシーケンスが互いに独立して実施可能とすることによって、ボイドの発生を大幅に抑制することが可能となる。 （もっと読む）

【課題】マザー基板の一面側に電子部品を搭載してなる電子装置において、マザー基板の一面側の全面ではなく、電子部品の実装部位に限定したマザー基板の多層化を図る。
【解決手段】マザー基板１０と、マザー基板１０の一面１１側に搭載された電子部品３０とを備える電子装置において、マザー基板１０の一面１１側の一部には、層状をなす配線部材２０が搭載されており、電子部品３０は配線部材２０を介してマザー基板１０に電気的・機械的に接続されている。 （もっと読む）

【課題】多ピン、狭ピッチ化に逆向することなく、実装時の多層配線基板の反りを小さくすることで、実装性、実装信頼性を向上させるリフロー板及び半導体装置の実装方法を提供すること。
【解決手段】多層配線基板の一方の面にはんだバンプを介して半導体チップを実装する際に多層配線基板のもう一方の面に接触されるリフロー板において、リフロー板は熱伝導率がＫ１である第１の領域と、熱伝導率がＫ２である第２の領域とを含み、Ｋ２はＫ１よりも小さく、第２の領域は、はんだバンプが存在する領域を含むことを特徴とするリフロー板。 （もっと読む）

【課題】２次実装性が改善され、信頼性が向上した。
【解決手段】半導体素子１１を接続させるバンプ電極１２と支持基板１５との間の弾性率が小さな配線基板１４により、半導体素子１１と配線基板１４との熱膨張差による応力を緩和して、バンプ電極１２のハンダクラックを抑制する。また、弾性率が小さな配線基板１４と空間領域１６とにより、半導体素子１１はＺ方向に自由に変位するようになり、外部からの大きな変形、落下衝撃などの動的歪みを吸収するようにした。これにより、２次実装性が保たれて、信頼性が向上した回路基板１０を実現できる。 （もっと読む）

パッケージ化された超小型電子アセンブリは、前面（１２２）と、前面（１２２）から離れる方に延伸している複数の第１の固体金属ポスト（１１０）と、を有している超小型電子素子（１０４）を備えている。第１のポスト（１１０）の各々は、前面（１２２）の方向における幅および前面（１２２）から延びる高さを有しており、この高さ（Ｈ２）は、幅（Ｗ１）の少なくとも半分になっている。上面（１０１）と、上面（１０２）から延伸して第１の固体金属ポスト（１１０）に接合されている複数の第２の固体金属ポスト（１０８）と、を有している基板（１０２）も設けられている。
（もっと読む）

【課題】導電性接着剤を利用した能動素子を基板内に実装するときに発生する工程上の難点を解決し、新しい有機基板の製造方法を提供する。
【解決手段】本発明の能動素子が実装された有機基板の製造方法は、銅配線または銅配線及びビアが形成された第１銅箔積層板の上部に銅配線、ビア及び空洞が形成された第２銅箔積層板を積層する工程（ａ）と、半導体ウエハーの上部に異方性導電性接着剤または非導電性接着剤を塗布した後、個別のチップにダイシングされた半導体チップを第２銅箔積層板に形成された空洞の内部に位置させ、熱と圧力を加えて第１銅箔積層板の銅配線とフリップチップ接続させる工程（ｂ）と、半導体チップが接続された第２銅箔積層板の上部に銅配線または銅配線及びビアが形成された第３銅箔積層板を積層する工程（ｃ）と、を含むことを特徴とする。 （もっと読む）

【課題】互いの電極端子の間を金属電極を介して接続した一対の誘電体基板を有する電子装置であって、インピーダンスを従来よりも広い範囲で調節でき、これによって金属電極の付近とそれ以外の部分との間でインピーダンスを効果的に整合できる電子装置を提供する。
【解決手段】電子装置１０は、それぞれに信号伝送線路を構成する信号層２１，２３，３１，３３が形成された一対の配線基板１１，１２を有する。双方の配線基板１１，１２の信号層２３，３３が、配線基板１１，１２の表面に形成されたはんだボール１３を介して互いに接続されている。はんだボール１３の近傍の配線基板１１，１２間に、所定の透磁率を有する磁性体材料１５が充填されている。 （もっと読む）

【課題】電子部品の基体への接着強度を十分に高めて電子部品を確実に固定することができ、電子部品の端子間ピッチが狭小化されても、配線との接続を確実に実現できる電子部品の実装方法および電子部品内蔵基板の製造方法を提供する。
【解決手段】樹脂層１１ａに、電子部品３０のバンプ３２よりも柔らかい焼結金属導体等からなる導体１２を焼成により形成し基体１０を得る。その導体１２が埋め込まれた貫通孔に電子部品３０のバンプ３２を位置決めして載置し、両者を押圧することにより、バンプ３２を貫通孔内に挿入させて電子部品３０の端子面を樹脂層１１ａに当接させる。このように電子部品３０が樹脂層１１ａに密着固定された状態で、電子部品３０を樹脂層４０で覆い、樹脂層１１ａ，４０を硬化させる。その後、配線５１，５２等を形成し、受動部品６０等を搭載して電子部品内蔵基板１を得る。 （もっと読む）