多層配線基板および半導体装置
【課題】外周部に枠状金属板が固着された多層配線基板に半導体素子を半田リフローで搭載する際に半導体素子の電極バンプと多層配線基板の電極バンプの良好な接続を提供する。
【解決手段】絶縁層１６が有機樹脂から成る多層配線基板１０の上面の周辺部に固着した枠状金属板２０を有し、前記多層配線基板１０の上面に半導体集積回路素子の電極と接続するための電極バンプ１１を設置した電極配置領域１２を有し、前記電極配置領域１２に内接する内接円内の前記電極バンプ１１を第１の電極バンプ１１ａとし、前記内接円以上の同心円の外側の前記電極バンプ１１を第２の電極バンプ１１ｂとし前記第１の電極バンプ１１ａよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプ１１の体積を前記第１の電極バンプ１１ａの体積以上で前記第２の電極バンプ１１ｂの体積以下にした多層配線基板を製造する。
【解決手段】絶縁層１６が有機樹脂から成る多層配線基板１０の上面の周辺部に固着した枠状金属板２０を有し、前記多層配線基板１０の上面に半導体集積回路素子の電極と接続するための電極バンプ１１を設置した電極配置領域１２を有し、前記電極配置領域１２に内接する内接円内の前記電極バンプ１１を第１の電極バンプ１１ａとし、前記内接円以上の同心円の外側の前記電極バンプ１１を第２の電極バンプ１１ｂとし前記第１の電極バンプ１１ａよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプ１１の体積を前記第１の電極バンプ１１ａの体積以上で前記第２の電極バンプ１１ｂの体積以下にした多層配線基板を製造する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路素子を多層配線基板に実装する際の、実装性を向上させる方法に関する。詳しくは、多層配線基板および半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置用の大規模集積回路（ＬＳＩ）等の半導体集積回路素子（以下半導体素子と呼ぶ）には、近年、その動作速度がクロック周波数で１ＧＨｚに達するものが出現している。このような高速度の半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることもある。このような多端子数の半導体素子をプリント配線板に実装するために、半導体素子とプリント配線板の基板との間には、インターポーザと呼ばれる多層配線基板が配置され、両者の電気的接合の橋渡しを担っている。前記多層配線基板では、高密度に配置した半導体素子の端子との接合に対応するため、非常に薄い配線層等の層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ特徴がある。現在広く実用化されているインターポーザとしては、例えばＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等が挙げられる。最近では、更なる高密度実装への対応、又は高速度の動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどの基板に銅箔等からなる配線パターンを形成した導体層を積層してインターポーザ全体の基板厚を薄くすると共に、導体層間の接続長を短くすることにより高周波数に対応させたものも開発されてきている。また、このような高周波または多ピンの半導体素子をインターポーザと接続させる場合、フリップチップ型接続が用いられている。
【０００３】
特許文献１では、半導体素子、および、インターポーザ上に電極バンプ群の配列を形成し、半導体素子の電極バンプとインターポーザの電極バンプを位置合わせした後、インターポーザ上に半導体素子をフリップチップ型接続で搭載する。その電極バンプの材質は半田や金であることが多く、電極バンプが半田の場合は、半導体素子搭載後半田リフローによる加熱溶融により個々の所定箇所を接続させる。また、インターポーザとして用いられる多層配線基板は薄型化し基板自体の剛性が小さくなることから、多層配線基板の半導体素子搭載側の面の外周部に補強と放熱の役割をもつスティフナと呼ぶ枠状金属板が固着される。更に、電極バンプの半田には、鉛成分による環境汚染を避けるため、従来のＳｎＰｂ成分の共晶半田に替えて、鉛成分が無いＳｎＡｇ組成等の鉛フリー半田が用いられる。
【０００４】
以下に公知文献を記す。
【特許文献１】特開２００２−３４３８２９号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、外周部に枠状金属板が固着された多層配線基板は、枠状金属板で固定していない領域が半導体素子搭載時の半田リフロー温度で変形しやすくなった。特に、鉛フリー半田は従来のＳｎＰｂ成分の共晶半田よりも融点が高いため、半田リフロー温度が高くなり、枠状金属板で固定していない領域が半田リフロー温度で変形しやすくなり、特に反りが大きくなる問題があった。そのため、その多層配線基板に実装する半導体素子の端部の電極バンプが多層基板から剥がれ易くなる問題があった。実験により、多層配線基板に半導体素子を仮搭載し、次に、搬送板に搭載して半田リフローして電極バンプを半田で接合した結果、基板の下方向は搬送板によって支持されているから、下方向への変形は起こらず、上方向へ変形した。そして基板外周部が枠状金属板により押さえられているため、中央部が上に凸形状に変形した。その結果、半導体素子の設置領域の中心から離れた位置程多層配線基板の上面の高さが低くなるので、その上から設置する半導体素子の電極バンプから多層配線基板の電極バンプが下がって離れてしまい、半導体素子の電極バンプと多層配線基板の電極バンプの接続不良を発生するメカニズムがあることがわかった。本発明は、この接続不良を改善することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、この課題を解決するために、絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にしたことを特徴とする多層配線基板である。
【０００７】
また、本発明は、上記第１の電極バンプおよび上記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする上記の多層配線基板である。
【０００８】
また、本発明は、上記多層配線基板の上記枠状金属板と上記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、上記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする上記の多層配線基板である。
【０００９】
また、本発明は、絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にし、前記電極バンプが前記半導体集積回路素子の電極に接合されていることを特徴とする半導体装置である。
【００１０】
また、本発明は、上記第１の電極バンプおよび上記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする上記の半導体装置である。
【００１１】
また、本発明は、上記多層配線基板の上記枠状金属板と上記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、上記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする上記の半導体装置である。
【発明の効果】
【００１２】
枠状金属板を固着した多層配線基板の電極配置領域の内接円の半径以上の半径を有する同心円の外側の電極配置領域の電極バンプの体積を増加させることにより、多層配線基板の電極バンプに半導体素子の電極バンプを接続する場合の電極バンプ間の接続の断線やショートなどの接続不良をなくすことができる効果がある。特に、半田のリフロー温度が高い鉛フリー半田を用いて半導体素子を実装する場合に多層配線基板の反りが大きいため半導体素子の端部の電極バンプが剥がれ易くなる問題を解決し、確実に電極バンプを接続できる効果がある。また、多層配線基板１０の厚さｔが１．０ｍｍ未満である場合に上記の同心円外側の電極バンプの半田接続の信頼性が高まり、本発明の効果が発揮される。
【発明を実施するための最良の形態】
【００１３】
次に本発明を添付の図面を基にして詳細に説明する。図１は本発明の多層配線基板１０の一実施例を断面で示す説明図であり、図２は本発明の半導体装置の一実施例を表す断面図である。 図１の多層配線基板１０は、半導体素子３０の搭載領域に形成された電極バ
ンプ１１、ソルダーレジスト１３および１４、配線層１５、絶縁層１６で構成される。絶縁層１６は、ガラス／エポキシ樹脂やポリイミド樹脂等の有機樹脂の絶縁層１６を用いて形成する。また、多層配線基板１０の上面の半導体集積回路素子（以下半導体素子３０と呼ぶ）を搭載する領域の周囲の領域には枠状金属板２０を取り付ける。配線層１５の材料は銅がもっとも好ましいが、その他の金属や合金、金属ペーストの焼結体なども任意に選択できる。
【００１４】
多層配線基板１０の製造手順は、絶縁層１６と配線パターンを形成した配線層１５を交互に形成し、異なる配線層１５の配線パターン間をビアホールで接続することで電気接続をとり、多層の配線層１５を形成する。この多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さｔは、現行技術で製造できる厚さの０．０２ｍｍ以上で１ｍｍ以下の厚さにする。厚さｔが１ｍｍ以下の多層配線基板１０の場合に、また、半田の融点が２００℃より高い鉛フリー半田を用いて実装する場合に、半田リフロー時の変形による実装不良が生じやすいが、それを当発明により改善できる効果がある。
【００１５】
さらに、多層の配線層１５の最外層の両面にソルダーレジストを形成する。ここで、多層配線基板１０の上面の半導体素子３０の搭載領域の電極配置領域１２にソルダーレジスト１３の開口部を設け、多層配線基板１０の下面のＢＧＡボール搭載パッド１７にソルダーレジスト１４の開口部を設ける。
【００１６】
多層配線基板１０の上面の電極配置領域１２のソルダーレジスト１３の開口部に半導体集積回路素子を搭載するための電極パッド１３ａを配列状に設置する。電極バンプ１１の材質が半田の場合、ソルダーレジストの開口部にある電極パッド１３ａ上にメタル版を介して半田ペーストを印刷し半田リフローする方法や半田ボールをパッド上に搭載後半田リフローする方法が代表的である。半田はＳｎ−３７Ｐｂのいわゆる共晶半田のほかに、近年ではＳｎ−３．０Ａｇ−０．５Ｃｕ組成の鉛フリー半田などが用いられている。
【００１７】
このように電極バンプ１１を形成させた多層配線基板１０に半導体素子３０を搭載し、搬送板に搭載して半田リフローする。その場合に、多層配線基板１０の下方向は搬送板によって支持されているから、下方向への変形は起こらず、上方向へ変形しようとする。そして多層配線基板１０の外周部は枠状金属板２０により押さえられているため、多層配線基板１０の電極配置領域１２の中央部が上に凸形状に変形する。その結果、多層配線基板１０の半導体素子３０の搭載領域の中心から離れた位置程多層配線基板１０の面の高さが低くなり、その面上に搭載する半導体素子３０の電極バンプより多層配線基板１０の電極バンプ１１が低くなり離れてしまい、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１の接続不良を発生するメカニズムが存在する知見を得た。また、この凸形状の変形の高さの等高線は、電極配置領域１２の中央部を中心とする同心円状になり、その高さは電極配置領域１２の中央部からの距離の二乗に比例して低くなり、電極配置領域１２の中央部から離れるにつれ急に低くなる知見を得た。この現象は、特に、半田のリフロー温度が高い鉛フリー半田を用いて半導体素子を実装する場合に多層配線基板の反りが大きい知見を得た。特に、鉛フリー半田は従来のＳｎＰｂ成分の共晶半田の融点が１８３℃でリフロー温度は約２２０℃であるのに対して、ＳｎＡｇＣｕ系鉛フリー半田は、融点が２２０℃でリフロー温度は約２４０℃であり、ＳｎＡｇＩｎＢｉ系鉛フリー半田は、融点が２０６℃でリフロー温度は約２３０℃であり、ＳｎＺｎＢｉ系鉛フリー半田は、融点が１９７℃でリフロー温度は約２２５℃であり、これらの鉛フリー半田で融点が２００℃以上の場合は、リフロー温度は従来のＳｎＰｂ成分の共晶半田の場合より１０℃以上高い温度で処理するため反りが大きい問題があった。
【００１８】
そこで、半導体素子３０の中心から離れている、電極配置領域１２の内接円を描き、その内接円と中心を共有し、その内接円以上の半径を有する同心円の外側の電極バンプ１１
の体積を、他の電極配置領域１２の電極バンプ１１の体積より大きくすることで半田量を増加させて濡れ性を向上させることで接続不良を起こりにくくさせ、またバンプ同士が近づくことによる接続不良も起こりにくくさせる。なお、この同心円の半径は、内接円の半径と、電極配置領域１２全体の外接円の半径の間の所定の半径に選ぶ。
【００１９】
図３に、本発明の多層配線基板１０上の電極配置領域１２に形成した電極バンプ１１の配列を表す。また、電極配置領域１２がＬｍｍ角の正方形状の場合には、電極配置領域１２に内接する内接円を描き、その内接円の内側を領域Ａとし、その内接円以上の同心円の外側の電極配置領域１２を領域Ｂとする。このとき、領域Ｂの第２の電極バンプ１１ｂは、半導体素子３０の搭載領域の中心から特に離れているため接続不良が置きやすい。そのため、この領域Ｂの電極バンプ１１を第２の電極バンプ１１ｂとして、その体積を領域Ａの第１の電極バンプ１１ａより大きくすることで接合不良を改善する。領域Ａと領域Ｂの間の領域では、その領域の電極バンプ１１の体積を、第１の電極バンプ１１ａの体積以上で第２の電極バンプ１１ｂの体積以下の体積にする。電極配置領域１２が正方形で無い場合も、電極配置領域１２の最遠の対向辺に内接する円を描き、同様に、内接円以上の同心円の外側の電極配置領域１２を領域Ｂとし、内接円の内側の電極配置領域１２を領域Ａとする。その理由は、凸形状の変形の高さの等高線は、電極配置領域１２の中央部を中心とする同心円状になるためである。
【００２０】
もし、領域Ａの第１の電極バンプ１１ａの体積を領域Ｂの第２の電極バンプ１１ｂとともに増加させると、その範囲では、多層配線基板１０が上側に凸形状に変形する場合、変形によって第１の電極バンプ１１ａが押され、隣あっている第１の電極バンプ１１ａ同士が接続してしまいショート不良がおきてしまう。そのため、領域Ａの第１の電極バンプ１１ａの体積は増加させないようにする必要がある。凸形状の変形の高さは電極配置領域１２の中央部から離れるにつれ急に低くなるので、電極配置領域１２の中央部に近い領域Ａの第１の電極バンプ１１ａの体積は増加させなくても問題を生じない。
【００２１】
電極配置領域１２の長さＬと、多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さｔとの比（Ｌ／ｔ）が１３０程度の場合には、第２の電極バンプ１１ｂの体積が第１の電極バンプ１１ａの体積の１．３倍以上で１．６倍以下であれば、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続できる。すなわち、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が１３０程度の場合には、領域Ｂの第２の電極バンプ１１ｂの体積を増やす量は多い程、領域Ｂでの接続不良には効果があるが、第２の電極バンプ１１ｂの体積が領域Ａの第１の電極バンプ１１ａの体積の１．３倍以上になると接続不良を抑制する効果が大きくなる。そのため、領域Ｂの第２の電極バンプ１１ｂは、領域Ａの中央の第１の電極バンプ１１ａの体積の１．３倍以上にする。一方、第２の電極バンプ１１ｂの体積が、第１の電極バンプ１１ａの体積の２倍を超えると、逆に領域Ａで接続不良が起きることが分かった。そのため、領域Ｂの第２の電極バンプ１１ｂの体積は、領域Ａの第１の電極バンプ１１ａの体積の１．６倍以下にする。また、凸形状の変形の高さは電極配置領域１２の中央部から遠ざかると急に低くなるので、電極配置領域１２の中央部から離れた位置の領域Ｂでは、第２の電極バンプ１１ｂの体積を増加させる必要があるが、領域Ａの内側の領域では、第１の電極バンプ１１ａは体積を増さない。また、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が小さくなれば、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続するために第２の電極バンプ１１ｂの体積の第１の電極バンプ１１ａの体積に対する比はより小さい値で足りるようになり、その最適な体積の比は材料力学のシミュレーションにより計算できる。
【００２２】
領域Ｂの第２の電極バンプ１１ｂの半田の体積を多くするための一つの方法として、半田ペースト印刷法では、多層配線基板１０の該当部分のみメタルマスクの開口径を他の部
分より大きくすることが挙げられる。また、その他の方法としては、まず、半田ペーストを、電極配置領域１２の電極パッド１３ａ全部に半田をほぼ同一量塗工するか、あるいは、同一体積の半田ボールを搭載後半田リフローさせる。その後再度電極配置領域１２の領域Ｂの電極パッド１３ａのみに開口を形成させたメタルマスクにより再度印刷を行う、あるいは、領域Ｂのみに半田ボールを搭載し半田リフローするという操作を行う方法でも電極配置領域１２の領域Ｂの第２の電極バンプ１１ｂの半田体積を多くすることが可能である。
【実施例】
【００２３】
＜実施例１＞
まず、外形４０ｍｍの正方形、厚さｔが１５０μｍの多層配線基板１０を作製した。その多層配線基板１０の一方の面に電極パッド１３ａとソルダーレジスト１３を形成し、他方の面にＢＧＡボール搭載パッド１７及びソルダーレジスト１４を形成した。多層配線基板１０の電極配置領域１２の長さＬが２０ｍｍの正方形であり、電極パッド１３ａの開口直径は８０μｍ、電極パッド１３ａ間のピッチは０．２ｍｍとした。電極パッド１３ａはフルグリッドに配置させた。
電極配置領域１２に配列状に配置された電極パッド１３ａにメタルマスクを介して半田ペーストを印刷、半田リフローし、電極バンプ１１を形成させた。用いた半田はＳｎ−３．０Ａｇ−０．５Ｃｕとした。
【００２４】
電極配置領域１２の中心から半径１０ｍｍの内接円より内側を領域Ａとし、電極配置領域１２で、領域Ａの内接円と同じ大きさの同心円の外側を領域Ｂとする。領域Ａにおけるメタルマスクの開口半径をｒとし，領域Ｂにおけるメタルマスクの開口半径を１．２ｒとした。この場合は、領域Ｂのメタルマスク開口面積は、理論上１．４４倍になる。しかし、実際に半田ペーストを印刷し、半田リフロー後の電極バンプ１１の体積を測定したところ、領域Ｂの第２の電極バンプ１１ｂの体積は領域Ａの第１の電極バンプ１１ａの１．３６倍になり開口面積の比とは若干異なった。この理由は、半田ペースト印刷では、基板、メタルマスク間でのペーストの滲みやメタルマスク開口へのペーストの残りが発生するため、必ずしも開口の面積どおりに半田ペーストが供給できないことに起因していると考えられる。ペースト印刷後に半田リフローにより電極パッド１３ａに半田を固着させる。この組成の半田の融点が約２２０℃であることからリフロー温度が２４０℃になるので、半田リフローとしては２４０℃以上の温度を１分間保持させた。フラックス洗浄後枠状金属板２０を多層配線基板１０に貼り合せた。枠状金属板２０の外形は４０×４０ｍｍ、内周は３０×３０ｍｍとした。
【００２５】
次に、電極バンプが形成された外形２０ｍｍ角、厚さ７００μｍの半導体素子３０を、電極バンプにフラックスを転写後、多層配線基板１０の電極配置領域１２に載置し、半田リフローにて半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を半田接合した。このときの半田リフローでは、多層配線基板１０と半導体素子３０の温度を２４０℃以上にし１分以上維持した。半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１のハンダ接合後、Ｘ線透過装置等で半田の接続がなされていない箇所を探したところ、接続不良は観察されなかった。
【００２６】
電極配置領域１２の凸形状の変形の高さの差は、多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さをｔとすると、電極配置領域１２の長さＬとの関係で、（Ｌ／ｔ）の数乗に比例する。この場合は、Ｌ＝２０ｍｍで、ｔ＝０．１５ｍｍであるため、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が、２０ｍｍ／０．１５ｍｍ＝１３０である。電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が１３０程度の場合には、第２の電極バンプ１１ｂの体積が第１の電極バンプ１１ａの体積の１．３６倍程度あれば、電極配置領域１２の凸形状の変形の高さの差を補い、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続できる。
【００２７】
＜比較例１＞
比較例１では、多層配線基板１０、半田組成、メタルマスク厚、半導体素子３０、枠状金属板２０、および半田リフロー条件は実施例１と同様にとした。比較例１では多層配線基板１０の半導体素子３０の搭載領域の電極配置領域１２の電極バンプ１１の体積は実施例１の領域Ａの第１の電極バンプ１１ａとほぼ同一にするべく、メタルマスクの開口の半径は、電極配置領域１２の全ての電極パッド１３ａ位置で実施例１の領域Ａでの半径と同じくｒとした。洗浄後、実施例１と同様に半導体素子３０を載置、半田接合させ、Ｘ線により、不良箇所を調べた。その結果、電極配置領域１２の領域Ｂで半田断線不良が五箇所発見された。
【００２８】
＜比較例２＞
比較例２では多層配線基板１０、半田組成、メタルマスク厚、半導体素子３０、枠状金属板２０および半田リフロー条件は実施例１、比較例１と同様にした。比較例２では多層配線基板１０の半導体素子３０の搭載領域の電極配置領域１２の電極バンプ１１の体積は、実施例１の領域Ｂの第２の電極バンプ１１ｂとほぼ同一にするべく、メタルマスクの開口は電極配置領域１２の全ての電極パッド１３ａ位置で実施例１の領域Ｂでの半径と同じく１．２ｒとした。比較例２では洗浄後、実施例１、比較例１と同様に半導体素子３０を載置し、半田接合させ、Ｘ線により、不良箇所を調べた。その結果、電極配置領域１２の領域Ａの中心部で、隣り合っている半田同士がつながってしまうショート不良が１０箇所発見された。この結果、領域Ａの第１の電極バンプ１１ａの体積は増加させない方が良いという知見を得た。
【００２９】
＜比較例３＞
比較例３では多層配線基板１０、半田組成、メタルマスク厚、半導体素子３０、枠状金属板２０および半田リフロー条件は実施例１、比較例１と同様にした。比較例３では多層配線基板１０の半導体素子３０の搭載領域の電極配置領域１２の電極バンプ１１の体積はほぼ同一にするべく、メタルマスクの開口は電極配置領域１２の全ての電極パッド１３ａ位置で実施例１の領域Ａでの半径と同じくｒとして半田ペーストを印刷した。半田リフロー後、再度領域Ｂのみに半径１．５ｒの開口を設けたメタルマスクで半田ペーストを印刷し、半田リフローを行った。これにより、領域Ｂの第２の電極バンプ１１ｂの半田の体積は領域Ａの第１の電極バンプ１１ａの半田の体積の２倍になった。この多層配線基板１０に半導体素子３０を載置し半田接合させ、Ｘ線により不良箇所を調べたところ、多層配線基板１０の領域Ａのほぼ全ての第１の電極バンプ１１ａが半導体素子３０の電極バンプから離れて断線してしまった。この結果、領域Ｂの第２の電極バンプ１１ｂの体積を第１の電極バンプ１１ａの２倍以上にすることは過剰であることが分かった。これが過剰になるのは、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が１３０程度であるからと考える。Ｌ／ｔが１３０より大きい場合は、第２の電極バンプ１１ｂの体積と第１の電極バンプ１１ａの体積の比はより大きくする必要があると考える。しかし、第２の電極バンプ１１ｂの体積と第１の電極バンプ１１ａの体積の比を極端に大きくすることは現実的では無いと考えるため、Ｌ／ｔが１５０以下の範囲で、第２の電極バンプ１１ｂの体積を実用的な範囲内で、第１の電極バンプ１１ａの体積より増加させることができると考える。
【００３０】
＜比較例４＞
比較例４では多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さｔを１．０ｍｍとした。その他の条件は比較例１と同様にした。その結果、比較例１と異なり、接続不良が生じなかった。比較例４では、Ｌ＝２０ｍｍで、ｔ＝１ｍｍであるため、電極配置領域１２の長さＬと多層配線基板の厚さｔの比（Ｌ／ｔ）が２０ｍｍ／１ｍｍ＝２０である。この場合は、Ｌ／ｔが２０程度で小さいので電極配置領域１２の凸形状の変形の高さの差が小さく、最適な第２の電極バンプ１１ｂの体積と第１の電極バンプ１１ａの体積の比は小さくなり、同じ体積でも問題を生じないことがわかった。そのため、先の比較例３の結果から得た知見と合わせると、多層配線基板１０の厚さｔが０．０２ｍｍ以上で１ｍｍ以下の場合に、Ｌ／ｔが２０から１５０までの範囲では、第２の電極バンプ１１ｂの体積を第１の電極バンプ１１ａの体積より適度に大きくすることで、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続できることが分かった。
【００３１】
【表１】
【図面の簡単な説明】
【００３２】
【図１】本発明の多層配線基板の一実施例を示す断面図である。
【図２】本発明の半導体装置の一実施例を示す断面図である。
【図３】本発明の多層配線基板の一実施例を示す平面図である。
【図４】本発明の多層配線基板の電極配置領域における領域Ａと領域Ｂの位置を示す平面図である。
【符号の説明】
【００３３】
１０・・・多層配線基板
１１・・・電極バンプ
１１ａ・・・第１の電極バンプ
１１ｂ・・・第２の電極バンプ
１２・・・電極配置領域
１３・・・ソルダーレジスト
１３ａ・・・電極パッド
１４・・・ソルダーレジスト
１５・・・配線層
１６・・・絶縁層
１７・・・ＢＧＡボール搭載パッド
２０・・・枠状金属板
３０・・・半導体素子
４０・・・半導体装置
【技術分野】
【０００１】
本発明は半導体集積回路素子を多層配線基板に実装する際の、実装性を向上させる方法に関する。詳しくは、多層配線基板および半導体装置に関するものである。
【背景技術】
【０００２】
半導体装置用の大規模集積回路（ＬＳＩ）等の半導体集積回路素子（以下半導体素子と呼ぶ）には、近年、その動作速度がクロック周波数で１ＧＨｚに達するものが出現している。このような高速度の半導体素子では、トランジスターの集積度が高く、その結果入出力端子数が１０００を越えることもある。このような多端子数の半導体素子をプリント配線板に実装するために、半導体素子とプリント配線板の基板との間には、インターポーザと呼ばれる多層配線基板が配置され、両者の電気的接合の橋渡しを担っている。前記多層配線基板では、高密度に配置した半導体素子の端子との接合に対応するため、非常に薄い配線層等の層構造と、微細なライン・アンド・スペースを有する配線パターンを持つ特徴がある。現在広く実用化されているインターポーザとしては、例えばＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）等が挙げられる。最近では、更なる高密度実装への対応、又は高速度の動作周波数化への要望に答えるため、ポリイミド樹脂フィルムなどの基板に銅箔等からなる配線パターンを形成した導体層を積層してインターポーザ全体の基板厚を薄くすると共に、導体層間の接続長を短くすることにより高周波数に対応させたものも開発されてきている。また、このような高周波または多ピンの半導体素子をインターポーザと接続させる場合、フリップチップ型接続が用いられている。
【０００３】
特許文献１では、半導体素子、および、インターポーザ上に電極バンプ群の配列を形成し、半導体素子の電極バンプとインターポーザの電極バンプを位置合わせした後、インターポーザ上に半導体素子をフリップチップ型接続で搭載する。その電極バンプの材質は半田や金であることが多く、電極バンプが半田の場合は、半導体素子搭載後半田リフローによる加熱溶融により個々の所定箇所を接続させる。また、インターポーザとして用いられる多層配線基板は薄型化し基板自体の剛性が小さくなることから、多層配線基板の半導体素子搭載側の面の外周部に補強と放熱の役割をもつスティフナと呼ぶ枠状金属板が固着される。更に、電極バンプの半田には、鉛成分による環境汚染を避けるため、従来のＳｎＰｂ成分の共晶半田に替えて、鉛成分が無いＳｎＡｇ組成等の鉛フリー半田が用いられる。
【０００４】
以下に公知文献を記す。
【特許文献１】特開２００２−３４３８２９号公報。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、外周部に枠状金属板が固着された多層配線基板は、枠状金属板で固定していない領域が半導体素子搭載時の半田リフロー温度で変形しやすくなった。特に、鉛フリー半田は従来のＳｎＰｂ成分の共晶半田よりも融点が高いため、半田リフロー温度が高くなり、枠状金属板で固定していない領域が半田リフロー温度で変形しやすくなり、特に反りが大きくなる問題があった。そのため、その多層配線基板に実装する半導体素子の端部の電極バンプが多層基板から剥がれ易くなる問題があった。実験により、多層配線基板に半導体素子を仮搭載し、次に、搬送板に搭載して半田リフローして電極バンプを半田で接合した結果、基板の下方向は搬送板によって支持されているから、下方向への変形は起こらず、上方向へ変形した。そして基板外周部が枠状金属板により押さえられているため、中央部が上に凸形状に変形した。その結果、半導体素子の設置領域の中心から離れた位置程多層配線基板の上面の高さが低くなるので、その上から設置する半導体素子の電極バンプから多層配線基板の電極バンプが下がって離れてしまい、半導体素子の電極バンプと多層配線基板の電極バンプの接続不良を発生するメカニズムがあることがわかった。本発明は、この接続不良を改善することを課題とする。
【課題を解決するための手段】
【０００６】
本発明は、この課題を解決するために、絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にしたことを特徴とする多層配線基板である。
【０００７】
また、本発明は、上記第１の電極バンプおよび上記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする上記の多層配線基板である。
【０００８】
また、本発明は、上記多層配線基板の上記枠状金属板と上記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、上記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする上記の多層配線基板である。
【０００９】
また、本発明は、絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にし、前記電極バンプが前記半導体集積回路素子の電極に接合されていることを特徴とする半導体装置である。
【００１０】
また、本発明は、上記第１の電極バンプおよび上記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする上記の半導体装置である。
【００１１】
また、本発明は、上記多層配線基板の上記枠状金属板と上記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、上記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする上記の半導体装置である。
【発明の効果】
【００１２】
枠状金属板を固着した多層配線基板の電極配置領域の内接円の半径以上の半径を有する同心円の外側の電極配置領域の電極バンプの体積を増加させることにより、多層配線基板の電極バンプに半導体素子の電極バンプを接続する場合の電極バンプ間の接続の断線やショートなどの接続不良をなくすことができる効果がある。特に、半田のリフロー温度が高い鉛フリー半田を用いて半導体素子を実装する場合に多層配線基板の反りが大きいため半導体素子の端部の電極バンプが剥がれ易くなる問題を解決し、確実に電極バンプを接続できる効果がある。また、多層配線基板１０の厚さｔが１．０ｍｍ未満である場合に上記の同心円外側の電極バンプの半田接続の信頼性が高まり、本発明の効果が発揮される。
【発明を実施するための最良の形態】
【００１３】
次に本発明を添付の図面を基にして詳細に説明する。図１は本発明の多層配線基板１０の一実施例を断面で示す説明図であり、図２は本発明の半導体装置の一実施例を表す断面図である。 図１の多層配線基板１０は、半導体素子３０の搭載領域に形成された電極バ
ンプ１１、ソルダーレジスト１３および１４、配線層１５、絶縁層１６で構成される。絶縁層１６は、ガラス／エポキシ樹脂やポリイミド樹脂等の有機樹脂の絶縁層１６を用いて形成する。また、多層配線基板１０の上面の半導体集積回路素子（以下半導体素子３０と呼ぶ）を搭載する領域の周囲の領域には枠状金属板２０を取り付ける。配線層１５の材料は銅がもっとも好ましいが、その他の金属や合金、金属ペーストの焼結体なども任意に選択できる。
【００１４】
多層配線基板１０の製造手順は、絶縁層１６と配線パターンを形成した配線層１５を交互に形成し、異なる配線層１５の配線パターン間をビアホールで接続することで電気接続をとり、多層の配線層１５を形成する。この多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さｔは、現行技術で製造できる厚さの０．０２ｍｍ以上で１ｍｍ以下の厚さにする。厚さｔが１ｍｍ以下の多層配線基板１０の場合に、また、半田の融点が２００℃より高い鉛フリー半田を用いて実装する場合に、半田リフロー時の変形による実装不良が生じやすいが、それを当発明により改善できる効果がある。
【００１５】
さらに、多層の配線層１５の最外層の両面にソルダーレジストを形成する。ここで、多層配線基板１０の上面の半導体素子３０の搭載領域の電極配置領域１２にソルダーレジスト１３の開口部を設け、多層配線基板１０の下面のＢＧＡボール搭載パッド１７にソルダーレジスト１４の開口部を設ける。
【００１６】
多層配線基板１０の上面の電極配置領域１２のソルダーレジスト１３の開口部に半導体集積回路素子を搭載するための電極パッド１３ａを配列状に設置する。電極バンプ１１の材質が半田の場合、ソルダーレジストの開口部にある電極パッド１３ａ上にメタル版を介して半田ペーストを印刷し半田リフローする方法や半田ボールをパッド上に搭載後半田リフローする方法が代表的である。半田はＳｎ−３７Ｐｂのいわゆる共晶半田のほかに、近年ではＳｎ−３．０Ａｇ−０．５Ｃｕ組成の鉛フリー半田などが用いられている。
【００１７】
このように電極バンプ１１を形成させた多層配線基板１０に半導体素子３０を搭載し、搬送板に搭載して半田リフローする。その場合に、多層配線基板１０の下方向は搬送板によって支持されているから、下方向への変形は起こらず、上方向へ変形しようとする。そして多層配線基板１０の外周部は枠状金属板２０により押さえられているため、多層配線基板１０の電極配置領域１２の中央部が上に凸形状に変形する。その結果、多層配線基板１０の半導体素子３０の搭載領域の中心から離れた位置程多層配線基板１０の面の高さが低くなり、その面上に搭載する半導体素子３０の電極バンプより多層配線基板１０の電極バンプ１１が低くなり離れてしまい、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１の接続不良を発生するメカニズムが存在する知見を得た。また、この凸形状の変形の高さの等高線は、電極配置領域１２の中央部を中心とする同心円状になり、その高さは電極配置領域１２の中央部からの距離の二乗に比例して低くなり、電極配置領域１２の中央部から離れるにつれ急に低くなる知見を得た。この現象は、特に、半田のリフロー温度が高い鉛フリー半田を用いて半導体素子を実装する場合に多層配線基板の反りが大きい知見を得た。特に、鉛フリー半田は従来のＳｎＰｂ成分の共晶半田の融点が１８３℃でリフロー温度は約２２０℃であるのに対して、ＳｎＡｇＣｕ系鉛フリー半田は、融点が２２０℃でリフロー温度は約２４０℃であり、ＳｎＡｇＩｎＢｉ系鉛フリー半田は、融点が２０６℃でリフロー温度は約２３０℃であり、ＳｎＺｎＢｉ系鉛フリー半田は、融点が１９７℃でリフロー温度は約２２５℃であり、これらの鉛フリー半田で融点が２００℃以上の場合は、リフロー温度は従来のＳｎＰｂ成分の共晶半田の場合より１０℃以上高い温度で処理するため反りが大きい問題があった。
【００１８】
そこで、半導体素子３０の中心から離れている、電極配置領域１２の内接円を描き、その内接円と中心を共有し、その内接円以上の半径を有する同心円の外側の電極バンプ１１
の体積を、他の電極配置領域１２の電極バンプ１１の体積より大きくすることで半田量を増加させて濡れ性を向上させることで接続不良を起こりにくくさせ、またバンプ同士が近づくことによる接続不良も起こりにくくさせる。なお、この同心円の半径は、内接円の半径と、電極配置領域１２全体の外接円の半径の間の所定の半径に選ぶ。
【００１９】
図３に、本発明の多層配線基板１０上の電極配置領域１２に形成した電極バンプ１１の配列を表す。また、電極配置領域１２がＬｍｍ角の正方形状の場合には、電極配置領域１２に内接する内接円を描き、その内接円の内側を領域Ａとし、その内接円以上の同心円の外側の電極配置領域１２を領域Ｂとする。このとき、領域Ｂの第２の電極バンプ１１ｂは、半導体素子３０の搭載領域の中心から特に離れているため接続不良が置きやすい。そのため、この領域Ｂの電極バンプ１１を第２の電極バンプ１１ｂとして、その体積を領域Ａの第１の電極バンプ１１ａより大きくすることで接合不良を改善する。領域Ａと領域Ｂの間の領域では、その領域の電極バンプ１１の体積を、第１の電極バンプ１１ａの体積以上で第２の電極バンプ１１ｂの体積以下の体積にする。電極配置領域１２が正方形で無い場合も、電極配置領域１２の最遠の対向辺に内接する円を描き、同様に、内接円以上の同心円の外側の電極配置領域１２を領域Ｂとし、内接円の内側の電極配置領域１２を領域Ａとする。その理由は、凸形状の変形の高さの等高線は、電極配置領域１２の中央部を中心とする同心円状になるためである。
【００２０】
もし、領域Ａの第１の電極バンプ１１ａの体積を領域Ｂの第２の電極バンプ１１ｂとともに増加させると、その範囲では、多層配線基板１０が上側に凸形状に変形する場合、変形によって第１の電極バンプ１１ａが押され、隣あっている第１の電極バンプ１１ａ同士が接続してしまいショート不良がおきてしまう。そのため、領域Ａの第１の電極バンプ１１ａの体積は増加させないようにする必要がある。凸形状の変形の高さは電極配置領域１２の中央部から離れるにつれ急に低くなるので、電極配置領域１２の中央部に近い領域Ａの第１の電極バンプ１１ａの体積は増加させなくても問題を生じない。
【００２１】
電極配置領域１２の長さＬと、多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さｔとの比（Ｌ／ｔ）が１３０程度の場合には、第２の電極バンプ１１ｂの体積が第１の電極バンプ１１ａの体積の１．３倍以上で１．６倍以下であれば、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続できる。すなわち、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が１３０程度の場合には、領域Ｂの第２の電極バンプ１１ｂの体積を増やす量は多い程、領域Ｂでの接続不良には効果があるが、第２の電極バンプ１１ｂの体積が領域Ａの第１の電極バンプ１１ａの体積の１．３倍以上になると接続不良を抑制する効果が大きくなる。そのため、領域Ｂの第２の電極バンプ１１ｂは、領域Ａの中央の第１の電極バンプ１１ａの体積の１．３倍以上にする。一方、第２の電極バンプ１１ｂの体積が、第１の電極バンプ１１ａの体積の２倍を超えると、逆に領域Ａで接続不良が起きることが分かった。そのため、領域Ｂの第２の電極バンプ１１ｂの体積は、領域Ａの第１の電極バンプ１１ａの体積の１．６倍以下にする。また、凸形状の変形の高さは電極配置領域１２の中央部から遠ざかると急に低くなるので、電極配置領域１２の中央部から離れた位置の領域Ｂでは、第２の電極バンプ１１ｂの体積を増加させる必要があるが、領域Ａの内側の領域では、第１の電極バンプ１１ａは体積を増さない。また、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が小さくなれば、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続するために第２の電極バンプ１１ｂの体積の第１の電極バンプ１１ａの体積に対する比はより小さい値で足りるようになり、その最適な体積の比は材料力学のシミュレーションにより計算できる。
【００２２】
領域Ｂの第２の電極バンプ１１ｂの半田の体積を多くするための一つの方法として、半田ペースト印刷法では、多層配線基板１０の該当部分のみメタルマスクの開口径を他の部
分より大きくすることが挙げられる。また、その他の方法としては、まず、半田ペーストを、電極配置領域１２の電極パッド１３ａ全部に半田をほぼ同一量塗工するか、あるいは、同一体積の半田ボールを搭載後半田リフローさせる。その後再度電極配置領域１２の領域Ｂの電極パッド１３ａのみに開口を形成させたメタルマスクにより再度印刷を行う、あるいは、領域Ｂのみに半田ボールを搭載し半田リフローするという操作を行う方法でも電極配置領域１２の領域Ｂの第２の電極バンプ１１ｂの半田体積を多くすることが可能である。
【実施例】
【００２３】
＜実施例１＞
まず、外形４０ｍｍの正方形、厚さｔが１５０μｍの多層配線基板１０を作製した。その多層配線基板１０の一方の面に電極パッド１３ａとソルダーレジスト１３を形成し、他方の面にＢＧＡボール搭載パッド１７及びソルダーレジスト１４を形成した。多層配線基板１０の電極配置領域１２の長さＬが２０ｍｍの正方形であり、電極パッド１３ａの開口直径は８０μｍ、電極パッド１３ａ間のピッチは０．２ｍｍとした。電極パッド１３ａはフルグリッドに配置させた。
電極配置領域１２に配列状に配置された電極パッド１３ａにメタルマスクを介して半田ペーストを印刷、半田リフローし、電極バンプ１１を形成させた。用いた半田はＳｎ−３．０Ａｇ−０．５Ｃｕとした。
【００２４】
電極配置領域１２の中心から半径１０ｍｍの内接円より内側を領域Ａとし、電極配置領域１２で、領域Ａの内接円と同じ大きさの同心円の外側を領域Ｂとする。領域Ａにおけるメタルマスクの開口半径をｒとし，領域Ｂにおけるメタルマスクの開口半径を１．２ｒとした。この場合は、領域Ｂのメタルマスク開口面積は、理論上１．４４倍になる。しかし、実際に半田ペーストを印刷し、半田リフロー後の電極バンプ１１の体積を測定したところ、領域Ｂの第２の電極バンプ１１ｂの体積は領域Ａの第１の電極バンプ１１ａの１．３６倍になり開口面積の比とは若干異なった。この理由は、半田ペースト印刷では、基板、メタルマスク間でのペーストの滲みやメタルマスク開口へのペーストの残りが発生するため、必ずしも開口の面積どおりに半田ペーストが供給できないことに起因していると考えられる。ペースト印刷後に半田リフローにより電極パッド１３ａに半田を固着させる。この組成の半田の融点が約２２０℃であることからリフロー温度が２４０℃になるので、半田リフローとしては２４０℃以上の温度を１分間保持させた。フラックス洗浄後枠状金属板２０を多層配線基板１０に貼り合せた。枠状金属板２０の外形は４０×４０ｍｍ、内周は３０×３０ｍｍとした。
【００２５】
次に、電極バンプが形成された外形２０ｍｍ角、厚さ７００μｍの半導体素子３０を、電極バンプにフラックスを転写後、多層配線基板１０の電極配置領域１２に載置し、半田リフローにて半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を半田接合した。このときの半田リフローでは、多層配線基板１０と半導体素子３０の温度を２４０℃以上にし１分以上維持した。半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１のハンダ接合後、Ｘ線透過装置等で半田の接続がなされていない箇所を探したところ、接続不良は観察されなかった。
【００２６】
電極配置領域１２の凸形状の変形の高さの差は、多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さをｔとすると、電極配置領域１２の長さＬとの関係で、（Ｌ／ｔ）の数乗に比例する。この場合は、Ｌ＝２０ｍｍで、ｔ＝０．１５ｍｍであるため、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が、２０ｍｍ／０．１５ｍｍ＝１３０である。電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が１３０程度の場合には、第２の電極バンプ１１ｂの体積が第１の電極バンプ１１ａの体積の１．３６倍程度あれば、電極配置領域１２の凸形状の変形の高さの差を補い、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続できる。
【００２７】
＜比較例１＞
比較例１では、多層配線基板１０、半田組成、メタルマスク厚、半導体素子３０、枠状金属板２０、および半田リフロー条件は実施例１と同様にとした。比較例１では多層配線基板１０の半導体素子３０の搭載領域の電極配置領域１２の電極バンプ１１の体積は実施例１の領域Ａの第１の電極バンプ１１ａとほぼ同一にするべく、メタルマスクの開口の半径は、電極配置領域１２の全ての電極パッド１３ａ位置で実施例１の領域Ａでの半径と同じくｒとした。洗浄後、実施例１と同様に半導体素子３０を載置、半田接合させ、Ｘ線により、不良箇所を調べた。その結果、電極配置領域１２の領域Ｂで半田断線不良が五箇所発見された。
【００２８】
＜比較例２＞
比較例２では多層配線基板１０、半田組成、メタルマスク厚、半導体素子３０、枠状金属板２０および半田リフロー条件は実施例１、比較例１と同様にした。比較例２では多層配線基板１０の半導体素子３０の搭載領域の電極配置領域１２の電極バンプ１１の体積は、実施例１の領域Ｂの第２の電極バンプ１１ｂとほぼ同一にするべく、メタルマスクの開口は電極配置領域１２の全ての電極パッド１３ａ位置で実施例１の領域Ｂでの半径と同じく１．２ｒとした。比較例２では洗浄後、実施例１、比較例１と同様に半導体素子３０を載置し、半田接合させ、Ｘ線により、不良箇所を調べた。その結果、電極配置領域１２の領域Ａの中心部で、隣り合っている半田同士がつながってしまうショート不良が１０箇所発見された。この結果、領域Ａの第１の電極バンプ１１ａの体積は増加させない方が良いという知見を得た。
【００２９】
＜比較例３＞
比較例３では多層配線基板１０、半田組成、メタルマスク厚、半導体素子３０、枠状金属板２０および半田リフロー条件は実施例１、比較例１と同様にした。比較例３では多層配線基板１０の半導体素子３０の搭載領域の電極配置領域１２の電極バンプ１１の体積はほぼ同一にするべく、メタルマスクの開口は電極配置領域１２の全ての電極パッド１３ａ位置で実施例１の領域Ａでの半径と同じくｒとして半田ペーストを印刷した。半田リフロー後、再度領域Ｂのみに半径１．５ｒの開口を設けたメタルマスクで半田ペーストを印刷し、半田リフローを行った。これにより、領域Ｂの第２の電極バンプ１１ｂの半田の体積は領域Ａの第１の電極バンプ１１ａの半田の体積の２倍になった。この多層配線基板１０に半導体素子３０を載置し半田接合させ、Ｘ線により不良箇所を調べたところ、多層配線基板１０の領域Ａのほぼ全ての第１の電極バンプ１１ａが半導体素子３０の電極バンプから離れて断線してしまった。この結果、領域Ｂの第２の電極バンプ１１ｂの体積を第１の電極バンプ１１ａの２倍以上にすることは過剰であることが分かった。これが過剰になるのは、電極配置領域１２の長さＬと多層配線基板１０の厚さｔの比（Ｌ／ｔ）が１３０程度であるからと考える。Ｌ／ｔが１３０より大きい場合は、第２の電極バンプ１１ｂの体積と第１の電極バンプ１１ａの体積の比はより大きくする必要があると考える。しかし、第２の電極バンプ１１ｂの体積と第１の電極バンプ１１ａの体積の比を極端に大きくすることは現実的では無いと考えるため、Ｌ／ｔが１５０以下の範囲で、第２の電極バンプ１１ｂの体積を実用的な範囲内で、第１の電極バンプ１１ａの体積より増加させることができると考える。
【００３０】
＜比較例４＞
比較例４では多層配線基板１０の枠状金属板２０と電極バンプ１１を除く厚さｔを１．０ｍｍとした。その他の条件は比較例１と同様にした。その結果、比較例１と異なり、接続不良が生じなかった。比較例４では、Ｌ＝２０ｍｍで、ｔ＝１ｍｍであるため、電極配置領域１２の長さＬと多層配線基板の厚さｔの比（Ｌ／ｔ）が２０ｍｍ／１ｍｍ＝２０である。この場合は、Ｌ／ｔが２０程度で小さいので電極配置領域１２の凸形状の変形の高さの差が小さく、最適な第２の電極バンプ１１ｂの体積と第１の電極バンプ１１ａの体積の比は小さくなり、同じ体積でも問題を生じないことがわかった。そのため、先の比較例３の結果から得た知見と合わせると、多層配線基板１０の厚さｔが０．０２ｍｍ以上で１ｍｍ以下の場合に、Ｌ／ｔが２０から１５０までの範囲では、第２の電極バンプ１１ｂの体積を第１の電極バンプ１１ａの体積より適度に大きくすることで、半導体素子３０の電極バンプと多層配線基板１０の電極バンプ１１を良好に接続できることが分かった。
【００３１】
【表１】
【図面の簡単な説明】
【００３２】
【図１】本発明の多層配線基板の一実施例を示す断面図である。
【図２】本発明の半導体装置の一実施例を示す断面図である。
【図３】本発明の多層配線基板の一実施例を示す平面図である。
【図４】本発明の多層配線基板の電極配置領域における領域Ａと領域Ｂの位置を示す平面図である。
【符号の説明】
【００３３】
１０・・・多層配線基板
１１・・・電極バンプ
１１ａ・・・第１の電極バンプ
１１ｂ・・・第２の電極バンプ
１２・・・電極配置領域
１３・・・ソルダーレジスト
１３ａ・・・電極パッド
１４・・・ソルダーレジスト
１５・・・配線層
１６・・・絶縁層
１７・・・ＢＧＡボール搭載パッド
２０・・・枠状金属板
３０・・・半導体素子
４０・・・半導体装置
【特許請求の範囲】
【請求項１】
絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にしたことを特徴とする多層配線基板。
【請求項２】
前記第１の電極バンプおよび前記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記多層配線基板の前記枠状金属板と前記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、前記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする請求項１又は２に記載の多層配線基板。
【請求項４】
絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にし、前記電極バンプが前記半導体集積回路素子の電極に接合されていることを特徴とする半導体装置。
【請求項５】
前記第１の電極バンプおよび前記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記多層配線基板の前記枠状金属板と前記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、前記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする請求項４又は５に記載の半導体装置。
【請求項１】
絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にしたことを特徴とする多層配線基板。
【請求項２】
前記第１の電極バンプおよび前記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記多層配線基板の前記枠状金属板と前記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、前記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする請求項１又は２に記載の多層配線基板。
【請求項４】
絶縁層が有機樹脂から成る多層配線基板の上面の周辺部に固着した枠状金属板を有し、前記多層配線基板の上面に半導体集積回路素子の電極と接続するための電極バンプを設置した電極配置領域を有し、前記電極配置領域に内接する内接円内の前記電極バンプを第１の電極バンプとし、前記内接円以上の同心円の外側の前記電極バンプを第２の電極バンプとし前記第１の電極バンプよりも体積を大きくし、前記内接円と前記同心円の間の前記電極バンプの体積を前記第１の電極バンプの体積以上で前記第２の電極バンプの体積以下にし、前記電極バンプが前記半導体集積回路素子の電極に接合されていることを特徴とする半導体装置。
【請求項５】
前記第１の電極バンプおよび前記第２の電極バンプが、融点が２００℃以上の鉛フリー半田から成ることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記多層配線基板の前記枠状金属板と前記電極バンプを除く厚さｔが０．０２ｍｍ以上１．０ｍｍ未満であり、前記電極配置領域の長さと前記厚さｔの比が２０以上１５０以下であることを特徴とする請求項４又は５に記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００８−１４０８６８（Ｐ２００８−１４０８６８Ａ）
【公開日】平成２０年６月１９日（２００８．６．１９）
【国際特許分類】
【出願番号】特願２００６−３２３８７８（Ｐ２００６−３２３８７８）
【出願日】平成１８年１１月３０日（２００６．１１．３０）
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【Ｆターム（参考）】
【公開日】平成２０年６月１９日（２００８．６．１９）
【国際特許分類】
【出願日】平成１８年１１月３０日（２００６．１１．３０）
【出願人】（０００００３１９３）凸版印刷株式会社 (10,630)
【Ｆターム（参考）】
[ Back to top ]