【課題】ＩＣチップとインターポーザ基板との位置決めを効率よく実行できるＩＣチップ（液晶ドライバ）実装パッケージを提供する。
【解決手段】本発明の一実施形態である液晶ドライバ実装パッケージ１は、インターポーザ基板４ａを介してフィルム基材２と液晶ドライバ３とが接続している。液晶ドライバ３は、インターポーザ基板４ａとの対向面に第１アライメントマーク１１を有し、インターポーザ基板４ａは、液晶ドライバ３との対向面に第２アライメントマーク１２を有している。第１アライメントマーク１１と第２アライメントマーク１２とを、インターポーザ基板４ａの上記対向面に対して垂直方向からみると、互いが、液晶ドライバ３とインターポーザ基板４ａを貼り合せる際の貼り合わせ位置として許容できる範囲の距離ほど離間されている。 （もっと読む）

【課題】配線からの金属イオンの析出によるマイグレーション発生を防止できる、高信頼性の半導体装置を提供する。
【解決手段】ベースフィルム１に複数の配線９が配置されたフレキシブル配線基板１１と、上記フレキシブル配線基板１１に搭載された半導体チップ５と、フレキシブル配線基板１１と半導体チップ５との間に、少なくとも一部が配線９に接するように配置された封止樹脂６を有し、封止樹脂６に金属イオン結合剤が混合されている。 （もっと読む）

【課題】半導体チップの一つの電極を複数の端子又は電極に電気的に接続した半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体チップ１をフレーム４の上にフリップチップにより接続した半導体装置であって、前記フレームの上又は上方に形成された端子３ａ及び端子と、前記端子３ａと前記端子が電気的に接続され、前記端子３ａに第１ボンディング点が形成され、前記端子に第２ボンディング点が形成されたボンディングワイヤ５と、前記半導体チップ１の能動面に形成されたバンプ２と、を具備し、前記第１ボンディング点には前記ボンディングワイヤ５の一部からなる凸部５ａが形成されており、前記バンプ２は前記凸部５ａに接合されていることを特徴とする。 （もっと読む）

【課題】超音波振動接合装置における保持部とヒータをホーンの構造が複雑にならないように配設することを目的とする。
【解決手段】超音波振動を発生する振動子９Ａと、ホーン９Ｂと、このホーン９Ｂに備えられ接合対象物を保持する保持部３とを備える超音波実装ツール６０と、ホーン９Ｂに形成されたヒータ挿通孔１６Ａ，１６Ｂに通されるヒータ１２Ａ，１２Ｂと、超音波実装ツール６０を支持する支持部材１１とを備え、保持部３に保持された接合対象物１００を、被接合対象物１０２に押圧しながらホーン９Ｂを振動することにより、接合対象物１００を被接合対象物１０２に接合する超音波振動接合装置１において、ヒータ挿通孔１６Ａ，１６Ｂは、ホーン９Ｂの支持部材１１により支持される位置と保持部３との間に形成する。 （もっと読む）

【解決手段】本発明は、絶縁層の少なくとも一方面に積層された導体層をパターニングして形成されると共に半導体チップが実装される配線パターンと、前記絶縁層の前記半導体チップが実装される側とは反対側の面上に設けられた離型層とを有するＣＯＦ用フレキシブルプリント配線板上に前記半導体チップが実装された半導体装置であり、該離型層が、
COF用積層フィルムの原料に離型剤塗布液を塗布して形成された離型層であるか、
導体層のパターニング前クリーニング工程で離型剤塗布液を塗布して形成された離型層であるか、または、フォトリソグラフィー工程より前に離型剤塗布液を塗布して形成された離型層であり、該離型剤塗布液を塗布した後、加熱することにより形成されたものであることを特徴とする半導体装置およびその製造方法である。。
【効果】本発明によれば、半導体チップ実装時に加熱ツールやステージと絶縁層とが熱融着するのを防止することができる。 （もっと読む）

【課題】超音波接合装置における超音波を印加する印加部が磨耗した場合、この磨耗に対応する部品交換を低コストで行う。
【解決手段】超音波接合装置において、超音波振動発生部から超音波振動が伝播される超音波ホーン１２と、超音波ホーン１２にこの超音波ホーン１２の径方向に形成されて一端が超音波ホーン１２の外周面に開口される取付凹部１５と、超音波ホーン１２の端部側から取付凹部１５と直交する向きに形成されて先端部が取付凹部１５に連通するネジ穴１６と、取付凹部１５に抜差可能に挿入され、挿入方向の端面１３ｃが取付凹部１５の底面１５ａに当接された場合に取付凹部１５の外方に突出する印加部１３ｂを有する印加ブロック１３と、ネジ穴１６に螺合されて先端部が取付凹部１５に挿入される印加ブロック１３の外周面に当接される止めネジ１４とを備える。 （もっと読む）

【課題】配線の微細化に対応しつつ、千鳥配列された突出電極と配線との接触を防止する
。
【解決手段】半導体チップ４に形成された突出電極５を配線パターン２上に接合させるこ
とにより、半導体チップ４が絶縁性基材１上にフェースダウン実装され、突出電極５は千
鳥配列されるとともに、半導体チップ４上で外側に配置された突出電極５ｂの接合部に隣
接する部分の配線パターン２ａを覆うように絶縁層７を形成する。 （もっと読む）

【課題】高寸法安定性と共に適度な弾性率を有するポリイミドフィルムを使用してなる折り曲げ性に優れたチップオンフィルムを提供する。
【解決手段】ポリイミドフィルム１の少なくとも片面に、ＩＣチップが搭載可能なように配線２を形成してなるチップオンフィルムであって、前記ポリイミドフィルム１が、ジアミン成分として３，４’−ジアミノジフェニルエーテル及び４，４’−ジアミノジフェニルエーテルを、酸二無水物成分としてピロメリット酸二無水物を、主として用いてなるポリイミドフィルムであり、このポリイミドフィルム１の少なくとも片面に、接着剤を介してまたは介することなく前記配線２が形成されている。 （もっと読む）

【課題】本発明の目的は、配線パターンと樹脂との密着性を向上させる半導体装置及びフィルムキャリアテープ並びにこれらの製造方法を提供させることにある。
【解決手段】本発明は、配線パターンと樹脂との密着性を向上させる半導体装置であり、凸部（１７）を含みパターニングされた配線パターン（１６）を有するフィルム片（１４）と、凸部（１７）に電極（１３）が接合される半導体チップ（１２）と、凸部（１７）以外の領域において配線パターン（１６）に設けられる樹脂（１９）と、を有し、配線パターン（１６）は、樹脂（１９）との接触面が粗面をなす。 （もっと読む）

【課題】放射状に延伸されたリード電極と突出電極との間のクリアランスを増加させる。
【解決手段】千鳥配列された内側の突出電極４２ａの配列に対して、外側の突出電極４２ｂ'を片寄らせて配列し、外側の突出電極４２ｂ'の位置を突出電極４２ｂ''の位置にずらすとともに、突出電極４２ａ、４２ｂの接合面を正方形とする。 （もっと読む）

【課題】ダミーインナーリード上に位置するソルダーレジスト層が膨れることを抑制することにより、半導体装置の信頼性を向上させることができる半導体装置を提供する。
【解決手段】フィルム基材２０は、デバイスホール２０ａと、端部２１ａがデバイスホール２０ａ中に延伸しているインナーリード２１と、一端部２２ａがデバイスホール２０ａ中に延伸し、かつ他端部２２ｂ側がデバイスホール２０ａに向けて折り返されているダミーインナーリード２２と、ソルダーレジスト層２３とを有する。デバイスホール２０ａ中に配置された半導体チップ１０は、インナーリード２１の端部２１ａに接合する外部接続端子１１と、ダミーインナーリード２２の一端部２２ａに接合するダミー外部接続端子１２とを有する。 （もっと読む）

【課題】配線の高密度化及び、配線設計の自由度の向上を図り得る半導体パッケージを提供する。
【解決手段】半導体パッケージは、第１及び第２の面を有する第１の基体と；前記第１の基体の第１の面側に設けられた第１の配線２６と；第１及び第２の面を有する第２の基体４２と；前記第２の基体の第１の面側に設けられた第２の配線５６と；前記第１及び第２の配線に連結された半導体チップ６０とを備える。そして、前記第１及び第２の基体の第１の面同士が対向するように配置し、前記第１及び第２の配線が絶縁された状態で立体的に交差させる。 （もっと読む）

【課題】 実装領域にインナーリード及びそれに関係する配線パターンを有するフレキシブルな配線基板に、より低コストかつ簡便で、高信頼性のＩＣ実装を実現する半導体装置及びその製造方法、フレキシブル配線基板を提供する。
【解決手段】 フレキシブルな配線基板１１の実装領域１２は、少なくとも複数のインナーリード１２１に加えて配線パターン１２２を配している。ソルダーレジスト１４は、配線領域１３上と実装領域１２における配線パターン１２２上の所定部を覆う。ベアチップＩＣ１５は、そのバンプ電極１６側が実装領域１２と対向し、バンプ電極１６それぞれと対応するインナーリード１２１または配線パターン１２２と金属接合されている。封止樹脂１７は、ＩＣ１５の実装領域１２への金属接合部分を保護する形態をとっている。 （もっと読む）

【課題】電気的特性を良好に制御でき、狭い間隔での接合が可能なリード構造体を提供する。
【解決手段】支持構造体１０と、１つ以上の柔軟なリード３６とを備え、該各リードは前記支持構造体に取着された第１の端部３８と該第１の端部から離隔した第２の端部とを有し、各リードは反対方向を向く上面１６および底面１８を有する重合体ストリップ４１と、前記面の一方に配置された第１の金属層４８と他方の面に配置された第２の金属層５０を含み、前記第１、第２の導電層は厚さが１０ミクロン未満である超小形電子接続構成素子。 （もっと読む）