半導体装置及びその製造方法
【課題】ダミーインナーリード上に位置するソルダーレジスト層が膨れることを抑制することにより、半導体装置の信頼性を向上させることができる半導体装置を提供する。
【解決手段】フィルム基材２０は、デバイスホール２０ａと、端部２１ａがデバイスホール２０ａ中に延伸しているインナーリード２１と、一端部２２ａがデバイスホール２０ａ中に延伸し、かつ他端部２２ｂ側がデバイスホール２０ａに向けて折り返されているダミーインナーリード２２と、ソルダーレジスト層２３とを有する。デバイスホール２０ａ中に配置された半導体チップ１０は、インナーリード２１の端部２１ａに接合する外部接続端子１１と、ダミーインナーリード２２の一端部２２ａに接合するダミー外部接続端子１２とを有する。
【解決手段】フィルム基材２０は、デバイスホール２０ａと、端部２１ａがデバイスホール２０ａ中に延伸しているインナーリード２１と、一端部２２ａがデバイスホール２０ａ中に延伸し、かつ他端部２２ｂ側がデバイスホール２０ａに向けて折り返されているダミーインナーリード２２と、ソルダーレジスト層２３とを有する。デバイスホール２０ａ中に配置された半導体チップ１０は、インナーリード２１の端部２１ａに接合する外部接続端子１１と、ダミーインナーリード２２の一端部２２ａに接合するダミー外部接続端子１２とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルム基材のデバイスホール中に半導体チップが配置された半導体装置及びその製造方法に関する。特に本発明は、従来と比べて信頼性が向上する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図７（Ａ）は従来の半導体装置の構成を説明する為の平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ断面図である。この半導体装置は、フィルム基材１２０のデバイスホール１２０ａの中に半導体チップ１１０を配置し、モールド樹脂（図示せず）で封止することにより製造される。半導体チップ１１０はバンプ１１１及びダミーバンプ１１２を有している。バンプ１１１はインナーリード１２１の端部に接合しており、ダミーバンプ１１２はダミーインナーリード１２２の端部に接合している。ダミーインナーリード１２２は、インナーリード１２１の配置間隔を均等にするために設けられており、ダミーバンプ１１２はダミーインナーリード１２２を固定するために設けられている。
【０００３】
フィルム基材１２０上にはソルダーレジスト層１２３が設けられている。ソルダーレジスト層１２３はインナーリード１２１及びダミーインナーリード１２２を被覆している。バンプ１１１とインナーリード１２１の接合、及びダミーバンプ１１２とダミーインナーリード１２２の接合は、それぞれ接合部分を加熱することにより行われる。このため、ソルダーレジスト層１２３の下に位置するインナーリード１２１及びダミーインナーリード１２２にも熱が伝達する。インナーリード１２１は十分に長いため、熱が拡散して過度の温度上昇は生じないが、ダミーインナーリード１２２はインナーリード１２１と比べて短いため、熱が拡散せず温度が過度に上昇することがある。この場合、ダミーインナーリード１２２上に位置するソルダーレジスト層１２３が膨れ（例えば符号１２３ａで示す部分）、半導体装置の信頼性を低下させることがある。
【特許文献１】特開平０５−０２１５１４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したように、ダミーインナーリードが短い場合、ダミーインナーリードとダミー外部接続端子（例えばダミーバンプ）を接合するときの熱によって、ダミーインナーリード上に位置するソルダーレジスト層が膨れてしまい、半導体装置の信頼性を低下させることがある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ダミーインナーリード上に位置するソルダーレジスト層が膨れることを抑制することにより、半導体装置の信頼性を向上させることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部側が前記デバイスホールに向けて折り返されているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子とを具備する。
【０００７】
この半導体装置によれば、前記ダミーインナーリードの長さを従来と比較して長くすることができる。このため、前記ダミーインナーリードの一端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、従来と比較して前記ダミーインナーリード内で拡散する。従って、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。
従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【０００８】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部が前記インナーリードに接続しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子とを具備する。
【０００９】
この半導体装置によれば、前記ダミーインナーリードの端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、前記インナーリードに拡散する。従って、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。
従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１０】
前記ダミー外部接続端子の電位はフローティングであるのが好ましい。このようにすると、前記ダミーインナーリード及び前記インナーリードを介して前記外部接続端子と前記ダミー外部接続端子が導通しても、問題は生じない。
【００１１】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子とを具備し、前記ダミーインナーリードの長さは１ｍｍ以上である。
【００１２】
この半導体装置によれば、前記ダミーインナーリードの長さが１ｍｍ以上あるため、前記ダミーインナーリードの端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、前記ダミーインナーリード内で十分に拡散する。このため、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１３】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に位置する前記インナーリードを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子とを具備し、前記インナーリードの長さは２ｍｍ以上である。
【００１４】
この半導体装置によれば、前記インナーリードの長さが２ｍｍ以上あるため、前記インナーリードの第１及び第２の端部と前記第１及び第２の外部接続端子とを接合する際に前記インナーリードを伝達する熱は、前記インナーリード内で十分に拡散する。このため、前記インナーリードに過度の温度上昇が生じることが抑制される。従って、前記インナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１５】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、前記インナーリードから分岐したダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子とを具備する。
【００１６】
この半導体装置によれば、前記インナーリードから前記ダミーインナーリードが分岐しているため、前記インナーリードの第１及び第２の端部と前記第１及び第２の外部接続端子とを接合する際に前記インナーリードを伝達する熱は、前記ダミーインナーリードに拡散する。このため、前記インナーリードに過度の温度上昇が生じることが抑制される。従って、前記インナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１７】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記フィルム基材上から前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子と、
を具備し、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である。
【００１８】
この半導体装置によれば、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である。このため、前記ダミーインナーリードの端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、前記ダミーインナーリード内で十分に拡散する。従って、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１９】
本発明に係る半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部側が前記デバイスホールに向けて折り返されているダミーインナーリード、並びに、前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程とを具備する。
【００２０】
本発明に係る他の半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部が前記インナーリードに接続しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程とを具備する。
【００２１】
本発明に係る他の半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸していて長さが１ｍｍ以上であるダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させると共に、前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程とを具備する。
【００２２】
本発明に係る他の半導体装置の製造方法は、デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程と、
を具備し、前記インナーリードは長さが２ｍｍ以上である。
【００２３】
本発明に係る他の半導体装置の製造方法は、デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、前記インナーリードから分岐しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程とを具備する。
【００２４】
本発明に係る他の半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸しているダミーインナーリード、並びに前記ダミーインナーリード及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程と、
を具備し、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）は、第１の実施形態に係る半導体装置の構成を説明するための平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ断面図である。この半導体装置は、フィルム基材２０のデバイスホール２０ａの中に半導体チップ１０を配置し、モールド樹脂（図示せず）で封止することにより製造される。
【００２６】
半導体チップ１０は複数のバンプ１１及びダミーバンプ１２を有している。ダミーバンプ１２はバンプ１１の相互間に位置しており、その電位はフローティングである。バンプ１１それぞれは互いに異なるインナーリード２１の端部２１ａに接合しており、ダミーバンプ１２はダミーインナーリード２２の一端部２２ａに接合している。ダミーインナーリード２２は、インナーリード２１の配置間隔を均等にするために設けられており、ダミーバンプ１２はダミーインナーリード２２を固定するために設けられている。
【００２７】
インナーリードとバンプの接合は、以下のようにして行われる。まず、デバイスホール２０ａの中に半導体チップ１０を配置し、バンプ１１及びダミーバンプ１２それぞれ上に、インナーリード２１の端部２１ａ及びダミーインナーリード２２の一端部２２ａを位置させる。次いで、モールド樹脂で封止する前に、バンプ１１及び端部２１ａ、並びにダミーバンプ１２及び一端部２２ａを加熱処理して、これらを接合させる。
【００２８】
フィルム基材２０上には、デバイスホール２０ａの周辺部を除いてソルダーレジスト層２３が設けられている。ソルダーレジスト層２３はダミーインナーリード２２及び複数のインナーリード２１を被覆しており、これらを保護している。インナーリード２１それぞれは、ソルダーレジスト層２３の下に位置する部分で斜めに折れ曲がっている。折れ曲がった後のインナーリード２１の相互間隔は狭いため、インナーリード２１の相互間にダミーインナーリード２２を延伸できない。
【００２９】
これに対してダミーインナーリード２２は、ソルダーレジスト層２３の下方の部分２２ｃで折れ曲がり、他端部２２ｂがデバイスホール２０ａ上に位置している。このため、ダミーインナーリード２２の長さを、従来と比較して長くすることができる（例えば１ｍｍ以上）。
【００３０】
このため、ダミーインナーリード２２の一端部２２ａとダミーバンプ１２とを接合する際にダミーインナーリード２２を伝達する熱は、従来と比較して拡散する。従って、ダミーインナーリード２２に過度の温度上昇が生じることが抑制される。
【００３１】
従って、本実施形態によれば、ダミーインナーリード２２上に位置するソルダーレジスト層２３が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。また、インナーリード２１及びダミーインナーリード２２は、フィルム基材２０上に形成された導体薄膜をパターニングすることにより形成される。従って、ダミーインナーリード２２を本実施形態の形状にしても、コストは上昇しない。
【００３２】
なお、ソルダーレジスト層２３の膨れ防止に必要なダミーインナーリード２２の最低長（例えば１ｍｍ）を規定すると、ダミーインナーリードを過剰に長くすることが抑制され、スペースを効率的に使用することができる。
【００３３】
図２は、第２の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、ダミーインナーリード２２の構成を除いて第１の実施形態に係る半導体装置と同一の構成を有する。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３４】
本実施形態において、ダミーインナーリード２２は折れ曲がり部分を有しておらず、他端部２２ｂでインナーリード２１に接続している。このようにした場合、ダミーインナーリード２２とダミーバンプ１２を接合するときの熱は、ダミーインナーリード２２を介してインナーリード２１に伝達し、拡散する。
【００３５】
従って、本実施形態によってもダミーインナーリード２２に過度の温度上昇が生じることを抑制できる。このため、ダミーインナーリード２２上に位置するソルダーレジスト層２３が膨れることが抑制され、半導体装置の信頼性が低下することが抑制される。
【００３６】
また、ダミーインナーリード２２を本実施形態の形状にしても、コストは上昇しない。また、ダミーバンプ１２の電位はフローティングであるため、ダミーインナーリード２２及びインナーリード２１を介してバンプ１１とダミーバンプ１２が導通しても問題は生じない。
【００３７】
図３は、第３の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、インナーリード２１の相互間隔が十分にある点、及びダミーインナーリード２２が折り返されずにインナーリード２１相互間に延伸している点を除いて、第１の実施形態に係る半導体装置と同一の構成を有する。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態によっても、ダミーインナーリード２２の長さを１ｍｍ以上にすることができる。従って、第１の実施形態と同一の効果を得ることができる。
【００３８】
図４は、第４の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置において、インナーリード２１は半導体チップ１０が有する２つのバンプ１１ａ，１１ｂを相互に接続している。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３９】
インナーリード２１はフィルム基材２０上で折れ曲がっており、略Ｕ字形状に引き回されている。インナーリード２１は、折れ曲がり部分２１ｃ及びその前後の部分がソルダーレジスト層２３に覆われている。またインナーリード２１の一端部２１ａはバンプ１１ａに接合しており、他端部２１ｂはバンプ１１ｂに接合している。インナーリード２１とバンプ１１ａ，１１ｂの接合方法は、第１の実施形態においてインナーリード及びバンプを相互に接合する方法と同一である。
【００４０】
本実施形態において、インナーリード２１の長さは２ｍｍ以上である。このため、本実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００４１】
図５は、第５の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、インナーリード２１の折れ曲がり部分２１ｃからダミーインナーリード２１ｄ分岐している点を除いて、第４の実施形態に係る半導体装置と同一の構成を有する。以下、第４の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４２】
本実施形態によれば、インナーリード２１とバンプ１１ａ，１１ｂを接合するときの熱がダミーインナーリード２１ｄにも伝達するため、インナーリード２１の長さが第４の実施形態より短くても第４の実施形態と同一の効果を得ることができる。
【００４３】
図６は、第６の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、ダミーインナーリード２２の構成を除いて第１の実施形態と同一の構成を有する。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４４】
ダミーインナーリード２２は、フィルム基材２０上に位置する部分が他の部分と比べて幅広になっている。本実施形態によっても、ダミーインナーリード２２とダミーバンプ１２を接合するときの熱はダミーインナーリード２２内で拡散するため、ダミーインナーリード２２に過度の温度上昇が生じることを抑制できる。このため、ダミーインナーリード２２上に位置するソルダーレジスト層２３が膨れることが抑制され、半導体装置の信頼性が低下することが抑制される。
【００４５】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４６】
【図１】（Ａ）は第１の実施形態に係る半導体装置の構成を説明するための平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図。
【図２】第２の実施形態に係る半導体装置の構成を説明する為の平面図
【図３】第３の実施形態に係る半導体装置の構成を説明する為の平面図。
【図４】第４の実施形態に係る半導体装置の構成を説明する為の平面図
【図５】第５の実施形態に係る半導体装置の構成を説明する為の平面図。
【図６】第６の実施形態に係る半導体装置の構成を説明する為の平面図。
【図７】（Ａ）は従来の半導体装置の構成を説明するための平面図、（Ｂ）は（Ａ）のＢ−Ｂ断面図。
【符号の説明】
【００４７】
１０，１１０…半導体チップ、１１，１１ａ，１１ｂ，１１１…バンプ、１２，１１２…ダミーバンプ、２０，１２０…フィルム基材、２０ａ，１２０ａ…デバイスホール、２１，１２１…インナーリード、２１ａ…端部（一端部）、２２ｂ…他端部、２１ｃ…折れ曲がり部分、２１ｄ，２２，１２２…ダミーインナーリード、２２ａ…一端部、２２ｂ…他端部、２３，１２３…ソルダーレジスト層
【技術分野】
【０００１】
本発明は、フィルム基材のデバイスホール中に半導体チップが配置された半導体装置及びその製造方法に関する。特に本発明は、従来と比べて信頼性が向上する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図７（Ａ）は従来の半導体装置の構成を説明する為の平面図であり、図７（Ｂ）は図７（Ａ）のＢ−Ｂ断面図である。この半導体装置は、フィルム基材１２０のデバイスホール１２０ａの中に半導体チップ１１０を配置し、モールド樹脂（図示せず）で封止することにより製造される。半導体チップ１１０はバンプ１１１及びダミーバンプ１１２を有している。バンプ１１１はインナーリード１２１の端部に接合しており、ダミーバンプ１１２はダミーインナーリード１２２の端部に接合している。ダミーインナーリード１２２は、インナーリード１２１の配置間隔を均等にするために設けられており、ダミーバンプ１１２はダミーインナーリード１２２を固定するために設けられている。
【０００３】
フィルム基材１２０上にはソルダーレジスト層１２３が設けられている。ソルダーレジスト層１２３はインナーリード１２１及びダミーインナーリード１２２を被覆している。バンプ１１１とインナーリード１２１の接合、及びダミーバンプ１１２とダミーインナーリード１２２の接合は、それぞれ接合部分を加熱することにより行われる。このため、ソルダーレジスト層１２３の下に位置するインナーリード１２１及びダミーインナーリード１２２にも熱が伝達する。インナーリード１２１は十分に長いため、熱が拡散して過度の温度上昇は生じないが、ダミーインナーリード１２２はインナーリード１２１と比べて短いため、熱が拡散せず温度が過度に上昇することがある。この場合、ダミーインナーリード１２２上に位置するソルダーレジスト層１２３が膨れ（例えば符号１２３ａで示す部分）、半導体装置の信頼性を低下させることがある。
【特許文献１】特開平０５−０２１５１４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したように、ダミーインナーリードが短い場合、ダミーインナーリードとダミー外部接続端子（例えばダミーバンプ）を接合するときの熱によって、ダミーインナーリード上に位置するソルダーレジスト層が膨れてしまい、半導体装置の信頼性を低下させることがある。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、ダミーインナーリード上に位置するソルダーレジスト層が膨れることを抑制することにより、半導体装置の信頼性を向上させることができる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部側が前記デバイスホールに向けて折り返されているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子とを具備する。
【０００７】
この半導体装置によれば、前記ダミーインナーリードの長さを従来と比較して長くすることができる。このため、前記ダミーインナーリードの一端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、従来と比較して前記ダミーインナーリード内で拡散する。従って、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。
従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【０００８】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部が前記インナーリードに接続しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子とを具備する。
【０００９】
この半導体装置によれば、前記ダミーインナーリードの端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、前記インナーリードに拡散する。従って、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。
従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１０】
前記ダミー外部接続端子の電位はフローティングであるのが好ましい。このようにすると、前記ダミーインナーリード及び前記インナーリードを介して前記外部接続端子と前記ダミー外部接続端子が導通しても、問題は生じない。
【００１１】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子とを具備し、前記ダミーインナーリードの長さは１ｍｍ以上である。
【００１２】
この半導体装置によれば、前記ダミーインナーリードの長さが１ｍｍ以上あるため、前記ダミーインナーリードの端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、前記ダミーインナーリード内で十分に拡散する。このため、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１３】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に位置する前記インナーリードを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子とを具備し、前記インナーリードの長さは２ｍｍ以上である。
【００１４】
この半導体装置によれば、前記インナーリードの長さが２ｍｍ以上あるため、前記インナーリードの第１及び第２の端部と前記第１及び第２の外部接続端子とを接合する際に前記インナーリードを伝達する熱は、前記インナーリード内で十分に拡散する。このため、前記インナーリードに過度の温度上昇が生じることが抑制される。従って、前記インナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１５】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、前記インナーリードから分岐したダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子とを具備する。
【００１６】
この半導体装置によれば、前記インナーリードから前記ダミーインナーリードが分岐しているため、前記インナーリードの第１及び第２の端部と前記第１及び第２の外部接続端子とを接合する際に前記インナーリードを伝達する熱は、前記ダミーインナーリードに拡散する。このため、前記インナーリードに過度の温度上昇が生じることが抑制される。従って、前記インナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１７】
本発明に係る他の半導体装置は、デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記フィルム基材上から前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子と、
を具備し、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である。
【００１８】
この半導体装置によれば、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である。このため、前記ダミーインナーリードの端部と前記ダミー外部接続端子とを接合する際に前記ダミーインナーリードを伝達する熱は、前記ダミーインナーリード内で十分に拡散する。従って、前記ダミーインナーリードに過度の温度上昇が生じることが抑制される。従って、前記ダミーインナーリード上に位置する前記ソルダーレジスト層が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。
【００１９】
本発明に係る半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部側が前記デバイスホールに向けて折り返されているダミーインナーリード、並びに、前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程とを具備する。
【００２０】
本発明に係る他の半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部が前記インナーリードに接続しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程とを具備する。
【００２１】
本発明に係る他の半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸していて長さが１ｍｍ以上であるダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させると共に、前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程とを具備する。
【００２２】
本発明に係る他の半導体装置の製造方法は、デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程と、
を具備し、前記インナーリードは長さが２ｍｍ以上である。
【００２３】
本発明に係る他の半導体装置の製造方法は、デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、前記インナーリードから分岐しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程とを具備する。
【００２４】
本発明に係る他の半導体装置の製造方法は、デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸しているダミーインナーリード、並びに前記ダミーインナーリード及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程と、
を具備し、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である。
【発明を実施するための形態】
【００２５】
以下、図面を参照して本発明の実施形態について説明する。図１（Ａ）は、第１の実施形態に係る半導体装置の構成を説明するための平面図であり、図１（Ｂ）は図１（Ａ）のＡ−Ａ断面図である。この半導体装置は、フィルム基材２０のデバイスホール２０ａの中に半導体チップ１０を配置し、モールド樹脂（図示せず）で封止することにより製造される。
【００２６】
半導体チップ１０は複数のバンプ１１及びダミーバンプ１２を有している。ダミーバンプ１２はバンプ１１の相互間に位置しており、その電位はフローティングである。バンプ１１それぞれは互いに異なるインナーリード２１の端部２１ａに接合しており、ダミーバンプ１２はダミーインナーリード２２の一端部２２ａに接合している。ダミーインナーリード２２は、インナーリード２１の配置間隔を均等にするために設けられており、ダミーバンプ１２はダミーインナーリード２２を固定するために設けられている。
【００２７】
インナーリードとバンプの接合は、以下のようにして行われる。まず、デバイスホール２０ａの中に半導体チップ１０を配置し、バンプ１１及びダミーバンプ１２それぞれ上に、インナーリード２１の端部２１ａ及びダミーインナーリード２２の一端部２２ａを位置させる。次いで、モールド樹脂で封止する前に、バンプ１１及び端部２１ａ、並びにダミーバンプ１２及び一端部２２ａを加熱処理して、これらを接合させる。
【００２８】
フィルム基材２０上には、デバイスホール２０ａの周辺部を除いてソルダーレジスト層２３が設けられている。ソルダーレジスト層２３はダミーインナーリード２２及び複数のインナーリード２１を被覆しており、これらを保護している。インナーリード２１それぞれは、ソルダーレジスト層２３の下に位置する部分で斜めに折れ曲がっている。折れ曲がった後のインナーリード２１の相互間隔は狭いため、インナーリード２１の相互間にダミーインナーリード２２を延伸できない。
【００２９】
これに対してダミーインナーリード２２は、ソルダーレジスト層２３の下方の部分２２ｃで折れ曲がり、他端部２２ｂがデバイスホール２０ａ上に位置している。このため、ダミーインナーリード２２の長さを、従来と比較して長くすることができる（例えば１ｍｍ以上）。
【００３０】
このため、ダミーインナーリード２２の一端部２２ａとダミーバンプ１２とを接合する際にダミーインナーリード２２を伝達する熱は、従来と比較して拡散する。従って、ダミーインナーリード２２に過度の温度上昇が生じることが抑制される。
【００３１】
従って、本実施形態によれば、ダミーインナーリード２２上に位置するソルダーレジスト層２３が膨れることが抑制され、この結果、半導体装置の信頼性が低下することが抑制される。また、インナーリード２１及びダミーインナーリード２２は、フィルム基材２０上に形成された導体薄膜をパターニングすることにより形成される。従って、ダミーインナーリード２２を本実施形態の形状にしても、コストは上昇しない。
【００３２】
なお、ソルダーレジスト層２３の膨れ防止に必要なダミーインナーリード２２の最低長（例えば１ｍｍ）を規定すると、ダミーインナーリードを過剰に長くすることが抑制され、スペースを効率的に使用することができる。
【００３３】
図２は、第２の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、ダミーインナーリード２２の構成を除いて第１の実施形態に係る半導体装置と同一の構成を有する。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３４】
本実施形態において、ダミーインナーリード２２は折れ曲がり部分を有しておらず、他端部２２ｂでインナーリード２１に接続している。このようにした場合、ダミーインナーリード２２とダミーバンプ１２を接合するときの熱は、ダミーインナーリード２２を介してインナーリード２１に伝達し、拡散する。
【００３５】
従って、本実施形態によってもダミーインナーリード２２に過度の温度上昇が生じることを抑制できる。このため、ダミーインナーリード２２上に位置するソルダーレジスト層２３が膨れることが抑制され、半導体装置の信頼性が低下することが抑制される。
【００３６】
また、ダミーインナーリード２２を本実施形態の形状にしても、コストは上昇しない。また、ダミーバンプ１２の電位はフローティングであるため、ダミーインナーリード２２及びインナーリード２１を介してバンプ１１とダミーバンプ１２が導通しても問題は生じない。
【００３７】
図３は、第３の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、インナーリード２１の相互間隔が十分にある点、及びダミーインナーリード２２が折り返されずにインナーリード２１相互間に延伸している点を除いて、第１の実施形態に係る半導体装置と同一の構成を有する。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態によっても、ダミーインナーリード２２の長さを１ｍｍ以上にすることができる。従って、第１の実施形態と同一の効果を得ることができる。
【００３８】
図４は、第４の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置において、インナーリード２１は半導体チップ１０が有する２つのバンプ１１ａ，１１ｂを相互に接続している。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００３９】
インナーリード２１はフィルム基材２０上で折れ曲がっており、略Ｕ字形状に引き回されている。インナーリード２１は、折れ曲がり部分２１ｃ及びその前後の部分がソルダーレジスト層２３に覆われている。またインナーリード２１の一端部２１ａはバンプ１１ａに接合しており、他端部２１ｂはバンプ１１ｂに接合している。インナーリード２１とバンプ１１ａ，１１ｂの接合方法は、第１の実施形態においてインナーリード及びバンプを相互に接合する方法と同一である。
【００４０】
本実施形態において、インナーリード２１の長さは２ｍｍ以上である。このため、本実施形態によっても第１の実施形態と同一の効果を得ることができる。
【００４１】
図５は、第５の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、インナーリード２１の折れ曲がり部分２１ｃからダミーインナーリード２１ｄ分岐している点を除いて、第４の実施形態に係る半導体装置と同一の構成を有する。以下、第４の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４２】
本実施形態によれば、インナーリード２１とバンプ１１ａ，１１ｂを接合するときの熱がダミーインナーリード２１ｄにも伝達するため、インナーリード２１の長さが第４の実施形態より短くても第４の実施形態と同一の効果を得ることができる。
【００４３】
図６は、第６の実施形態に係る半導体装置の構成を説明する為の平面図である。本図に示す半導体装置は、ダミーインナーリード２２の構成を除いて第１の実施形態と同一の構成を有する。以下、第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４４】
ダミーインナーリード２２は、フィルム基材２０上に位置する部分が他の部分と比べて幅広になっている。本実施形態によっても、ダミーインナーリード２２とダミーバンプ１２を接合するときの熱はダミーインナーリード２２内で拡散するため、ダミーインナーリード２２に過度の温度上昇が生じることを抑制できる。このため、ダミーインナーリード２２上に位置するソルダーレジスト層２３が膨れることが抑制され、半導体装置の信頼性が低下することが抑制される。
【００４５】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【００４６】
【図１】（Ａ）は第１の実施形態に係る半導体装置の構成を説明するための平面図、（Ｂ）は（Ａ）のＡ−Ａ断面図。
【図２】第２の実施形態に係る半導体装置の構成を説明する為の平面図
【図３】第３の実施形態に係る半導体装置の構成を説明する為の平面図。
【図４】第４の実施形態に係る半導体装置の構成を説明する為の平面図
【図５】第５の実施形態に係る半導体装置の構成を説明する為の平面図。
【図６】第６の実施形態に係る半導体装置の構成を説明する為の平面図。
【図７】（Ａ）は従来の半導体装置の構成を説明するための平面図、（Ｂ）は（Ａ）のＢ−Ｂ断面図。
【符号の説明】
【００４７】
１０，１１０…半導体チップ、１１，１１ａ，１１ｂ，１１１…バンプ、１２，１１２…ダミーバンプ、２０，１２０…フィルム基材、２０ａ，１２０ａ…デバイスホール、２１，１２１…インナーリード、２１ａ…端部（一端部）、２２ｂ…他端部、２１ｃ…折れ曲がり部分、２１ｄ，２２，１２２…ダミーインナーリード、２２ａ…一端部、２２ｂ…他端部、２３，１２３…ソルダーレジスト層
【特許請求の範囲】
【請求項１】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部側が前記デバイスホールに向けて折り返されているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子と、
を具備する半導体装置。
【請求項２】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部が前記インナーリードに接続しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子と、
を具備する半導体装置。
【請求項３】
前記ダミー外部接続端子の電位はフローティングである請求項２に記載の半導体装置。
【請求項４】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子と、
を具備し、前記ダミーインナーリードの長さは１ｍｍ以上である半導体装置。
【請求項５】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に位置する前記インナーリードを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子と、
を具備し、前記インナーリードの長さは２ｍｍ以上である半導体装置。
【請求項６】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、前記インナーリードから分岐したダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子と、
を具備する半導体装置。
【請求項７】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記フィルム基材上から前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子と、
を具備し、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である半導体装置。
【請求項８】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部側が前記デバイスホールに向けて折り返されているダミーインナーリード、並びに、前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程と、
を具備する半導体装置の製造方法。
【請求項９】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部が前記インナーリードに接続しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程と、
を具備する半導体装置の製造方法。
【請求項１０】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸していて長さが１ｍｍ以上であるダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させると共に、前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程と、
を具備する半導体装置の製造方法。
【請求項１１】
デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程と、
を具備し、
前記インナーリードは長さが２ｍｍ以上である半導体装置の製造方法。
【請求項１２】
デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、前記インナーリードから分岐しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程と、
を具備する半導体装置の製造方法。
【請求項１３】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸しているダミーインナーリード、並びに前記ダミーインナーリード及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程と、
を具備し、
前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である半導体装置の製造方法。
【請求項１】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部側が前記デバイスホールに向けて折り返されているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子と、
を具備する半導体装置。
【請求項２】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、一端部が前記デバイスホール中に延伸し、かつ他端部が前記インナーリードに接続しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの一端部に接合するダミー外部接続端子と、
を具備する半導体装置。
【請求項３】
前記ダミー外部接続端子の電位はフローティングである請求項２に記載の半導体装置。
【請求項４】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子と、
を具備し、前記ダミーインナーリードの長さは１ｍｍ以上である半導体装置。
【請求項５】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に位置する前記インナーリードを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子と、
を具備し、前記インナーリードの長さは２ｍｍ以上である半導体装置。
【請求項６】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、前記インナーリードから分岐したダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの前記第１の端部に接合する第１の外部接続端子と、
前記半導体チップに形成され、前記インナーリードの前記第２の端部に接合する第２の外部接続端子と、
を具備する半導体装置。
【請求項７】
デバイスホールが形成されたフィルム基材と、
前記フィルム基材上に形成され、端部が前記デバイスホール中に延伸しているインナーリードと、
前記フィルム基材上に形成され、端部が前記フィルム基材上から前記デバイスホール中に延伸しているダミーインナーリードと、
前記フィルム基材上に位置する前記インナーリード、及び前記フィルム基材上に位置する前記ダミーインナーリードそれぞれを被覆するソルダーレジスト層と、
前記デバイスホール中に配置された半導体チップと、
前記半導体チップに形成され、前記インナーリードの端部に接合する外部接続端子と、
前記半導体チップに形成され、前記ダミーインナーリードの端部に接合するダミー外部接続端子と、
を具備し、前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である半導体装置。
【請求項８】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部側が前記デバイスホールに向けて折り返されているダミーインナーリード、並びに、前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程と、
を具備する半導体装置の製造方法。
【請求項９】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、一端部が前記デバイスホール中に延伸していて他端部が前記インナーリードに接続しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程と、
を具備する半導体装置の製造方法。
【請求項１０】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸していて長さが１ｍｍ以上であるダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させると共に、前記ダミー外部接続端子及び前記ダミーインナーリードの端部を加熱することによりこれらを相互に接合させる工程と、
を具備する半導体装置の製造方法。
【請求項１１】
デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程と、
を具備し、
前記インナーリードは長さが２ｍｍ以上である半導体装置の製造方法。
【請求項１２】
デバイスホール、途中で折り返されていて第１の端部及び第２の端部それぞれが前記デバイスホール中に延伸しているインナーリード、前記インナーリードから分岐しているダミーインナーリード、並びに前記インナーリード及び前記ダミーインナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、第１の外部接続端子及び第２の外部接続端子を具備する半導体チップを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記第１の外部接続端子上に前記インナーリードの第１の端部を位置させ、かつ前記第２の外部接続端子上に前記インナーリードの第２の端部を位置させる工程と、
前記第１及び第２の外部接続端子並びに前記インナーリードの第１及び第２の端部を加熱することにより、前記第１の外部接続端子と前記第１の端部を接合させ、かつ前記第２の外部接続端子と前記第２の端部を接合させる工程と、
を具備する半導体装置の製造方法。
【請求項１３】
デバイスホール、端部が前記デバイスホール中に延伸しているインナーリード、端部が前記デバイスホール中に延伸しているダミーインナーリード、並びに前記ダミーインナーリード及び前記インナーリードを被覆するソルダーレジスト層それぞれを具備するフィルム基材を準備すると共に、外部接続端子及びダミー外部接続端子を具備する半導体チップとを準備する工程と、
前記デバイスホール中に前記半導体チップを配置することにより、前記外部接続端子上に前記インナーリードの端部を位置させ、かつ前記ダミー外部接続端子上に前記ダミーインナーリードの一端部を位置させる工程と、
前記外部接続端子及び前記インナーリードの端部を加熱することによりこれらを相互に接合させ、かつ前記ダミー外部接続端子及び前記ダミーインナーリードの一端部を加熱することによりこれらを相互に接合させる工程と、
を具備し、
前記ダミーインナーリードは、前記フィルム基材上に位置する部分が前記端部より幅広である半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−１４２３０２（Ｐ２００７−１４２３０２Ａ）
【公開日】平成１９年６月７日（２００７．６．７）
【国際特許分類】
【出願番号】特願２００５−３３６６５６（Ｐ２００５−３３６６５６）
【出願日】平成１７年１１月２２日（２００５．１１．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年６月７日（２００７．６．７）
【国際特許分類】
【出願日】平成１７年１１月２２日（２００５．１１．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]